CN114078933A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN114078933A
CN114078933A CN202110933129.8A CN202110933129A CN114078933A CN 114078933 A CN114078933 A CN 114078933A CN 202110933129 A CN202110933129 A CN 202110933129A CN 114078933 A CN114078933 A CN 114078933A
Authority
CN
China
Prior art keywords
pattern
layer
insulating layer
disposed
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110933129.8A
Other languages
English (en)
Inventor
崔大元
吕伦钟
丁有光
赵晟原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114078933A publication Critical patent/CN114078933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供一种电子装置。电子装置包括显示面板，该显示面板包括多个像素。第一检测绝缘层设置在显示面板上。第一导电图案设置在第一检测绝缘层上。补偿图案设置在第一检测绝缘层上。第二检测绝缘层设置在第一检测绝缘层上并且覆盖第一检测绝缘层、补偿图案和第一导电图案。第二导电图案设置在第二检测绝缘层上。第一导电图案包括与第一检测绝缘层接触的下表面、面对下表面并且接触第二检测绝缘层的上表面、以及在下表面与上表面之间延伸的侧向侧表面。补偿图案接触第一导电图案的侧向侧表面。

Description

电子装置
相关申请的交叉引用
本申请要求于2020年8月12日在韩国知识产权局提交的第10-2020-0101021号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用以其整体并入本文中。
技术领域
本发明构思涉及一种包括输入检测单元的电子装置。
背景技术
电子装置通过接收电信号而被激活。电子装置可以包括输入检测单元，该输入检测单元检测从外部源施加的各种类型的输入。输入检测单元可以单独使用，或者还可以包括用于显示图像以增加用户便利性的显示单元。
电子装置可以包括由电信号激活的各种导电图案。其中导电图案被激活的区域显示信息或响应从外部源施加的触摸。
发明内容
本发明构思提供一种具有增加的可见性的电子装置。
根据本发明构思的实施方式，电子装置包括显示面板，显示面板包括多个像素。第一检测绝缘层设置在显示面板上。第一导电图案设置在第一检测绝缘层上。补偿图案设置在第一检测绝缘层上。第二检测绝缘层设置在第一检测绝缘层上，并且覆盖第一检测绝缘层、补偿图案和第一导电图案。第二导电图案设置在第二检测绝缘层上。第一导电图案包括与第一检测绝缘层接触的下表面、面对下表面并且接触第二检测绝缘层的上表面、以及在下表面与上表面之间延伸的侧向侧表面。补偿图案接触第一导电图案的侧向侧表面。
在实施方式中，第一导电图案的上表面可以由补偿图案暴露，并且可以与第二检测绝缘层接触。
在实施方式中，补偿图案可以包括在从第一检测绝缘层的上表面朝向第一导电图案的上表面的方向上倾斜的倾斜表面。
在实施方式中，补偿图案在剖面上可以是三角形的。
在实施方式中，由第一检测绝缘层和倾斜表面形成的角度可以大于或等于45度并且小于或等于70度。
在实施方式中，第一导电图案的侧向侧表面可以在从第一导电图案的下表面朝向第一导电图案的上表面的方向上倾斜。
在实施方式中，第一导电图案可以包括：下部图案，设置在第一检测绝缘层上并且包括钛(Ti)；上部图案，由第二检测绝缘层覆盖并且包括Ti；以及中间图案，设置在下部图案与上部图案之间并且包括铝(Al)。
在实施方式中，下部图案和上部图案中的每个在一个方向上的宽度可以大于或等于中间图案在该一个方向上的宽度。
在实施方式中，下部图案在一个方向上的宽度可以大于上部图案在该一个方向上的宽度。
在实施方式中，显示面板可以包括：电路元件层，包括至少一个晶体管；显示元件层，包括连接到晶体管的发光元件；以及密封层，覆盖显示元件层，其中，第一检测绝缘层直接设置在密封层上。
附图说明
附图被包括以提供对本发明构思的进一步理解，并且并入本说明书中并构成本说明书的部分。附图示出了本发明构思的实施方式，并且与说明书一起用于说明本发明构思的原理。在附图中：
图1A是根据本发明构思的实施方式的电子装置的立体图；
图1B是根据本发明构思的实施方式的电子装置的分解立体图；
图2A是根据本发明构思的实施方式的显示模块的剖视图；
图2B是根据本发明构思的实施方式的图2A的组件的放大剖视图；
图3是根据本发明构思的实施方式的显示单元的平面图；
图4A是根据本发明构思的实施方式的像素的等效电路图；
图4B是根据本发明构思的实施方式的像素的剖视图；
图5A是根据本发明构思的实施方式的输入检测单元的平面图；
图5B是根据本发明构思的实施方式的输入检测单元的区域的放大图；
图6是根据本发明构思的实施方式的输入检测单元的区域的放大图；
图7是根据本发明构思的实施方式的沿着图6中所示的线I-I'截取的剖视图；
图8是根据本发明构思的实施方式的沿着图6中所示的线I-I'截取的输入检测单元的剖视图；
图9是根据本发明构思的实施方式的输入检测单元的剖视图；
图10是根据本发明构思的实施方式的输入检测单元的剖视图；
图11是根据本发明构思的实施方式的输入检测单元的剖视图；
图12A是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图；
图12B是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图；
图12C是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图；以及
图12D是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图。
具体实施方式
在本说明书中，当提及组件(或区域、层、部分等)被称为在另一组件“上”、“连接到”、“接触”或“组合到”另一组件时，这意指该组件可以直接在所述另一组件上、连接到、接触或组合到所述另一组件，或者它们之间可以存在第三组件。当组件(或区域、层、部分等)被称为“直接在”另一组件“上”、“直接连接到”、“直接接触”或“直接组合到”另一组件时，可以不存在居间组件。
相同的参考标记表示相同的元件。此外，在附图中，为了有效描述，可以夸大组件的厚度、比例和尺寸。
“和/或”包括由相关组件限定的所有一种或多种组合。
将理解的是，术语“第一”和“第二”在本文中用于描述各种组件，但是这些组件不应受这些术语的限制。以上术语仅用于将一个组件与另一组件区分开。例如，在不背离本发明构思的范围的情况下，第一组件可以被称为第二组件，并且第二组件可以被称为第一组件。除非另有说明，否则单数形式的术语可以包括复数形式。
此外，诸如“下方”、“下侧”、“上”和“上侧”的术语用于描述附图中所示的配置的关系。这些术语被描述为基于附图中所示的方向的相对概念。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域中的普通技术人员所通常理解的相同的含义。此外，在通常使用的词典中限定的术语应被解释为具有与相关技术的上下文中的含义一致的含义，并且除非术语在本文中被明确地限定，否则不应以理想的或过于正式的意义进行解释。
在本发明构思的各种实施方式中，术语“包括(include)”、“包括(comprise)”、“包括(including)”或“包括(comprising)”指定属性、区域、固定数字、步骤、过程、元件和/或组件，但是不排除其它属性、区域、固定数字、步骤、过程、元件和/或组件。在下文中，将参考附图描述本发明构思的实施方式。
图1A是根据本发明构思的实施方式的电子装置的立体图。图1B是根据本发明构思的实施方式的电子装置的分解立体图。图2A是根据本发明构思的实施方式的显示模块的剖视图。图2B是图2A的组件的放大剖视图。图3是根据本发明构思的实施方式的显示单元的平面图。图4A是根据本发明构思的实施方式的像素的等效电路图。图4B是根据本发明构思的实施方式的像素的横剖视图。
参照图1A和图1B，电子装置ED可以是根据电信号激活的装置。电子装置ED可以包括各种实施方式。例如，电子装置ED可以包括平板电脑、笔记本计算机、计算机和智能电视。在该实施方式中，电子装置ED被示例性地示出为智能电话。然而，本发明构思的实施方式不限于此。
电子装置ED可以在显示表面IS上提供朝向第三方向DR3的图像IM，该显示表面IS在于第一方向DR1和第二方向DR2中限定的平面中延伸。其上显示图像IM的显示表面IS可以与电子装置ED的前表面对应。然而，本发明构思的实施方式不限于此。图像IM可以包括至少一个静止和/或动态图像。在图1A中，示出了时钟、日期和天气信息以及软件应用图标作为图像IM的示例。
在该实施方式中，基于其中图像IM被显示的方向来限定每个组件的前(或上)表面和后(或下)表面。前表面和后表面在第三方向DR3上彼此相对，并且前表面和后表面中的每个的法线方向可以平行于第三方向DR3。
前表面与后表面之间在第三方向DR3上的间隔距离可以与电子装置ED在第三方向DR3上的厚度/高度对应。此外，由第一方向DR1、第二方向DR2和第三方向DR3指示的方向是相对概念，并且可以转换到其它方向。在下文中，第一方向至第三方向分别分配有与由第一方向DR1、第二方向DR2和第三方向DR3指示的方向相同的参考标记。
电子装置ED的前表面可以分成透射区域TA和边框区域BZA。透射区域TA可以是其中显示图像IM的区域。用户通过透射区域TA视觉地识别图像IM。在图1A中所示的实施方式中，透射区域TA被示为具有圆角的矩形形状。然而，这是以示例的方式示出的，并且透射区域TA可以具有各种形状，并且不限于任一个实施方式。
边框区域BZA与透射区域TA相邻(例如，在第一方向DR1和第二方向DR2上)。在实施方式中，边框区域BZA可以具有预定的颜色。边框区域BZA可以围绕透射区域TA。因此，透射区域TA的形状可以基本上由边框区域BZA限定。然而，这是作为示例示出的，并且边框区域BZA可以不布置成与透射区域TA的至少一侧相邻，或者可以被省略。根据本发明构思的实施方式的电子装置ED可以包括各种实施方式，并且不限于任一个实施方式。
电子装置ED可以检测从外部施加的外部输入TC。外部输入TC可以包括从电子装置ED的外部提供的各种类型的输入。例如，外部输入TC可以包括靠近电子装置ED或者与电子装置ED隔开预定距离施加以及通过身体的部分(诸如用户的手)直接接触的外部输入。此外，在本发明构思的实施方式中，外部输入TC可以具有诸如力、压力和光的各种形式，并且不限于任一个实施方式。在图1A中，用户的手被显示为外部输入TC的示例。
如图1B的实施方式中所示，电子装置ED可以包括窗构件WM、外壳EDC、显示模块DM、抗反射单元RPP、主电路板MF以及第一柔性电路板FF和第二柔性电路板TF。显示模块DM可以包括显示单元DU和输入检测单元TU。
窗构件WM设置在显示模块DM上(例如，在第三方向DR3上)。窗构件WM通过防止从外部施加的冲击和防止外来物质的穿透来保护显示模块DM。
在实施方式中，窗构件WM可以由透明材料组成，光可以透射通过该透明材料以发射图像。例如，在实施方式中，窗构件WM可以由选自玻璃、蓝宝石、塑料等中的至少一种材料制成。在图1B的实施方式中，窗构件WM被示出为单层。然而，本发明构思的实施方式不限于此，并且窗构件WM可以包括多个层。在实施方式中，上述电子装置ED的边框区域BZA可以基本上被提供为其中包括预定颜色的材料被印刷在窗构件WM的一个部分上的区域。
抗反射单元RPP可以设置在窗构件WM与显示模块DM之间(例如，在第三方向DR3上)。抗反射单元RPP减小从窗构件WM入射的外部光的反射率。根据本发明构思的实施方式的抗反射单元RPP可以包括延迟器和偏振器。
在实施方式中，延迟器可以是膜类型或液晶涂层类型，并且可以包括λ/2延迟器和/或λ/4延迟器。偏振器也可以是膜类型或液晶涂层类型。膜类型可以包括可拉伸的合成树脂膜，以及液晶涂层类型可以包括以预定排列布置的液晶。延迟器和偏振器可以实现为一个偏振膜。抗反射单元RPP还可以包括设置在偏振膜上方或下方的保护膜。
外壳EDC容纳显示模块DM。在实施方式中，外壳EDC可以与窗构件WM组合以限定电子装置ED的外观。外壳EDC吸收来自外部的震动，并且通过防止外来物质/湿气渗透到显示模块DM中来保护包含在外壳EDC中的组件。在实施方式中，外壳EDC可以以其中组合了多个存储构件的形式提供。
参照图2A和图2B，根据本发明构思的实施方式的显示模块DM包括显示单元DU和设置在显示单元DU上的输入检测单元TU。例如，如图2A的实施方式中所示，输入检测单元TU可以直接设置在显示单元DU上(例如，在第三方向DR3上)。显示模块DM可以根据电信号显示图像，并且发送/接收关于外部输入TC的信息。
显示模块DM可以具有在其中限定的有源区域AA和无源区域NAA。有源区域AA是发射由显示模块DM提供的图像IM的区域，以及无源区域NAA可以是围绕有源区域AA的区域(例如，在第一方向DR1和/或第二方向DR2上)。然而，这是以示例的方式示出的，并且无源区域NAA可以被限定为各种形状，并且不限于任一个实施方式。显示模块DM的有源区域AA可以与透射区域TA对应。
如图2A的实施方式中所示，显示单元DU包括基底基板SUB、电路元件层CL、显示元件层PE和密封层TFE。
基底基板SUB可以是柔性基板或刚性基板。例如，基底基板SUB可以是基底层，电路元件层CL中包括的组件设置在该基底层上。
电路元件层CL设置在基底基板SUB上。例如，如图2A的实施方式中所示，电路元件层CL可以直接设置在基底基板SUB上(例如，在第三方向DR3上)。电路元件层CL可以包括多个晶体管，该多个晶体管包括信号线、控制电路和半导体层。在实施方式中，显示元件层PE可以包括有机发光元件OLED(参见图4B)和像素限定层。密封层TFE密封显示元件层PE。根据本发明构思的实施方式的密封层TFE可以包括至少一个有机膜和至少一个无机膜。
根据本发明构思的实施方式的输入检测单元TU可以直接设置在显示单元DU上。例如，在本说明书中，“第一元件的配置直接设置在第二元件的配置上”意指第一元件的配置与第二元件的配置之间没有设置单独的粘合构件或其它元件。在实施方式中，在形成第一元件配置之后，第二元件配置可以通过连续工艺形成在由第一元件配置提供的基底表面上。
如图2B的实施方式中所示，根据本发明构思的实施方式的密封层TFE可以包括彼此堆叠(例如，在第三方向DR3上)的第一密封无机层LIL、有机层OEL和第二密封无机层UIL。
第一密封无机层LIL可以覆盖显示元件层PE。在实施方式中，第一密封无机层LIL可以防止外部湿气或氧气渗透到有机发光元件OLED中。例如，在实施方式中，第一密封无机层LIL可以包括氮化硅、氧化硅或其组合。在实施方式中，第一密封无机层LIL可以通过化学气相沉积工艺形成。
有机层OEL可以设置在第一密封无机层LIL上(例如，在第三方向DR3上)以直接接触第一密封无机层LIL。有机层OEL可以在第一密封无机层LIL上提供平坦表面。形成在第一密封无机层LIL的上表面上的弯曲或存在于第一密封无机层LIL的上表面上的颗粒被有机层OEL覆盖，使得可以防止第一密封无机层LIL的上表面的表面状态影响形成在有机层OEL上的组件。此外，有机层OEL可以减轻与其接触的层之间的应力。在实施方式中，有机层OEL可以包括有机材料，并且可以通过诸如旋涂、狭缝涂布或喷墨工艺的溶液工艺形成。
第二密封无机层UIL设置在有机层OEL上以覆盖有机层OEL。例如，如图2B的实施方式中所示，第二密封无机层UIL可以直接设置在有机层OEL上。与设置在第一密封无机层LIL上相比，第二密封无机层UIL可以稳定地形成在由有机层OEL提供的相对平坦的表面上。第二密封无机层UIL密封从有机层OEL发出的湿气并防止湿气从外部引入。在实施方式中，第二密封无机层UIL可以包括氮化硅、氧化硅或其组合。在实施方式中，第二密封无机层UIL可以通过化学气相沉积工艺形成。
如图2B的实施方式中所示，输入检测单元TU设置在密封层TFE上。例如，输入检测单元TU直接设置在密封层TFE上，并且可以与密封层TFE通过连续工艺形成。输入检测单元TU可以通过自电容类型和互电容类型中的任一种来检测外部输入。可以对包括在输入检测单元TU中的导电图案进行各种修改和布置。
如图2B的实施方式中所示，输入检测单元TU可以包括检测绝缘层和至少一个导电层(例如，第一导电层TML1、第二导电层TML2和导电图案)。在实施方式中，检测绝缘层可以包括包含无机材料和有机材料中的任一种的第一检测绝缘层TIL1、第二检测绝缘层TIL2和第三检测绝缘层TIL3。
根据本发明构思的实施方式，第一检测绝缘层TIL1可以直接设置在密封层TFE的第二密封无机层UIL上。第一导电层TML1(或第一导电图案)设置在第一检测绝缘层TIL1上。例如，如图2B的实施方式中所示，第一导电层TML1可以直接设置在第一检测绝缘层TIL1上(例如，在第三方向DR3上)。第二检测绝缘层TIL2设置在第一检测绝缘层TIL1上，并且可以覆盖第一导电层TML1。第二导电层TML2(或第二导电图案)设置在第二检测绝缘层TIL2上。第三检测绝缘层TIL3设置在第二检测绝缘层TIL2上，并且可以覆盖第二导电层TML2。例如，如图2B的实施方式中所示，第三检测绝缘层TIL3可以直接设置在第二检测绝缘层TIL2上(例如，在第三方向DR3上)。
根据本发明构思的实施方式的第一导电层TML1和第二导电层TML2可以包括单层金属和透明导电材料中的任一种。例如，在实施方式中，金属可以包括钼、银、钛、铜、铝及其合金。透明导电材料可以包括透明导电氧化物，诸如选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)中的至少一种化合物。此外，透明导电材料可以包括导电聚合物，诸如选自PEDOT、金属纳米线、石墨烯等中的至少一种材料。此外，第一导电层TML1和第二导电层TML2可以包括具有多层结构的金属层。多层金属层可以具有例如钛/铝/钛的三层结构。多层的第一导电层TML1和第二导电层TML2可以包括至少一个金属层和至少一个透明导电层。
参照图3的实施方式，显示单元DU可以包括驱动电路GDC、多条信号线SGL和多个像素PX(下文中称为像素)。显示单元DU可以包括像素焊盘部PDD，该像素焊盘部PDD设置在无源区域NAA中，并且包括连接到多条信号线SGL之中的相应信号线的像素焊盘D-PD。为了便于说明，连接到像素焊盘部PDD的第一柔性电路板FF由虚线示出。
像素PX设置成多个并且设置在有源区域AA中。在实施方式中，像素PX中的每个包括有机发光元件OLED和与其连接的像素驱动电路。驱动电路GDC、信号线SGL、像素焊盘部PDD和像素驱动电路可以包括在图2A的实施方式中所示的电路元件层CL中。
驱动电路GDC可以包括栅极驱动电路。栅极驱动电路生成多个栅极信号(下文中称为栅极信号)，并将栅极信号顺序地输出到稍后将描述的多条栅极线GL(下文中称为栅极线)。栅极驱动电路还可以将另一控制信号输出到像素驱动电路。
在实施方式中，栅极驱动电路可以包括通过与像素PX的像素驱动电路相同的工艺(例如，低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)形成的多个晶体管。
如图3的实施方式中所示，信号线SGL包括栅极线GL、数据线DL、电源线PL和控制信号线CSL。栅极线GL中的一条连接到像素PX中的相应像素PX，以及数据线DL中的一条连接到像素PX中的相应像素PX。电源线PL连接到像素PX。控制信号线CSL可以向栅极驱动电路提供控制信号。
像素焊盘部PDD是与第一柔性电路板FF连接的部分，并且像素焊盘部PDD的像素焊盘D-PD连接到包括在第一柔性电路板FF中的焊盘。因此，显示单元DU和主电路板MF可以通过第一柔性电路板FF彼此连接。
像素焊盘D-PD可以通过从包括在电路元件层CL中的绝缘层暴露设置在电路元件层CL上的布线中的一些来提供。
像素焊盘D-PD连接到信号线SGL并且连接到相应的像素PX。此外，驱动电路GDC可以连接到像素焊盘D-PD中的任一个。
像素PX可以电连接到多条信号布线。在图4A的实施方式中，示出了信号布线之中的栅极线GLi和GLi-1、数据线DL、第一电源布线PL1、第二电源布线PL2、初始化电源布线VIL和发射控制布线ECLi作为示例。然而，这是以示例的方式示出的，并且根据本发明构思的实施方式的像素PX可以附加地连接到各种信号布线，并且可以省略所示出的信号布线中的一些。
如图4A的实施方式中所示，像素PX可以包括有机发光元件OLED和像素电路CC。像素电路CC可以包括诸如第一晶体管T1至第七晶体管T7的多个晶体管、以及电容器CP。像素电路CC可以响应于数据信号来控制流过有机发光元件OLED的电流量。
有机发光元件OLED可以发射具有与从像素电路CC提供的电流量对应的预定亮度的光。例如，第一电源ELVDD的电平可以设置为高于第二电源ELVSS的电平。
多个晶体管(诸如第一晶体管T1至第七晶体管T7)中的每个可以包括输入电极(例如，源电极)、输出电极(例如，漏电极)和控制电极(例如，栅电极)。在本说明书中，为了便于说明，输入电极和输出电极中的一个可以被称为第一电极，而另一个可以被称为第二电极。
第一晶体管T1的第一电极可以通过第五晶体管T5连接到第一电源布线PL1。第一电源布线PL1可以是用于提供第一电源ELVDD的布线。第一晶体管T1的第二电极通过第六晶体管T6连接到有机发光元件OLED的阳电极。在实施方式中，第一晶体管T1可以是驱动晶体管。
第一晶体管T1可以响应于施加到第一晶体管T1的控制电极的电压来控制流过有机发光元件OLED的电流量。
第二晶体管T2连接在数据线DL与第一晶体管T1的第一电极之间。此外，第二晶体管T2的控制电极连接到第i栅极线GLi。当第i扫描信号被提供给第i栅极线GLi时，第二晶体管T2导通以电连接数据线DL和第一晶体管T1的第一电极。
第三晶体管T3连接在第一晶体管T1的第二电极与第一晶体管T1的控制电极之间。第三晶体管T3的控制电极连接到第i栅极线GLi。当第i扫描信号被提供给第i栅极线GLi时，第三晶体管T3导通以电连接第一晶体管T1的第二电极和第一晶体管T1的控制电极。因此，当第三晶体管T3导通时，第一晶体管T1以二极管的形式连接。
第四晶体管T4连接在节点ND与初始化电源布线VIL之间。此外，第四晶体管T4的控制电极连接到第(i-1)栅极线GLi-1。节点ND可以是与第一晶体管T1的控制电极和第四晶体管T4连接的节点。当第(i-1)扫描信号被提供给第(i-1)栅极线GLi-1时，第四晶体管T4导通以向节点ND提供初始化电压Vint。
第五晶体管T5连接在第一电源布线PL1与第一晶体管T1的第一电极之间。第六晶体管T6连接在第一晶体管T1的第二电极与有机发光元件OLED的阳电极之间。第五晶体管T5的控制电极和第六晶体管T6的控制电极连接到第i发射控制布线ECLi。
第七晶体管T7连接在初始化电源布线VIL与有机发光元件OLED的阳电极之间。此外，第七晶体管T7的控制电极连接到第i栅极线GLi。当第i扫描信号被提供给第i栅极线GLi时，第七晶体管T7导通以向有机发光元件OLED的阳电极提供初始化电压Vint。
第七晶体管T7可增加像素PX的黑色表达能力。例如，当第七晶体管T7导通时，有机发光元件OLED的寄生电容器放电。因此，当随后实现黑色亮度时，有机发光元件OLED由于来自第一晶体管T1的泄漏电流而不发射光，并且因此，可以增加黑色表达能力。
此外，在图4A的实施方式中，第七晶体管T7的控制电极被示出为连接到第i栅极线GLi。然而，本发明构思的实施方式不限于此。例如，在本发明构思的另一实施方式中，第七晶体管T7的控制电极可以连接到第(i-1)栅极线GLi-1或第(i+1)栅极线(未示出)。
在图4A的实施方式中，示出了PMOS。然而，本发明构思的实施方式不限于此。例如，在本发明构思的另一实施方式中，像素电路CC可以由NMOS形成。在本发明构思的另一实施方式中，像素电路CC可以由NMOS和PMOS的组合来配置。
电容器CP设置在第一电源布线PL1与节点ND之间。电容器CP存储与数据信号对应的电压。当第五晶体管T5和第六晶体管T6导通时，流过第一晶体管T1的电流量可以根据存储在电容器CP中的电压来确定。
有机发光元件OLED可以电连接到第六晶体管T6和第二电源布线PL2。有机发光元件OLED可以通过第二电源布线PL2接收第二电源ELVSS。有机发光元件OLED可以包括发光层。
有机发光元件OLED可以发射具有与通过第六晶体管T6传输的信号和通过第二电源布线PL2接收的第二电源ELVSS之间的差对应的电压的光。
在本发明构思的实施方式中，像素PX的结构不限于图4A中所示的结构。在本发明构思的另一实施方式中，像素PX可以以允许有机发光元件OLED发射光的各种形式来实现。另外，虽然第一晶体管T1至第七晶体管T7的控制电极各自被示出为单栅电极，但是在其它实施方式中，控制电极中的一个或多个可以是双栅电极等。
参照图4B的实施方式，显示单元DU可以包括多个绝缘层、半导体图案、导电图案和信号线。在实施方式中，绝缘层、半导体层和导电层可以通过诸如涂布或气相沉积的方法形成。此后，绝缘层、半导体层和导电层可以通过光刻方法选择性地图案化。以这种方式，可以形成包括在电路元件层CL和显示元件层PE中的半导体图案、导电图案、信号线等。
在实施方式中，基底基板SUB可以包括合成树脂层。例如，合成树脂层可以包括热固性树脂。在实施方式中，基底基板SUB可以具有多层结构。例如，基底基板SUB可以具有合成树脂层、粘合层和合成树脂层的三层结构。在实施方式中，合成树脂层可以是聚酰亚胺树脂层，并且其材料没有特别限制。在实施方式中，合成树脂层可以包括选自丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷树脂、聚酰胺树脂和二萘嵌苯树脂中的至少一种材料。此外，基底基板SUB可以包括玻璃基板、金属基板或有机/无机复合材料基板。
至少一个无机层可以设置在基底基板SUB的上表面上。在实施方式中，无机层可以包括选自氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种化合物。无机层可以形成为多层。多层的无机层可以构成阻挡层和/或缓冲层。
在图4B所示的实施方式中，显示单元DU被示出为包括缓冲层BFL。缓冲层BFL增加基底基板SUB与包括在晶体管中的半导体图案之间的结合力。在实施方式中，基底基板SUB可以包括氧化硅层和氮化硅层。例如，氧化硅层和氮化硅层可以交替地堆叠(例如，在第三方向DR3上)。
半导体图案设置在缓冲层BFL上。在实施方式中，半导体图案可以包括多晶硅。然而，本发明构思的实施方式不限于此，并且半导体图案可以包括非晶硅或金属氧化物等。
图4B仅示出了半导体图案中的一些，并且半导体图案还可以在平面上设置在像素PX的另一区域中。例如，半导体图案可以具有与像素PX对应的特定布置。半导体图案根据它们是否被掺杂而具有不同的电特性。半导体图案可以包括掺杂区域和非掺杂区域。掺杂区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管包括掺杂有P型掺杂剂的掺杂区域。
掺杂区域比非掺杂区域更导电，并且基本上用作电极或信号线。非掺杂区域实际上与晶体管的有源部(或沟道)对应。例如，半导体图案的局部部分可以是晶体管的有源部，另一局部部分可以是晶体管的源极或漏极，以及另一局部部分可以是连接电极或连接信号线。
如图4B的实施方式中所示，第一晶体管T1的源极S1、有源部A1和漏极D1由半导体图案形成，并且第六晶体管T6的源极S6、有源部A6和漏极D6由半导体图案形成。源极S1和S6以及漏极D1和D6在剖面上从有源部A1和A6以相反的方向(例如，在第二方向DR2上)延伸。图4B可以示出由半导体图案形成的连接信号线的部分。
第一中间绝缘层10设置在缓冲层BFL上。例如，第一中间绝缘层10可以直接设置在缓冲层BFL上(例如，在第三方向DR3上)。第一中间绝缘层10与多个像素PX公共地重叠并且覆盖半导体图案。在实施方式中，第一中间绝缘层10可以是无机层和/或有机层，并且可以具有单层或多层结构。第一中间绝缘层10可以包括选自氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种化合物。在该实施方式中，第一中间绝缘层10可以是单层氧化硅层。第一中间绝缘层10以及稍后将描述的电路元件层CL的绝缘层可以是无机层和/或有机层，并且可以具有单层或多层结构。无机层可包括上述材料中的至少一种。
栅极G1和G6设置在第一中间绝缘层10上。栅极G1和G6可以是金属图案的部分。栅极G1和G6可以与有源部A1和A6重叠。在掺杂半导体图案的工艺中，栅极G1和G6与掩模相同。
覆盖栅极G1和G6的第二中间绝缘层20设置在第一中间绝缘层10上。例如，第二中间绝缘层20可以直接设置在第一中间绝缘层10上(例如，在第三方向DR3上)。第二中间绝缘层20可以与像素PX公共地重叠。第二中间绝缘层20可以是无机层和/或有机层，并且可以具有单层或多层结构。在该实施方式中，第二中间绝缘层20可以是单层氧化硅层。
第一连接电极SD1可以设置在第二中间绝缘层20上。第一连接电极SD1可以通过贯穿第一中间绝缘层10和第二中间绝缘层20的接触孔CNT-1连接到连接信号线。
第一绝缘层30设置在第二中间绝缘层20上。例如，第一绝缘层30可以直接设置在第二中间绝缘层20上(例如，在第三方向DR3上)。第一绝缘层30可以是有机层。第二连接电极SD2可以设置在第一绝缘层30上。第二连接电极SD2可以通过贯穿第一绝缘层30的接触孔CNT-2连接到第一连接电极SD1。
覆盖第二连接电极SD2的第二绝缘层40设置在第一绝缘层30上。例如，第二绝缘层40可以直接设置在第一绝缘层30上(例如，在第三方向DR3上)。第二绝缘层40可以是有机层。第一电极EL1设置在第二绝缘层40上。第一电极EL1通过贯穿第二绝缘层40的接触孔CNT-3连接到第二连接电极SD2。显示开口部OP限定在像素限定层PDL中。像素限定层PDL的显示开口部OP至少暴露第一电极EL1的局部部分。例如，如图4B的实施方式中所示，像素限定层PDL可以覆盖第一电极EL1的侧向端，并且显示开口部OP可以暴露第一电极EL1的中心部分(例如，在第二方向DR2上)。
如图4B的实施方式中所示，显示单元DU的有源区域AA(参照图2A)可以包括发射区域PXA和与发射区域PXA相邻的非发射区域NPXA。非发射区域NPXA可以围绕发射区域PXA。如图4B的实施方式中所示，发射区域PXA限定成与第一电极EL1的由显示开口部OP暴露的区域对应。
空穴控制层HCL可以公共地设置在发射区域PXA和非发射区域NPXA中。空穴控制层HCL可以包括空穴传输层，并且还可以包括空穴注入层。发光层EML设置在空穴控制层HCL上。发光层EML可以设置在与显示开口部OP对应的区域中。例如，在实施方式中，发光层EML可以在像素PX中的每个中单独形成。
电子控制层ECL设置在发光层EML上。电子控制层ECL可以包括电子传输层，并且还可以包括电子注入层。在实施方式中，空穴控制层HCL和电子控制层ECL可以使用开放掩模公共地形成在多个像素PX中。第二电极EL2设置在电子控制层ECL上。第二电极EL2具有一体形状并且公共地设置在多个像素PX中。
密封层TFE设置在第二电极EL2上。例如，如图4B的实施方式中所示，密封层TFE可以直接设置在第二电极EL2上(例如，在第三方向DR3上)，并且密封层TFE可以直接覆盖第二电极EL2。然而，本发明构思的实施方式不限于此。例如，在本发明构思的实施方式中，覆盖第二电极EL2的封盖层还可以设置在密封层TFE与第二电极EL2之间。在该实施方式中，密封层TFE可以直接覆盖封盖层。如图4B的实施方式中所示，密封层TFE公共地设置在多个像素PX上。
密封层TFE设置在有机发光元件OLED上以密封有机发光元件OLED。虽然图4B的实施方式示出了直接设置在有机发光元件OLED上的密封层TFE，但是本发明构思的实施方式不限于此。例如，覆盖第二电极EL2的封盖层还可以设置在第二电极EL2与有机发光元件OLED之间。图4B的实施方式中所示的密封层TFE可以与参考图2B的实施方式描述的密封层TFE对应。
再次参照图1B的实施方式，主电路板MF包括基底电路板MP和驱动元件MC。基底电路板MP连接到第一柔性电路板FF以电连接到显示单元DU，并且基底电路板MP连接到第二柔性电路板TF以电连接到输入检测单元TU。在实施方式中，基底电路板MP可以由柔性印刷电路板(FPCB)形成。
驱动元件MC可以包括定时控制器。定时控制器接收输入图像信号，并且将输入图像信号转换为与像素PX的操作对应的图像数据。此外，定时控制器可以接收各种控制信号，例如，竖直同步信号、水平同步信号、主时钟信号和数据使能信号，并且输出与各个信号对应的信号。此外，驱动元件MC可以包括控制输入检测单元TU的控制单元，并且不限于任一个实施方式。
第一柔性电路板FF连接到显示单元DU的一侧以电连接显示单元DU和主电路板MF。第一柔性电路板FF包括基底膜FB和驱动芯片FC。
基底膜FB是柔性的并且可以包括多个电路布线。因此，基底膜FB可以以与显示单元DU的目的和形状对应的各种形式提供。
在实施方式中，驱动芯片FC可以以膜上芯片(COF)的形式安装在基底膜FB上。驱动芯片FC可以包括用于驱动像素PX的驱动元件，诸如数据驱动电路。第一柔性电路板FF在图1B的实施方式中示出为一个电路板。然而，本发明构思的实施方式不限于此。例如，第一柔性电路板FF可以设置成多个以连接到显示单元DU。
第二柔性电路板TF连接到输入检测单元TU的一侧以电连接输入检测单元TU和主电路板MF。第二柔性电路板TF是柔性的并且可以包括多个电路布线。第二柔性电路板TF将从主电路板MF提供的输入检测信号发送到输入检测单元TU。
图5A是根据本发明构思的实施方式的输入检测单元的平面图。
图5B是根据本发明构思的实施方式的输入检测单元的区域的放大图。
图6是根据本发明构思的实施方式的输入检测单元的区域的放大图。
图7是根据本发明构思的实施方式的沿着图6中所示的线I-I'截取的剖视图。
如图5A的实施方式中所示，输入检测单元TU可以包括检测焊盘部TDD、第一检测电极TE1、第二检测电极TE2、第一信号线SL1、第二信号线SL2和检测焊盘T-PD。
在实施方式中，在图2B的实施方式中描述的第一导电层TML1和第二导电层TML2(例如，第一导电图案和第二导电图案)可以构成第一检测电极TE1、第二检测电极TE2、第一信号线SL1、第二信号线SL2和检测焊盘T-PD。
如图5A的实施方式中所示，第一检测电极TE1沿着第二方向DR2延伸。可以提供多个第一检测电极TE1，并且该多个第一检测电极TE1可以沿着第一方向DR1布置。第一检测电极TE1包括沿着第二方向DR2布置的多个第一检测图案SP1和设置在第一检测图案SP1之间(例如，在第二方向DR2上)以连接相邻的第一检测图案SP1的第一桥接图案BP1。
第二检测电极TE2可以设置成与第一检测电极TE1绝缘。第二检测电极TE2沿着第一方向DR1延伸。可以提供多个第二检测电极TE2，并且该多个第二检测电极TE2可以沿着第二方向DR2布置。第二检测电极TE2包括沿着第一方向DR1布置的多个第二检测图案SP2和设置在第二检测图案SP2之间(例如，在第一方向DR1上)以连接相邻的第二检测图案SP2的第二桥接图案BP2。
在实施方式中，输入检测单元TU可以检测第一检测电极TE1与第二检测电极TE2之间的互电容的变化，以检测外部输入TC(参见图1A)，或者可以检测第一检测电极TE1和第二检测电极TE2中的每个的自电容的变化，以检测外部输入TC。然而，本发明构思的实施方式不限于此，并且输入检测单元TU可以以各种不同的方式检测外部输入TC。
如图5A的实施方式中所示，第一信号线SL1连接到第一检测电极TE1。第一信号线SL1可以设置在无源区域NAA中，并且可能不能从外部视觉识别。第二信号线SL2连接到第二检测电极TE2。第二信号线SL2可以设置在无源区域NAA中，并且可能不能从外部视觉识别。
如图5A的实施方式中所示，一个第一检测电极TE1可以连接到两条第一信号线SL1。例如，一个第一检测电极TE1的第一端和相对的第二端可以连接到不同的第一信号线SL1，并且可以连接到两个第一焊盘。如图5A的实施方式中所示，一条第二信号线SL2可以连接到第二检测电极TE2。因此，即使第一检测电极TE1与第二检测电极TE2相比具有相对大的长度，电信号也可以均匀地施加到整个区域。因此，输入检测单元TU可以为整个有源区域AA提供均匀的外部输入检测环境，而与形状无关。
然而，本发明构思的实施方式不限于此。例如，在实施方式中，第二检测电极TE2也可以具有连接到两条单独的第二信号线SL2的第一端和相对的第二端，或者第一检测电极TE1和第二检测电极TE2中的每个可以仅连接到一条信号线。根据本发明构思的实施方式的输入检测单元TU可以以各种方式驱动，并且不限于任一个实施方式。
检测焊盘部TDD是与第二柔性电路板TF连接的元件，并且检测焊盘部TDD的检测焊盘T-PD连接到包括在第二柔性电路板TF中的焊盘。因此，输入检测单元TU和主电路板MF(图1B)可以通过第二柔性电路板TF连接。
图5B示出了在有源区域AA内包括在输入检测单元TU中的第一检测电极TE1和第二检测电极TE2与包括在显示单元DU中的第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B之间的关系。参考图4B的实施方式描述的一个发射区域PXA可与图5B的实施方式中所示的第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B中的任一个对应。然而，本发明构思的实施方式不限于此，并且显示单元DU可以包括各种数量的发射区域。
根据本发明构思的输入检测单元TU可以包括分别在第四方向DR4和第五方向DR5上延伸的多个第一网格线MSL1和第二网格线MSL2。如图5B的实施方式中所示，第四方向DR4可以在第一方向DR1与第二方向DR2之间，以及第五方向DR5可以在第二方向DR2和与第一方向DR1相反的方向之间。第一网格线MSL1和第二网格线MSL2不与第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B重叠，并且与非发射区域NPXA重叠。因此，在像素限定层PDL中限定的显示开口部OP(参见图4B)可以与相应的网格开口部MSL-OP重叠。
如图5B的实施方式中所示，第一网格线MSL1和第二网格线MSL2限定多个网格开口部MSL-OP。在实施方式中，网格线的线宽可以是约几微米至约几纳米。多个网格开口部MSL-OP可以与第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B一一对应。图5B示出了根据发射颜色分成三个组的第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B。
根据从有机发光元件OLED的发光层EML(参见图4B)发射的颜色，第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B可以具有不同的面积(例如，在第四方向DR4和第五方向DR5上限定的平面中的面积)。第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B的面积可以根据有机发光元件OLED的类型来确定。
多个网格开口部MSL-OP可以分成具有不同面积的几个组。多个网格开口部MSL-OP可以根据相应的第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B分成三个组。
虽然图5B的实施方式示出了与第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B一一对应的网格开口部MSL-OP，但是本发明构思的实施方式不限于此。例如，在实施方式中，一个网格开口部MSL-OP可以与第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B等中的两个或多个对应。
第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B被示出为具有彼此不同大小的面积。然而，本发明构思的实施方式不限于此，并且第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B可以具有相同的尺寸，并且在一些实施方式中网格开口部MSL-OP可以具有相同的尺寸。
根据本发明构思的实施方式，由于构成第一检测电极TE1和第二检测电极TE2的第一网格线MSL1和第二网格线MSL2设置成不与第一发射区域PXA-R、第二发射区域PXA-G和第三发射区域PXA-B重叠，所以第一检测电极TE1和第二检测电极TE2可以不干扰从像素PX发射的光。因此，电子装置ED可以具有增加的色纯度。
图6示出了构成第一检测电极TE1和第二检测电极TE2中的一个图案的第一检测图案SP1、第一桥接图案BP1、第二检测图案SP2和第二桥接图案BP2中的每个的部分的放大图。
根据本发明构思的实施方式的第二检测绝缘层TIL2包括多个接触孔B-CNT。接触孔B-CNT可以与第一检测图案SP1和第一桥接图案BP1的部分重叠(例如，在第三方向DR3上)。
第一桥接图案BP1设置于第一检测绝缘层TIL1上。第一检测图案SP1的部分可以通过限定在第二检测绝缘层TIL2中的接触孔B-CNT连接到第一桥接图案BP1。接触孔B-CNT可以与网格线MSL重叠(例如，在第三方向DR3上)。
参照图7，根据本发明构思的实施方式的输入检测单元TU可以包括补偿图案SP。补偿图案SP可以设置在输入检测单元TU的第一检测绝缘层TIL1上。例如，如图7的实施方式中所示，补偿图案SP的下表面可以直接接触第一检测绝缘层TIL1的上表面。补偿图案SP可以围绕第一导电图案TM1。
如图7的实施方式中所示，第二检测绝缘层TIL2可以覆盖第一检测绝缘层TIL1，并且第二导电图案TM2可以设置在第二检测绝缘层TIL2上。例如，第二检测绝缘层TIL2的下表面可以直接接触并覆盖第一检测绝缘层TIL1、补偿图案SP和第一导电图案TM1的上表面。第三检测绝缘层TIL3可以覆盖第二检测绝缘层TIL2和第二导电图案TM2。
第一导电图案TM1可以包括下表面T-B、上表面T-U和侧向侧表面T-E。如图7的实施方式中所示，下表面T-B直接设置在第一检测绝缘层TIL1上。上表面T-U直接接触第二检测绝缘层TIL2并由第二检测绝缘层TIL2覆盖，并且可以面对下表面T-B(例如，与下表面T-B相对设置)。侧向侧表面T-E在下表面T-B与上表面T-U之间延伸，使得侧向侧表面T-E可以将下表面T-B连接到上表面T-U。
如图7的实施方式中所示，补偿图案SP可以覆盖第一导电图案TM1的侧向侧表面T-E。第一导电图案TM1的上表面T-U可以由补偿图案SP暴露并且可以由第二检测绝缘层TIL2覆盖。
在图7的实施方式中，补偿图案SP在剖面中的形状可以是三角形。例如，补偿图案SP可以包括在从第一检测绝缘层TIL1的下表面到第一导电图案TM1的上表面T-U的方向上倾斜的倾斜表面S-E。在实施方式中，由倾斜表面S-E与第一检测绝缘层TIL1形成的角度θ可以是约45度至约70度。
根据本发明构思的实施方式，补偿图案SP在一个方向(例如，平行于第一检测绝缘层TIL1的上表面的水平方向，诸如第五方向DR5)上的宽度与第一导电图案TM1在该一个方向上的宽度之和(例如，组合宽度)可以大于整个第二导电图案TM2在该一个方向上的宽度。
此外，在本发明构思的实施方式中，补偿图案SP可以包括各种遮光材料，并且可以不包括导电材料。
根据本发明构思的实施方式，第一导电图案TM1(或第一导电层)可以由第一桥接图案BP1和补偿图案SP配置，以及第二导电图案TM2(或第二导电层)可以由第一检测图案SP1、第二检测图案SP2和第二桥接图案BP2配置。然而，本发明构思的实施方式不限于此。
根据本发明构思的实施方式，补偿图案SP围绕第一导电图案TM1的侧向侧表面T-E。因此，即使增加第一检测图案SP1和第二检测图案SP2的厚度以减小电阻并增加感测功能，也可以防止其中第一导电图案TM1的侧向侧表面T-E被外部光反射并被用户视觉识别的问题。
此外，在通过在第一检测绝缘层TIL1上施加导电材料以及然后将导电材料图案化来形成第二导电图案TM2的工艺中，当导电材料被施加在倾斜表面S-E上时，可以防止导电材料由于第一导电图案TM1的阶差而在第一导电图案TM1的侧向侧表面T-E周围厚厚地积聚。因此，可以在第二检测绝缘层TIL2上形成没有颗粒的第二导电图案TM2。因此，可以提供具有增加的可靠性和可见性的输入检测单元TU。
图8是根据本发明构思的实施方式的输入检测单元的剖视图。图9是根据本发明构思的实施方式的输入检测单元的剖视图。图10是根据本发明构思的实施方式的输入检测单元的剖视图。图11是根据本发明构思的实施方式的输入检测单元的剖视图。
参照图8，根据本发明构思的实施方式的输入检测单元TU-1可以包括补偿图案SP-1。补偿图案SP-1可以设置在输入检测单元TU-1的第一检测绝缘层TIL1上。补偿图案SP-1可以围绕第一导电图案TM1-1。
第二检测绝缘层TIL2可以覆盖第一检测绝缘层TIL1、补偿图案SP-1和第一导电图案TM1-1。第二导电图案TM2可以设置在第二检测绝缘层TIL2上。第三检测绝缘层TIL3可以覆盖第二检测绝缘层TIL2和第二导电图案TM2。
第一导电图案TM1-1可以包括下表面T-B、上表面T-U和侧向侧表面T-E。下表面T-B直接设置在第一检测绝缘层TIL1上。上表面T-U由第二检测绝缘层TIL2覆盖并且可以面对下表面T-B(例如，与下表面T-B相对设置)。侧向侧表面T-E从下表面T-B向上表面T-U延伸，并且侧向侧表面T-E可以将下表面T-B连接到上表面T-U。
在图8中所示的实施方式中，第一导电图案TM1-1的侧向侧表面T-E可以从下表面T-B朝向上表面T-U倾斜。因此，第一导电图案TM1-1在剖面上的形状可以基本上为梯形。
补偿图案SP-1可以覆盖第一导电图案TM1-1的侧向侧表面T-E。在实施方式中，补偿图案SP-1可以具有沿着侧向侧表面T-E的均匀厚度。在实施方式中，第一导电图案TM1-1的侧向侧表面T-E和补偿图案SP-1的倾斜表面S-E两者可以以在约45度至约70度的范围内的相同的角度倾斜。
参照图9至图11，根据本发明构思的实施方式的导电图案TM-A、TM-B和TM-C可以以多个层设置。导电图案TM-A、TM-B和TM-C可以包括下部图案M1、上部图案M2和中间图案M3。
下部图案M1可以直接设置在第一检测绝缘层TIL1上。上部图案M2可以面对下部图案M1(例如，与下部图案M1相对设置)。中间图案M3可以设置在下部图案M1与上部图案M2之间，以覆盖中间图案M3的下表面和上表面。在实施方式中，下部图案M1和上部图案M2可以包括钛，并且中间图案M3可以包括铝。然而，本发明构思的实施方式不限于此。
参照图9的实施方式，下部图案M1、上部图案M2和中间图案M3中的每个的侧向侧表面可以在导电图案TM-A的厚度方向上彼此对齐。对齐的下部图案M1、上部图案M2和中间图案M3中的每个的侧向侧表面可以由补偿图案SP覆盖。
参照图10的实施方式，下部图案M1和上部图案M2中的每个在一个方向(例如，平行于第一检测绝缘层TIL1的上表面的水平方向)上的宽度可以大于中间图案M3在该一个方向上的宽度。如图10的实施方式中所示，下部图案M1和上部图案M2中的每个在该一个方向上的宽度可以基本上彼此相等。因此，下部图案M1和上部图案M2中的每个的第一侧向端和相对的第二侧向端可以在剖面上从中间图案M3的侧向侧表面M3-E突出。下部图案M1、上部图案M2和中间图案M3中的每个的侧向侧表面M1-E、M2-E和M3-E可以由补偿图案SP覆盖。
参照图11，下部图案M1、上部图案M2和中间图案M3在一个方向(例如，平行于第一检测绝缘层TIL1的上表面的水平方向)上的宽度可以彼此不同。例如，下部图案M1在该一个方向上的宽度可以大于上部图案M2和中间图案M3在该一个方向上的宽度。上部图案M2在该一个方向上的宽度可以大于中间图案M3的上表面在该一个方向上的宽度。因此，下部图案M1和上部图案M2中的每个的第一侧向端和相对的第二侧向端可以在剖面上从中间图案M3的侧向侧表面M3-E突出。下部图案M1的第一侧向端和相对的第二侧向端可以在剖面上从上部图案M2和中间图案M3的侧向端突出。下部图案M1、上部图案M2和中间图案M3中的每个的侧向侧表面M1-E、M2-E和M3-E可以由补偿图案SP覆盖。
图12A是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图。图12B是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图。图12C是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图。图12D是根据本发明构思的实施方式的制造输入检测单元的方法的剖视图。相同/相似的参考标记用于与图1至图7的实施方式中相同/相似的组件，并且为了便于说明，省略了对其的重复描述。
在下文中，将参考图12A至图12D描述根据本发明构思的实施方式的制造输入检测单元的方法。
参照图12A，根据本发明构思的实施方式的制造输入检测单元的方法可以包括提供形成在第一检测绝缘层TIL1上的导电材料TM-D。在实施方式中，导电材料TM-D可以包括单层金属和透明导电材料中的任一种。例如，金属可以包括选自钼、银、钛、铜、铝及其合金中的至少一种化合物。透明导电材料可以包括透明导电氧化物，诸如选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)中的至少一种化合物。此外，透明导电材料可以包括导电聚合物，诸如选自PEDOT、金属纳米线、石墨烯等中的至少一种材料。
此后，参照图12B，根据本发明构思的实施方式的制造输入检测单元的方法可以包括将导电材料TM-D图案化以形成第一导电图案TM1。
此后，参照图12C，根据本发明构思的实施方式的制造输入检测单元的方法可以包括在第一导电图案TM1上施加遮光材料SP-A。在实施方式中，遮光材料SP-A可以包括无定形碳和黑色光刻胶中的任一种。然而，遮光材料SP-A的材料不限于此，并且该材料可以是吸收光、不具有导电性并且可以被各向异性蚀刻的任何材料。
此后，参照图12D，根据本发明构思的实施方式的制造输入检测单元的方法可以包括通过将遮光材料SP-A图案化来形成补偿图案SP。在实施方式中，遮光材料SP-A的图案化可以通过干法蚀刻工艺来执行。然而，本发明构思的实施方式不限于此。补偿图案SP可以覆盖第一导电图案TM1的侧向侧表面T-E并且暴露上表面T-U。
根据本发明构思的实施方式，当在第一导电图案TM1上附加地形成导电图案时，补偿图案SP可以防止导电材料由于第一导电图案TM1的阶差而在第一导电图案TM1的侧向侧表面T-E周围厚厚地积聚。因此，在将导电材料图案化的工艺中，形成没有颗粒的期望的附加导电图案。因此，输入检测单元TU可以具有增加的可靠性和可见性。
根据本发明构思的实施方式，补偿图案围绕导电图案。因此，即使导电图案的厚度增加，也能够防止导电图案的侧向侧部被外部光反射并且被用户视觉识别的问题。
此外，能够在检测绝缘层上形成没有颗粒的期望的导电图案。因此，可以提供包括具有增加的可靠性和可见性的输入检测单元的电子装置。
尽管已经描述了本发明构思的实施方式，但是理解的是，本发明构思不应限于这些实施方式，而是本领域中的普通技术人员可以在下文要求保护的本发明构思的精神和范围内进行各种改变和修改。

Claims (10)

1.一种电子装置，包括：
显示面板，包括多个像素；
第一检测绝缘层，设置在所述显示面板上；
第一导电图案，设置在所述第一检测绝缘层上；
补偿图案，设置在所述第一检测绝缘层上；
第二检测绝缘层，设置在所述第一检测绝缘层上并且覆盖所述第一检测绝缘层、所述补偿图案和所述第一导电图案；以及
第二导电图案，设置在所述第二检测绝缘层上，
其中，所述第一导电图案包括：
下表面，与所述第一检测绝缘层接触；
上表面，面对所述下表面并与所述第二检测绝缘层接触；以及
侧向侧表面，在所述下表面与所述上表面之间延伸，
其中，所述补偿图案接触所述第一导电图案的所述侧向侧表面。
2.根据权利要求1所述的电子装置，其中，所述第一导电图案的所述上表面由所述补偿图案暴露。
3.根据权利要求1所述的电子装置，其中，所述补偿图案包括倾斜表面，所述倾斜表面在从所述第一检测绝缘层的上表面朝向所述第一导电图案的所述上表面的方向上倾斜。
4.根据权利要求3所述的电子装置，其中，所述补偿图案在剖面中具有三角形形状。
5.根据权利要求3所述的电子装置，其中，由所述第一检测绝缘层的所述上表面与所述倾斜表面形成的倾斜角在45度至70度的范围内。
6.根据权利要求1所述的电子装置，其中，所述第一导电图案的所述侧向侧表面在从所述第一导电图案的所述下表面朝向所述第一导电图案的所述上表面的方向上倾斜。
7.根据权利要求1所述的电子装置，其中，所述第一导电图案包括：
下部图案，直接设置在所述第一检测绝缘层上并且包括钛；
上部图案，由所述第二检测绝缘层覆盖并且包括钛；以及
中间图案，设置在所述下部图案与所述上部图案之间并且包括铝。
8.根据权利要求7所述的电子装置，其中，所述下部图案和所述上部图案中的每个在第一方向上的宽度大于或等于所述中间图案在所述第一方向上的宽度。
9.根据权利要求8所述的电子装置，其中，所述下部图案在所述第一方向上的所述宽度大于所述上部图案在所述第一方向上的所述宽度。
10.根据权利要求1所述的电子装置，其中，所述显示面板包括：
电路元件层，包括至少一个晶体管；
显示元件层，包括连接到所述晶体管的发光元件；以及
密封层，覆盖所述显示元件层，
其中，所述第一检测绝缘层直接设置在所述密封层上。
CN202110933129.8A 2020-08-12 2021-08-11 电子装置 Pending CN114078933A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0101021 2020-08-12
KR1020200101021A KR20220021055A (ko) 2020-08-12 2020-08-12 입력 감지 유닛 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
CN114078933A true CN114078933A (zh) 2022-02-22

Family

ID=80224116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110933129.8A Pending CN114078933A (zh) 2020-08-12 2021-08-11 电子装置

Country Status (3)

Country Link
US (1) US11422654B2 (zh)
KR (1) KR20220021055A (zh)
CN (1) CN114078933A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101935383B1 (ko) 2011-11-11 2019-01-07 엘지디스플레이 주식회사 터치 스크린과 이의 제조방법
KR101932650B1 (ko) 2017-05-15 2018-12-28 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 디스플레이 장치
KR102423476B1 (ko) * 2017-10-24 2022-07-22 삼성디스플레이 주식회사 표시 장치
KR102611382B1 (ko) 2018-09-19 2023-12-07 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20220050542A1 (en) 2022-02-17
KR20220021055A (ko) 2022-02-22
US11422654B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US20190148656A1 (en) Light-emitting device and electronic device
CN114497157A (zh) 显示装置
US20210242284A1 (en) Display device and fabricating method thereof
CN112086484A (zh) 显示设备
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
CN111916479A (zh) 显示装置
US11730030B2 (en) Display device having a first wiring at a same layer as a lower metal layer and electronic device including the same
KR20230171913A (ko) 표시장치
KR20220016360A (ko) 입력 감지 패널 및 이를 포함하는 전자 장치
CN111796704A (zh) 电子设备
CN115734667A (zh) 显示装置
US11422654B2 (en) Input detection unit and electronic device including same
KR20210005368A (ko) 표시장치
CN218388534U (zh) 输入感测面板和显示装置
KR20210014244A (ko) 표시 장치
EP3869308B1 (en) Input sensing unit and electronic device including the same
US20240099077A1 (en) Display apparatus
KR20240044600A (ko) 표시 장치 및 이의 제조 방법
KR20240011919A (ko) 표시장치 및 이의 제조방법
KR20210033568A (ko) 표시장치 및 이의 제조 방법
KR20240001734A (ko) 표시장치 및 이의 제조 방법
KR20230167775A (ko) 표시장치
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20210036437A (ko) 표시장치 및 이의 제조 방법
KR20230172084A (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination