CN114067885A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN114067885A
CN114067885A CN202110223845.7A CN202110223845A CN114067885A CN 114067885 A CN114067885 A CN 114067885A CN 202110223845 A CN202110223845 A CN 202110223845A CN 114067885 A CN114067885 A CN 114067885A
Authority
CN
China
Prior art keywords
current sensing
signal
sensing mode
mode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110223845.7A
Other languages
English (en)
Inventor
崔亨进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114067885A publication Critical patent/CN114067885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

本技术包括存储器装置。该存储器装置包括：电流感测电路，其被配置为在独立电流感测模式中，根据每个选定编程状态的验证结果来执行独立电流感测操作，并且在混合电流感测模式中，在执行独立电流感测操作之后，与选定编程状态无关地根据整体存储器单元的验证结果来执行整体电流感测操作；以及电压发生器，其被配置为响应于操作码，在独立电流感测模式中在第一时间量期间将编程电压施加到与存储器单元连接的选定字线，并且在混合电流感测模式中在大于第一时间量的第二时间量期间将编程电压施加到选定字线。

Description

存储器装置
技术领域
本公开涉及一种存储器装置，更具体地，涉及一种能够执行编程操作的存储器装置。
背景技术
存储器装置可以包括当电源切断时存储的数据丢失的易失性存储器装置和即使电源切断也保持所存储的数据的非易失性存储器装置。
易失性存储器装置可以包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。非易失性存储器装置可以包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)和NAND闪存等。
存储器装置可以包括存储器单元阵列、逻辑电路和被统称为外围电路的一组电路。
存储器单元阵列可以包括存储数据的多个存储器单元。可以根据存储容量由各种类型的存储器单元中的任何一种来配置存储器单元阵列。单层单元(SLC)能够存储一位数据，并且多层单元(MLC)能够存储两位数据。三层单元(TLC)能够存储三位数据，并且四层单元(QLC)能够存储四位数据。
发明内容
本公开的一个实施方式提供了一种存储器装置，其能够防止由于用于检查编程操作的结果的电流感测操作而导致的编程操作时间的增加。
根据本公开的一个实施方式的存储器装置包括：多个存储器单元；页缓冲器，其被配置为存储从存储器单元感测的感测数据；电流感测电路，其被配置为响应于感测模式信号，在独立电流感测模式中执行根据每个选定编程状态的验证结果来输出通过信号或失败信号的独立电流感测操作，并且在混合电流感测模式中在执行独立电流感测操作之后执行与选定编程状态无关地根据整体存储器单元的验证结果来输出通过信号或失败信号的整体电流感测操作；感测模式选择器，其被配置为响应于通过信号或失败信号而输出对应于独立电流感测模式或混合电流感测模式的感测模式信号，并且根据感测模式信号输出操作码；以及电压发生器，其被配置为响应于操作码，在独立电流感测模式中在第一时间量期间将编程电压施加到与存储器单元连接的选定字线，并且在混合电流感测模式中在大于第一时间量的第二时间量期间将编程电压施加到选定字线。
根据本公开的一个实施方式的存储器装置包括：多个存储器单元；页缓冲器，其被配置为存储从存储器单元感测的感测数据；电流感测电路，其被配置为响应于感测模式信号，在独立电流感测模式中执行根据每个选定编程状态的验证结果来输出通过信号或失败信号的独立电流感测操作，并且在混合电流感测模式中在执行独立电流感测操作之后执行与选定编程状态无关地根据整体存储器单元的验证结果来输出通过信号或失败信号的整体电流感测操作；感测模式选择器，其被配置为响应于通过信号或失败信号而输出对应于独立电流感测模式或混合电流感测模式的感测模式信号，并且根据感测模式信号输出操作码；以及电压发生器，其被配置为在编程操作期间，在将编程电压施加到与存储器单元连接的选定字线之后，响应于操作码，在独立电流感测模式中在第一持续时间期间对选定字线进行放电，并且在混合电流感测模式中在大于第一持续时间的第二持续时间期间对选定字线进行放电。
根据本公开的一个实施方式的存储器装置包括：多个存储器单元；页缓冲器，其被配置为存储从存储器单元感测的感测数据；电流感测电路，其被配置为响应于感测模式信号，在独立电流感测模式中执行根据每个选定编程状态的验证结果来输出通过信号或失败信号的独立电流感测操作，并且在混合电流感测模式中在执行独立电流感测操作之后，执行与选定编程状态无关地根据整体存储器单元的验证结果来输出通过信号或失败信号的整体电流感测操作；感测模式选择器，其被配置为响应于通过信号或失败信号而输出对应于独立电流感测模式或混合电流感测模式的感测模式信号，并且根据感测模式信号输出操作码；以及电压发生器，其被配置为在编程操作期间，在将编程电压施加到与存储器单元连接的选定字线并且对选定字线进行放电之后，响应于操作码，在独立电流感测模式中在第一持续时间期间将补偿电压施加到经放电的选定字线，并且在混合电流感测模式中在大于第一持续时间的第二持续时间期间将补偿电压施加到经放电的选定字线。
根据本公开的一个实施方式的存储器装置包括：存储器单元阵列；以及控制电路，其被配置为对存储器单元阵列执行子编程操作和验证操作，同时顺序地执行独立电流感测操作和整体电流感测操作，其中，控制电路通过调整子编程操作中的一个或更多个次级操作(subordinate operation)的时段来基本上同时完成验证操作和整体电流感测操作。
本技术可以防止编程操作时间的增加。
附图说明
图1是示出根据本公开的一个实施方式的存储器装置的图。
图2是示出存储器单元阵列的图。
图3是示出存储器块的图。
图4是示出页缓冲器组的图。
图5是示出根据本公开的一个实施方式的感测模式选择器的图。
图6是示出存储器单元的阈值电压分布的图。
图7是示出主编程操作的图。
图8是示出根据本公开的一个实施方式的独立电流感测模式的图。
图9是示出混合电流感测模式的图。
图10是示出根据本公开第一实施方式的混合电流感测模式的时序图。
图11是示出根据本公开第二实施方式的混合电流感测模式的时序图。
图12是示出根据本公开第三实施方式的混合电流感测模式的图。
图13是示出包括本公开的存储器装置的存储器系统的图。
图14是示出包括根据本公开的另一实施方式的存储器装置的存储器系统的图。
具体实施方式
在整个说明书中，对“一个实施方式”或“另一实施方式”等的引用不一定是仅指一个实施方式，并且对任何这种短语的不同引用不一定指相同的实施方式。本文使用的术语“实施方式”不一定指所有的实施方式。
图1是示出根据本公开的一个实施方式的存储器装置1100的图。
参照图1，存储器装置1100可以包括存储器单元阵列110、行解码器120、电压发生器130、页缓冲器组140、列解码器150、输入/输出电路160、电流感测电路170和逻辑电路180。
存储器单元阵列110可以包括多个平面，并且每一个平面可以包括存储数据的多个存储器块。每一个存储器块可以包括多个存储器单元，并且存储器单元可以被实现为平行于基板布置的二维结构或者在垂直于基板的方向上层叠的三维结构。
行解码器120可以响应于行地址RADD而选择存储器单元阵列110中的一个存储器块，并将操作电压Vop发送到选定存储器块。
电压发生器130可以响应于操作码(operation code)OPCD而生成和输出用于各种操作的操作电压Vop。例如，电压发生器130可以生成并且输出编程电压、验证电压、读取电压、擦除电压和通过电压等。根据一个实施方式的电压发生器130可以根据电流感测模式来调整施加到字线的电压。例如，电压发生器130可以被配置为调整施加编程电压的时间量、对字线进行放电的时间量和补偿字线电压的时间量。
页缓冲器组140可以通过位线连接到存储器单元阵列110。例如，页缓冲器组140可以包括分别连接到各条位线的各个页缓冲器。页缓冲器可以响应于页缓冲器控制信号PBSIG而同时操作，并且可以在编程操作或读取操作期间临时存储数据。每一个页缓冲器可以包括能够存储数据的多个锁存器。在验证操作期间感测的感测数据SDT可以被存储在页缓冲器中包括的多个锁存器的一个中。在验证操作期间，多个页缓冲器可以存储从位线传输的感测数据SDT。在电流感测操作期间，多个页缓冲器可以将感测数据SDT传输到电流感测电路170。
列解码器150可以响应于列地址CADD而输出列选择信号CS，并且页缓冲器组140中包括的多个页缓冲器可以响应于列选择信号CS而存储加载在数据线DL#上的数据。
输入/输出电路160可以通过输入/输出线IO将存储器装置1100和外部装置彼此连接。这里，外部装置可以是能够控制存储器装置1100的控制器。输入/输出电路160可以通过输入/输出线IO接收命令CMD、地址ADD和数据，或者向外部装置输出数据，并且可以通过数据线DL#从页缓冲器组140接收数据。输入/输出电路160可以将通过输入/输出线IO接收的命令CMD和地址ADD传输到逻辑电路180，并且可以将数据传输到页缓冲器组140。
电流感测电路170可以通过从页缓冲器组140接收感测数据SDT来执行电流感测操作。电流感测操作确定存储器单元是否被编程到目标状态，并且可以包括独立(individual)电流感测操作和整体(entire)电流感测操作。独立电流感测操作确定存储器单元是否被编程到选定编程状态，并且整体电流感测操作确定选定页的编程操作是否完成。例如，可以执行独立电流感测操作来确定多个编程状态中的一个编程状态，并且可以执行整体电流感测操作来确定整体编程状态。
电流感测电路170可以响应于感测模式信号SMG而选择性地执行独立电流感测操作和整体电流感测操作，并且可以在执行独立电流感测操作之后执行整体电流感测操作。例如，感测模式信号SMG可以被输出为独立电流感测模式信号、整体电流感测模式信号或混合电流感测模式信号。在混合电流感测模式中，在执行独立电流感测操作之后顺序地执行整体电流感测操作。
电流感测电路170可以响应于设定许可位(set permission bit)而生成参考电流和参考电压，并且可以根据感测数据SDT生成验证电流和验证电压。电流感测电路170可以通过将参考电压和验证电压相互比较来输出通过信号PS或失败信号FS。
在独立电流感测操作期间，当待编程到选定编程状态的存储器单元中的验证操作失败的存储器单元的数量等于或小于设定数量时，电流感测电路170可以确定对选定编程状态的验证操作通过，并且可以输出通过信号PS。当验证操作失败的存储器单元的数量大于设定数量时，电流感测电路170可以确定对选定编程状态的验证操作失败，并且可以输出失败信号FS。这里，选定编程状态表示存储器单元的目标编程状态。例如，在一个存储器单元中存储2位数据的多层单元方法中，存储器单元可以具有一个擦除状态或者可以被编程为三个编程状态中的一个。另选地，在一个存储器单元中存储3位数据的三层单元方法中，存储器单元可以具有一个擦除状态或者可以被编程为七个编程状态中的任何一个。在独立电流感测模式中，电流感测电路170可以对存储器单元的各个编程状态中的每一个执行电流感测操作。
在独立电流感测模式中，电流感测电路170可以确定对上述各个编程状态中的每一个执行的验证操作是通过还是失败，并且可以根据该确定的结果输出通过信号PS或失败信号FS。
在整体电流感测模式中，不管选定编程状态如何，当在所有待编程的存储器单元中的被确定为已经失败的存储器单元的数量等于或小于设定数量时，电流感测电路170都可以确定验证操作通过，并且可以输出通过信号PS。也就是说，当失败位数(fail bit)大于设定数量时，电流感测电路170可以确定验证操作失败，并且可以输出失败信号FS。整体电流感测模式中的存储器单元的设定数量不同于独立电流感测模式中的设定数量。例如，可以在整体电流感测模式中确定对选定页中的存储器单元中的所有待编程的存储器单元的验证操作是通过还是失败，并且可以在独立电流感测模式中确定对选定页中包括的存储器单元中的待编程到选定编程状态的存储器单元的验证操作是通过还是失败。因此，在整体电流感测模式中使用的设定数量可以大于在独立电流感测模式中使用的设定数量。
在混合电流感测模式中，电流感测电路170可以执行独立电流感测操作，并且然后执行整体电流感测操作。在独立电流感测操作中使用的设定数量不同于在整体电流感测模式中使用的设定数量。例如，可以根据不同的设定许可位来设定在每个独立电流感测操作以及整体电流感测操作中使用的设定数量。因此，电流感测电路170可以响应于感测模式信号SMG而选择许可位，并且可以在选定模式中使用根据选定许可位而设定的设定数量。
逻辑电路180可以响应于命令CMD和地址ADD而输出操作码OPCD、行地址RADD、页缓冲器控制信号PBSIG和列地址CADD。例如，逻辑电路180可以包括响应于命令CMD而执行用于各种操作的算法的软件，以及被配置为根据地址ADD和算法输出各种信号的硬件。
在编程操作期间，逻辑电路180可以响应于通过信号PS或失败信号FS而输出感测模式信号SMG。例如，逻辑电路180可以包括感测模式选择器190，感测模式选择器190被配置为响应于通过信号PS或失败信号FS而输出感测模式信号SMG。感测模式选择器190可以响应于失败信号FS而对在编程操作期间执行的编程循环的数量进行计数以获得累计数量，并且根据编程循环的累计数量输出感测模式信号SMG。当通过信号PS输入时，感测模式选择器190可以初始化对编程循环的数量的计数。此外，逻辑电路180可以输出操作码OPCD以在独立电流感测模式和混合电流感测模式中的每一个中调整施加到选定字线的验证电压进行改变的时间区间。
图2是示出存储器单元阵列的图。
参照图2，存储器单元阵列110可以包括多个平面PL1至PL4。图1的各个页缓冲器组140可以连接到平面PL1至PL4。平面PL1至PL4中的每一个可以包括多个存储器块BLK1至BLKi(其中i是2或更大的正整数)。可以在多个存储器块BLK1至BLKi中设定不同的行地址。可以在根据从图1的逻辑电路180输出的行地址RADD而选择的存储器块中执行编程操作。包括字线的不同局部线(local line)可以连接到多个存储器块BLK1至BLKi，并且位线可以共同连接到多个存储器块BLK1至BLKi。
可以在平面PL1至PL4的每一个选定存储器块中的选定页的编程操作期间执行独立电流感测模式，并且当平面PL1至PL4中的选定页的所有选定存储器单元被编程为选定编程状态或目标编程状态时，独立电流感测操作可以通过。在整体电流感测模式中，当在平面PL1至PL4中检测到完成了编程操作的至少一个页时，即使在存储器单元阵列110中存在未完成编程操作的平面，也可以将整体电流感测操作确定为已经通过。
图2所示的多个存储器块BLK1至BLKi中的一个具体描述如下。
图3是示出存储器块的图。
参照图3，示出图2所示的多个存储器块BLK1至BLKi中的任意一个存储器块BLKi作为一个实施方式。
存储器块BLKi可以包括连接在第一位线BL1至第m位线BLm(其中m是2或更大的正整数)和源极线SL之间的多个串ST。每一个串ST可以包括串联连接在源极线SL和第一位线BL1至第m位线BLm之间的源极选择晶体管SST、第一存储器单元C1至第n存储器单元Cn以及漏极选择晶体管DST。
图3示出了存储器块的示例性配置。因此，源极选择晶体管SST、第一存储器单元C1至第n存储器单元Cn以及漏极选择晶体管DST的数量不限于图3所示的数量。
连接到不同串ST的源极选择晶体管SST的栅极可以连接到源极选择线SSL，第一存储器单元C1至第n存储器单元Cn中的每一个的栅极可以连接到第一字线WL1至第n字线WLn，并且漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。
连接到相同字线并且被包括在不同串ST中的一组存储器单元可以配置一个页PG。可以以页PG为单位来执行编程操作。例如，可以以页PG为单位来执行子编程操作和验证操作。例如，在执行对选定页的子编程操作之后，可以执行对选定页的验证操作。
图4是示出页缓冲器组140的图。
参照图4，页缓冲器组140可以包括第一页缓冲器PB1至第m页缓冲器PBm(其中m是2或更大的正整数)。第一页缓冲器PB1至第m页缓冲器PBm可以分别连接到第一位线BL1至第m位线BLm。第一页缓冲器PB1至第m页缓冲器PBm中的每一个可以包括多个锁存器，并且可以在验证操作期间感测根据存储器单元的阈值电压而改变的第一位线BL1至第m位线BLm的电流或电压，并且将感测数据存储在选定锁存器中。
图5是示出根据本公开的一个实施方式的感测模式选择器190的图。
参照图5，感测模式选择器190可以包括计数器190a、模式选择器190b和代码生成器190c。
计数器190a可以响应于通过信号PS或失败信号FS而对编程循环的数量进行计数，并且管理编程循环的计数数量或累计数量AN。例如，计数器190a可以响应于失败信号FS而将编程循环的累计数量AN增加1，并且输出累计数量AN。此外，当通过信号PS输入时，计数器190a可以将对循环数量的计数初始化为0。
模式选择器190b可以将从计数器190a输出的累计数量AN与参考数量进行比较，并且根据比较结果输出感测模式信号SMG。输出的感测模式信号SMG可以对应于从独立电流感测模式、整体电流感测模式和混合电流感测模式中选择的模式。例如，当累计数量AN小于参考数量时，模式选择器190b可以输出对应于独立电流感测模式的感测模式信号SMG。当AN等于或大于参考数量时，模式选择器190可以输出对应于混合电流感测模式的感测模式信号SMG。也就是说，在主编程操作开始之后，当AN小于参考数量时，可以执行独立电流感测操作，并且当AN等于或大于参考数量时，可以顺序地执行独立电流感测操作和整体电流感测操作。
代码生成器190c可以响应于从模式选择器190b输出的感测模式信号SMG而改变并且输出操作码OPCD。例如，当接收到对应于独立电流感测模式的感测模式信号SMG时，代码生成器190c可以设定用于在子编程操作和验证操作之间对选定字线进行放电的第一时间区间(例如，图8中的T3至T4)。另选地，当接收到对应于混合电流感测模式的感测模式信号SMG时，代码生成器190c可以设定用于在子编程操作和验证操作之间对选定字线进行放电的比第一时间区间更短或更长的第二时间区间(例如，如图10所示的T3’至T4或者如图11所示的T3至T4’)。代码生成器190c可以输出操作码以反映设定的时间区间。
图6是示出存储器单元的阈值电压分布的图。
参照图6，编程操作可以是根据存储在存储器单元中的位数的各种方法中的任何一种。例如，将3位数据存储在一个存储器单元中的方法被称为三层单元(TLC)方法，并且将4位数据存储在一个存储器单元中的方法被称为四层单元(QLC)方法。
在TLC方法中，存储器单元的状态可以是擦除状态ER或七个编程状态P1至P7中的任何一个。在QLC方法中，存储器单元的状态可以是擦除状态ER或十五个编程状态P1至P15中的任何一个。
在其它实施方式中，可以存储在一个存储器单元中的位数可以是5或更多，在这种情况下，可以使用其它合适的编程方法。本发明不限于可以存储在存储器单元中的任何特定位数。
可以执行使用各种验证电压的验证操作，以将存储器单元编程到不同的编程状态。可以将选定页的整体编程操作定义为包括多个编程循环的主编程操作，并且每一个编程循环可以包括子编程操作和验证操作。编程循环具体描述如下。
图7是示出主编程操作的图。
参照图7，主编程操作可以包括第一编程循环LP1至第n编程循环LPn。例如，当开始选定页的主编程操作时，可以顺序地执行第一编程循环LP1至第n编程循环LPn。代表执行的循环数量的变量n可以是2或更大的正整数，并且可以根据在每个编程循环中执行的验证操作的结果而变化。这里，预先设定n的最大值，并且当验证操作在n个编程循环中的每一个中失败时，可以将选定存储器块视为坏块。
第一编程循环LP1至第n编程循环LPn中的每一个可以包括子编程操作和验证操作。在子编程操作中，将编程脉冲施加到选定字线，并且验证操作确定存储器单元的阈值电压是否增大到目标电压。
图7示出TLC方法的主编程操作作为一个实施方式。在TLC方法的主编程操作中，可以将存储器单元编程为七个编程状态。因此，在验证操作中可以使用至少七个验证电压。例如，在第一编程循环LP1的子编程操作中，可以将第一编程脉冲Vp1施加到选定字线。第一编程脉冲Vp1可以是主编程操作的起始编程脉冲(start program pulse)。第一编程脉冲Vp1可以是高于0V的正电压，并且可以通过第一编程脉冲Vp1增大选定存储器单元的阈值电压。在该子编程操作中，选定存储器单元可以连接到被施加有编程允许电压的位线，并且未选存储器单元可以连接到被施加有编程禁止电压的位线。编程允许电压可以是0V，并且编程禁止电压可以是电源电压。在第一编程循环LP1的验证操作中，可以将第一验证电压V1施加到选定字线。第一验证电压V1可以是用于确定选定存储器单元是否被编程到第一编程状态的高于0V的正电压。当第一编程循环LP1的验证操作失败时，可以执行第二编程循环LP2。
在第二编程循环LP2中，可以使用电压高于第一编程脉冲Vp1的电压的第二编程脉冲Vp2来执行子编程操作，并且可以相继地(successively)执行对第一编程状态和第二编程状态的验证操作。例如，在第二编程循环LP2的验证操作中，可以顺序地执行对第一编程状态的验证操作和对第二编程状态的验证操作。在对第一编程状态的验证操作中可以使用第一验证电压V1，并且在对第二编程状态的验证操作中可以使用高于第一验证电压V1的第二验证电压V2。
在第三编程循环LP3中，可以使用电压高于第二编程脉冲Vp2的电压的第三编程脉冲Vp3来执行子编程操作，并且可以相继地执行对第一编程状态至第三编程状态的验证操作。在对第一编程状态的验证操作中可以使用第一验证电压V1，在对第二编程状态的验证操作可以使用高于第一验证电压V1的第二验证电压V2，并且在对第三编程状态的验证操作中可以使用高于第二验证电压V2的第三验证电压V3。在图7中，从第三编程循环LP3开始执行独立电流感测操作I_CSC，但是可以根据编程操作不同地设定其中开始独立电流感测操作的循环。如图7所示，当在第一编程循环LP1和第二编程循环LP2中对第一编程状态的验证操作通过的概率较低时，可以从第三编程循环LP3开始执行独立电流感测操作I_CSC。可以从低编程状态开始顺序地执行独立电流感测操作I_CSC。因此，当在第三编程循环LP3中首次执行独立电流感测操作I_CSC时，可以执行独立电流感测操作来确定第一编程状态是通过还是失败。当在第三编程循环LP3中对第一编程状态执行的独立电流感测操作I_CSC通过时，在第四编程循环LP4中不执行使用第一验证电压V1的验证操作。
在第四编程循环LP4中，可以使用电压高于第三编程脉冲Vp3的电压的第四编程脉冲Vp4来执行子编程操作，并且可以相继地执行对第二编程状态至第四编程状态的验证操作。在对第四编程状态的验证操作中，可以使用高于第三验证电压V3的第四验证电压V4。如图7所例示的那样，在第四编程循环LP4中执行的独立电流感测操作I_CSC可以对第二编程状态执行。当在第四编程循环LP4中执行的独立电流感测操作I_CSC失败时，还可以在第五编程循环LP5中执行对第二编程状态的独立电流感测操作I_CSC。
在编程循环的累计数量AN达到阈值数量THL之后，可以另外执行整体电流感测操作A_CSC。例如，假设阈值数量THL被设定为(n-3)，则整体电流感测操作A_CSC可以从第(n-2)编程循环LP(n-2)开始执行，直到选定页的编程操作结束为止。例如，在第(n-2)编程循环LP(n-2)中，可以在执行独立电流感测操作I_CSC之后执行整体电流感测操作A_CSC。
可以在存储器单元阵列中包括的所有平面中执行在第(n-2)编程循环LP(n-2)至第n编程循环LPn中的每一个中的整体电流感测操作A_CSC。当在至少一个平面中执行的整体电流感测操作A_CSC通过时，可以结束主编程操作。
根据上述方法，可以将选定页中包括的存储器单元编程为第一编程状态至第七编程状态。主编程操作可以根据存储器单元的物理特性和电特性而变化。
执行独立电流感测操作I_CSC和整体电流感测操作A_CSC时的子编程操作描述如下。
图8是示出根据本公开的一个实施方式的独立电流感测模式的图。
参照图8，在独立电流感测模式中，可以在独立电流感测操作和整体电流感测操作当中执行独立电流感测操作。独立电流感测模式具体描述如下。
当子编程操作开始时(T1)，可以将编程电压Vpgm施加到选定字线Sel_WL，并且可以将通过电压Vpass施加到未选字线Unsel_WL。编程电压Vpgm可以用于增大选定存储器单元的阈值电压，并且通过电压Vpass可以用于导通未选存储器单元。
可以在时间点T2执行独立电流感测操作I_CSC。独立电流感测操作I_CSC可以由图1的电流感测电路170执行，并且由于感测需要时间，所以可以在执行独立电流感测操作I_CSC时继续执行子编程操作。
当编程电压Vpgm施加到选定字线Sel_WL足够长的时间(T1到T3)时，可以对选定字线Sel_WL和未选字线Unsel_WL进行放电。可以在时段T3至T4中执行字线Sel_WL和Unsel_WL的放电操作。
在时间点T4，为了子编程操作之后的验证操作，可以执行用于将字线Sel_WL和Unsel_WL的电势匹配为相等的补偿操作。例如，在T3之前，在施加到选定字线Sel_WL和未选字线Unsel_WL的电压中可能会出现差异。在这种情况下，当在时间点T3执行放电操作时，可能发生字线Sel_WL和Unsel_WL之间的耦合，因此可能出现在字线Sel_WL和Unsel_WL之间的电势差。因此，可以在时段T4到T5中执行用于减小字线Sel_WL和Unsel_WL之间的电势差的补偿操作。在补偿操作期间，可以将补偿电压Vcm施加到字线Sel_WL和Unsel_WL。在补偿操作完成之后，可以对字线Sel_WL和Unsel_WL进行放电。例如，可以将补偿电压Vcm设定为高于0V并且低于通过电压Vpass的电压。
在独立电流感测模式中，由于独立电流感测操作I_CSC可以在子编程操作在时间点T5结束之前结束，所以即使进行了独立电流感测操作I_CSC，执行主编程操作所用的时间也不会增加。
图9是示出混合电流感测模式的图。
参照图9，在混合电流感测模式中，可以顺序地执行独立电流感测操作I_CSC和整体电流感测操作A_CSC。例如，整体电流感测操作A_CSC可以在独立电流感测操作I_CSC结束之后执行。在整体电流感测操作A_CSC中，由于整体电流感测操作A_CSC确定在多个平面中对选定页的编程操作是否完成，所以可能需要一定时间。由于只有当整体电流感测操作A_CSC已经结束时才可以执行下一操作，所以当整体电流感测操作A_CSC在对应子编程操作的结束时间(即，图9中的时间点T5)之后结束时，主编程操作所需的时间可能增加对应的子编程操作的完成和整体电流感测操作A_CSC的完成之间的时间量。
因此，在一个实施方式中，可以通过调整开始独立电流感测操作I_CSC的T2和开始字线Sel_WL和Unsel_WL的放电的T3之间的第一时段D1、T3至完成字线Sel_WL和Unsel_WL的放电的T4之间的第二时段D2、其间执行补偿操作的T4至T5之间的第三时段D3中的至少一个来防止主编程操作所需的时间的增加。
图10是示出根据本公开第一实施方式的混合电流感测模式的时序图。
参照图10，在第一实施方式中，可以调整第一时段D1。例如，可以调整字线Sel_WL和Unsel_WL的放电开始的时间点T3。当时间点T3延迟(即，改变到时间点T3’)时，由于第一时段D1增加，所以时间点T4和T5也与第一时段D1的增加相应地延迟。也就是说，第一时段D1增加，但可以保持第二时段D2和第三时段D3不变。可以将从T3至T3’的延迟设定为T5与整体电流感测操作A_CSC结束的时间之间的时间量。
图11是示出根据本公开第二实施方式的混合电流感测模式的时序图。
参照图11，在第二实施方式中，可以调整第二时段D2。例如，可以调整字线Sel_WL和Unsel_WL的放电完成的时间点T4。当时间点T4改变(即，延迟到时间点T4’)时，由于第二时段D2增加，所以时间点T5也与第二时段D2的增加相应地延迟。也就是说，第二时段D2增加，但可以保持第一时段D1和第三时段D3不变。可以将从T4至T4’的延迟的时间量设定为T5与整体电流感测操作A_CSC结束的时间之间的时间量。
图12是示出根据本公开第三实施方式的混合电流感测模式的图。
参照图12，在第三实施方式中，可以调整第三时段D3。例如，可以调整补偿操作完成的时间点T5。当时间点T5改变(即，延迟到时间点T5’)时，第三时段D3增加。可以将从T5至T5’的延迟设定成使得T5’是整体电流感测操作A_CSC结束的时间。
如上所述，在执行独立电流感测操作I_CSC和整体电流感测操作A_CSC时，可以通过调整用于向字线Sel_WL和Unsel_WL施加电压或对字线sel_WL和Unsel_WL进行放电的持续时间来减少主编程操作所需的时间。上述第一实施方式至第三实施方式可以独立应用于主编程操作，可以应用全部第一实施方式至第三实施方式，或者可以选择性地应用一些实施方式。
图13是示出包括本公开的存储器装置的存储器系统1000的图。
参照图13，存储器系统1000可以包括存储数据的存储器装置1100和在存储器装置1100和主机2000之间通信的控制器1200。
存储器系统1000可以包括多个存储器装置1100，每一个存储器装置可以通过至少一个信道连接到控制器1200。例如，多个存储器装置1100中的每一个可以经由其自身的信道连接到控制器1200，所有存储器装置1100可以经由同一信道连接到控制器1200，或者可以将存储器装置1100划分成组，每个组具有其自身的信道，使得给定组中的所有存储器装置经由同一信道连接到控制器1200。
控制器1200可以在主机2000和存储器装置1100之间通信。控制器1200可以根据来自主机2000的请求来控制存储器装置1100，或者可以在没有来自主机2000的请求的情况下执行用于存储器系统1000的性能提高的后台操作。主机2000可以生成针对各种操作的请求，并且可以将生成的请求输出到存储器系统1000。例如，请求可以包括：可以控制编程操作的编程请求、可以控制读取操作的读取请求和可以控制擦除操作的擦除请求等。
主机2000可以通过各种接口中的任何一种与存储器系统1000通信，该接口例如为外围组件互连Express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行附接SCSI(SAS)、非易失性存储器Express(NVMe)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或集成驱动电子装置(IDE)。
图14是示出包括本公开的存储器装置的另一存储器系统7000的图。
参照图14，存储器系统70000可以实现为存储卡或智能卡。存储器系统70000可以包括半导体存储器装置1100、控制器1200和卡接口7100。
控制器2100可以控制存储器装置1100和卡接口7100之间的数据交换。根据一个实施方式，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本发明不限于此。
卡接口7100可以根据主机60000的协议对主机60000和控制器1200之间的数据交换进行接口连接。根据一个实施方式，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。这里，卡接口7100可以指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或信号传输方法。
当存储器系统70000连接到主机60000(例如，个人电脑、平板电脑、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒)的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下通过卡接口7100和控制器1200执行与存储器装置1100的数据通信。
虽然已经结合各种实施方式示出和描述了本发明，但是根据本公开，本领域技术人员将认识到在本发明的精神和范围内可以对任何公开的实施方式进行各种修改。本发明包括落入权利要求范围内的所有这些修改。
相关申请的交叉引用
本申请要求于2020年8月6日提交的韩国专利申请No.10-2020-0098794的优先权，其全部内容通过引用结合于此。

Claims (20)

1.一种存储器装置，该存储器装置包括：
多个存储器单元；
页缓冲器，所述页缓冲器被配置为存储从所述存储器单元感测的感测数据；
电流感测电路，所述电流感测电路被配置为响应于感测模式信号，在独立电流感测模式中，执行根据每个选定编程状态的验证结果来输出通过信号或失败信号的独立电流感测操作，并且在混合电流感测模式中，在执行所述独立电流感测操作之后执行与所述选定编程状态无关地根据整体存储器单元的验证结果来输出所述通过信号或所述失败信号的整体电流感测操作；
感测模式选择器，所述感测模式选择器被配置为响应于所述通过信号或所述失败信号而输出对应于所述独立电流感测模式或所述混合电流感测模式的所述感测模式信号，并且根据所述感测模式信号输出操作码；以及
电压发生器，所述电压发生器被配置为响应于所述操作码，在所述独立电流感测模式中在第一时间量期间将编程电压施加到与选定存储器单元连接的选定字线，并且在所述混合电流感测模式中在大于所述第一时间量的第二时间量期间将所述编程电压施加到所述选定字线。
2.根据权利要求1所述的存储器装置，其中，所述感测模式选择器包括：
计数器，所述计数器被配置为响应于所述通过信号或所述失败信号而对编程循环的数量进行计数，并且输出累计数量；
模式选择器，所述模式选择器被配置为将所述累计数量与参考数量进行比较，并且根据比较结果输出对应于所述独立电流感测模式或所述混合电流感测模式的所述感测模式信号；以及
代码生成器，所述代码生成器被配置为响应于所述感测模式信号而将所述操作码输出到所述电压发生器，从而在所述第一时间量或所述第二时间量期间将所述编程电压施加到所述选定字线。
3.根据权利要求2所述的存储器装置，其中，所述计数器每当所述失败信号输入时增加所述累计数量，输出所述累计数量，并且当所述通过信号输入时初始化所述累计数量。
4.根据权利要求2所述的存储器装置，其中，当所述累计数量小于所述参考数量时，所述模式选择器输出作为对应于所述独立电流感测模式的信号的所述感测模式信号，并且当所述累计数量等于或大于所述参考数量时，所述模式选择器输出作为对应于所述混合电流感测模式的信号的所述感测模式信号。
5.根据权利要求2所述的存储器装置，其中，当所述感测模式信号是对应于所述独立电流感测模式的信号时，所述代码生成器输出所述操作码以使得在所述第一时间量期间将所述编程电压施加到所述选定字线，并且当所述感测模式信号是对应于所述混合电流感测模式的信号时，所述代码生成器输出所述操作码以使得在所述第二时间量期间将所述编程电压施加到所述选定字线。
6.根据权利要求1所述的存储器装置，其中，所述电流感测电路通过将设定数量与在前一编程循环的验证操作中检测到的失败位的数量进行比较来执行所述独立电流感测操作或所述整体电流感测操作。
7.根据权利要求6所述的存储器装置，其中，在所述独立电流感测操作中使用的所述设定数量不同于在所述整体电流感测操作中使用的所述设定数量。
8.根据权利要求1所述的存储器装置，其中，所述电压发生器被配置为在所述第一时间量或所述第二时间量期间将所述编程电压施加到所述选定字线之后，在设定时间期间对所述选定字线进行放电，并且将补偿电压施加到所述选定字线。
9.根据权利要求1所述的存储器装置，其中，将所述第二时间量和所述第一时间量之间的差设定为在所述独立电流感测模式中子编程操作结束的时间和在所述混合电流感测模式中所述整体电流感测操作结束的时间之间的时间差。
10.一种存储器装置，该存储器装置包括：
多个存储器单元；
页缓冲器，所述页缓冲器被配置为存储从所述存储器单元感测的感测数据；
电流感测电路，所述电流感测电路被配置为响应于感测模式信号，在独立电流感测模式中，执行根据每个选定编程状态的验证结果来输出通过信号或失败信号的独立电流感测操作，并且在混合电流感测模式中，在执行所述独立电流感测操作之后执行与所述选定编程状态无关地根据整体存储器单元的验证结果来输出所述通过信号或所述失败信号的整体电流感测操作；
感测模式选择器，所述感测模式选择器被配置为响应于所述通过信号或所述失败信号而输出对应于所述独立电流感测模式或所述混合电流感测模式的所述感测模式信号，并且根据所述感测模式信号输出操作码；以及
电压发生器，所述电压发生器被配置为在编程操作期间，在将编程电压施加到与选定存储器单元连接的选定字线之后，响应于所述操作码，在所述独立电流感测模式中在第一持续时间期间对所述选定字线进行放电，并且在所述混合电流感测模式中在大于所述第一持续时间的第二持续时间期间对所述选定字线进行放电。
11.根据权利要求10所述的存储器装置，其中，所述感测模式选择器包括：
计数器，所述计数器被配置为响应于所述通过信号或所述失败信号而对编程循环的数量进行计数，并且输出累计数量；
模式选择器，所述模式选择器被配置为将所述累计数量与参考数量进行比较，并且根据比较结果输出对应于所述独立电流感测模式或所述混合电流感测模式的所述感测模式信号；以及
代码生成器，所述代码生成器被配置为响应于所述感测模式信号而将所述操作码输出到所述电压发生器，以使所述电压发生器在所述第一持续时间或所述第二持续时间期间对所述选定字线进行放电。
12.根据权利要求11所述的存储器装置，其中，所述计数器每当所述失败信号输入时增加所述累计数量，输出所述累计数量，并且当所述通过信号输入时初始化所述累计数量。
13.根据权利要求11所述的存储器装置，其中，当所述累计数量小于所述参考数量时，所述模式选择器输出作为对应于所述独立电流感测模式的信号的所述感测模式信号，并且当所述累计数量等于或大于所述参考数量时，所述模式选择器输出作为对应于所述混合电流感测模式的信号的所述感测模式信号。
14.根据权利要求11所述的存储器装置，其中，当所述感测模式信号是对应于所述独立电流感测模式的信号时，所述代码生成器输出所述操作码以使所述电压发生器在所述第一持续时间期间对所述选定字线进行放电，并且当所述感测模式信号是对应于所述混合电流感测模式的信号时，所述代码生成器输出所述操作码以使所述电压发生器在所述第二持续时间期间对所述选定字线进行放电。
15.根据权利要求10所述的存储器装置，其中，所述电流感测电路通过将设定数量与在前一编程循环的验证操作中检测到的失败位的数量进行比较来执行所述独立电流感测操作或所述整体电流感测操作。
16.根据权利要求15所述的存储器装置，其中，在所述独立电流感测操作中使用的所述设定数量不同于在所述整体电流感测操作中使用的所述设定数量。
17.根据权利要求10所述的存储器装置，其中，所述电压发生器被配置为在所述第一持续时间或所述第二持续时间期间对所述选定字线进行放电，并且然后将补偿电压施加到所述选定字线。
18.一种存储器装置，该存储器装置包括：
多个存储器单元；
页缓冲器，所述页缓冲器被配置为存储从所述存储器单元感测的感测数据；
电流感测电路，所述电流感测电路被配置为响应于感测模式信号，在独立电流感测模式中，执行根据每个选定编程状态的验证结果来输出通过信号或失败信号的独立电流感测操作，并且在混合电流感测模式中，在执行所述独立电流感测操作之后，执行与所述选定编程状态无关地根据整体存储器单元的验证结果来输出所述通过信号或所述失败信号的整体电流感测操作；
感测模式选择器，所述感测模式选择器被配置为响应于所述通过信号或所述失败信号而输出对应于所述独立电流感测模式或所述混合电流感测模式的所述感测模式信号，并且根据所述感测模式信号输出操作码；以及
电压发生器，所述电压发生器被配置为在编程操作期间，在将编程电压施加到与选定存储器单元连接的选定字线并且对所述选定字线进行放电之后，响应于所述操作码，在所述独立电流感测模式中在第一持续时间期间将补偿电压施加到经放电的所述选定字线，并且在所述混合电流感测模式中在大于所述第一持续时间的第二持续时间期间将所述补偿电压施加到所述经放电的所述选定字线。
19.根据权利要求18所述的存储器装置，其中，所述感测模式选择器包括：
计数器，所述计数器被配置为响应于所述通过信号或所述失败信号而对编程循环的累计数量进行计数，并且输出所述累计数量；
模式选择器，所述模式选择器被配置为将所述累计数量和参考数量进行相互比较，并且根据比较结果输出对应于所述独立电流感测模式或所述混合电流感测模式的所述感测模式信号；以及
代码生成器，所述代码生成器被配置为响应于所述感测模式信号而将所述操作码输出到所述电压发生器，以使所述电压发生器在所述第一持续时间或所述第二持续时间期间将所述补偿电压施加到所述选定字线。
20.根据权利要求19所述的存储器装置，其中，当所述感测模式信号是对应于所述独立电流感测模式的信号时，所述代码生成器输出所述操作码以使所述电压发生器在所述第一持续时间期间施加所述补偿电压，并且当所述感测模式信号是对应于所述混合电流感测模式的信号时，所述代码生成器输出所述操作码以使所述电压发生器在所述第二持续时间期间施加所述补偿电压。
CN202110223845.7A 2020-08-06 2021-03-01 存储器装置 Pending CN114067885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0098794 2020-08-06
KR1020200098794A KR20220018354A (ko) 2020-08-06 2020-08-06 메모리 장치

Publications (1)

Publication Number Publication Date
CN114067885A true CN114067885A (zh) 2022-02-18

Family

ID=80113893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110223845.7A Pending CN114067885A (zh) 2020-08-06 2021-03-01 存储器装置

Country Status (3)

Country Link
US (1) US11302408B2 (zh)
KR (1) KR20220018354A (zh)
CN (1) CN114067885A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938659B1 (ko) 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR20180046067A (ko) 2016-10-27 2018-05-08 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
KR20190007931A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
US20220044745A1 (en) 2022-02-10
US11302408B2 (en) 2022-04-12
KR20220018354A (ko) 2022-02-15

Similar Documents

Publication Publication Date Title
CN109935267B (zh) 半导体存储器装置及其操作方法
KR102419173B1 (ko) 저전압 감지 회로 및 이를 포함하는 메모리 장치
CN109308931B (zh) 存储装置及其操作方法
US20220076754A1 (en) Memory device and method of operating the same
CN110600069B (zh) 具有存储装置和存储器控制器的存储器系统及其操作方法
CN110415740B (zh) 控制器及其操作方法
CN113257314B (zh) 半导体存储器装置
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
CN114694724A (zh) 存储器设备以及存储器设备的操作方法
US20220336040A1 (en) Memory device, memory system including the memory device, and test operation of the memory device
JP2023045879A (ja) メモリデバイス及びメモリシステム
US11152070B2 (en) Memory device including page buffer and method of operating the memory device
CN112825252B (zh) 存储器装置及其操作方法
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11276475B2 (en) Memory device and method of operating the memory device
US11302408B2 (en) Memory device
CN114974360A (zh) 存储器装置
CN114078532A (zh) 半导体存储器装置及其操作方法
US11520489B2 (en) Memory device and method of operating the same
US11615847B2 (en) Memory device and operating method of the memory device
US20240177748A1 (en) Semiconductor device and method of operating the same capable of preventing malfunction during read operation
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US20240176503A1 (en) Memory device for performing program operation according to incremental step pulse programming method, storage device including the same, and operating method of the memory device
CN117953926A (zh) 存储器设备和存储器设备的操作方法
KR20220156397A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination