CN114062907B - 芯片老化测试的监测方法、电子设备和存储介质 - Google Patents

Abstract

本发明提供了一种芯片老化测试的监测方法、电子设备和存储介质，涉及芯片测试技术领域，该方法应用于与芯片封装测试设备连接的测试机，该方法包括：基于电阻测试层的电阻值，确定待测芯片的温度；基于电阻测试层的形变位置和形变量，确定待测芯片的形变位置和形变量；其中，电阻测试层上的电阻为蛇形走线结构；蛇形走线结构与测试机连接，用于实现对芯片封装在老化测试过程中温度和形变的监测。通过上述方法对待测芯片进行老化测试过程中的温度和形变进行监测，解决了现有技术中多个样品测试结果偏差大、温度变化过程监测不及时的技术问题，实现了提高芯片高低温老化测试精度的效果。

Description

芯片老化测试的监测方法、电子设备和存储介质

技术领域

本发明涉及芯片测试技术领域，尤其是涉及一种芯片老化测试的监测方法、电子设备和存储介质。

背景技术

为了评估芯片产品的性能，以保障芯片的使用符合设计和实际使用的需求，通常要对芯片进行高低温老化测试。目前，一般将封装好的多个批次的芯片样品同时放置在高低温测试箱中进行测试（测试温度的范围通常为-40℃至125℃），样品数量往往在80个以上，有时候可以达到400个或者更多。

由于高低温测试箱的风道设计，外加芯片测试板有一定的气流阻碍，导致经常出现多个样品的测试效果存在较大偏差的情况。由于测试时整个箱体要做密封处理，因此在高低温测试箱内较极端的温度下，只有少数耐高温的特氟龙特制线缆从特定的位置才可以被连接出来，因为无法直接观测，导致无法实时监测每个样品的温度和形变。也就是说，利用现有的芯片封装测试方案进行高低温老化测试，存在多个样品间的测试结果偏差大、温度变化过程监测不及时的问题。

发明内容

本发明的目的在于提供一种芯片封装测试板和芯片高低温老化测试的监测方法，以缓解现有技术中存在的多个样品间测试结果偏差大、温度变化过程监测不及时的技术问题。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提供了一种芯片老化测试的监测方法，应用于与芯片封装测试设备连接的测试机，上述芯片封装测试设备包括：待测芯片和封装电子板，上述封装电子板包括电阻测试层；上述待测芯片与上述封装电子板通过焊接达到刚性连接；上述方法包括：

基于上述电阻测试层的电阻值，确定上述待测芯片的温度；

基于上述电阻测试层的形变位置和形变量，确定上述待测芯片的形变位置和形变量；

其中，上述电阻测试层上的电阻为蛇形走线结构；上述蛇形走线结构与测试机连接，用于实现对芯片封装在老化测试过程中温度和形变的监测。

在一些可能的实施方式中，上述待测芯片的尺寸与上述电阻测试层的尺寸相同，且上述待测芯片设置于上述电阻测试层的正上方，以便于上述待测芯片的形变与上述电阻测试层的形变保持一致。

在一些可能的实施方式中，上述蛇形走线结构的电阻根据上述待测芯片的尺寸分布在上述电阻测试层上；上述蛇形走线结构 的电阻包括若干个横向分布线和若干个纵向分布线，上述若干个横向分布线之间平行设置，上述若干个纵向分布线之间平行设置。

在一些可能的实施方式中，上述蛇形走线结构的电阻值与测试温度相关；基于上述电阻测试层的电阻值，确定上述待测芯片的温度，包括：基于预先存储的温度与蛇形走线结构的电阻值的对应关系，确定上述待测芯片当前的测试温度。

在一些可能的实施方式中，上述芯片封装测试设备通过开关切换单元与上述测试机连接；上述开关切换单元的第一端用于连接上述测试机，上述开关切换单元的第二端用于连接上述待测芯片或上述电阻测试层。

在一些可能的实施方式中，当上述开关切换单元的第二端处于第一位置时，上述测试机通过上述开关切换单元与上述待测芯片连接，用于测量上述待测芯片的电阻值；当上述开关切换单元的第二端处于第二位置时，上述测试机通过上述开关切换单元与上述电阻测试层连接，用于确定上述电阻测试层的温度或形变。

在一些可能的实施方式中，上述测试机包括计算机设备和电阻测试仪，上述计算机设备与上述电阻测试仪连接；上述电阻测试仪用于测量上述待测芯片和上述电阻测试层的电阻值；上述计算机设备用于接收上述电阻测试层的电阻值，并根据预先存储的温度与蛇形走线结构的电阻值的对应关系，确定当前的测试温度。

在一些可能的实施方式中，上述测试机还包括时域反射计，上述时域反射计与上述计算机设备连接；基于上述电阻测试层的形变位置和形变量，确定上述待测芯片的形变位置和形变量，包括：上述时域反射计多次向上述电阻测试层发射第一脉冲，并接收上述电阻测试层返回的第二脉冲；计算发送上述第一脉冲和接收上述第二脉冲的时间间隔；上述计算机设备根据多个上述时间间隔，确定上述电阻测试层的形变位置，上述电阻测试层的形变位置对应上述待测芯片的形变位置；计算第一脉冲和第二脉冲的脉冲高度比；计算机设备根据脉冲高度比，确定电阻测试层的形变量，上述电阻测试层的形变量对应上述待测芯片的形变量。

第二方面，本发明实施例提供了一种电子设备，包括存储器、处理器，所述存储器中存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述第一方面任一项所述的方法的步骤。

第三方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行上述第一方面任一项所述的方法。

本发明提供了一种芯片老化测试的监测方法、电子设备和存储介质，涉及芯片测试技术领域，该方法应用于与芯片封装测试设备连接的测试机，该方法包括：基于电阻测试层的电阻值，确定待测芯片的温度；基于电阻测试层的形变位置和形变量，确定待测芯片的形变位置和形变量；其中，电阻测试层上的电阻为蛇形走线结构；蛇形走线结构与测试机连接，用于实现对芯片封装在老化测试过程中温度和形变的监测，通过上述方法对待测芯片进行老化测试过程中的温度和形变进行监测，解决了现有技术中存在的多个样品间测试结果偏差大、温度变化过程监测不及时的技术问题，实现了提高芯片高低温老化测试精度的效果。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种芯片老化测试的监测方法的流程示意图；

图2为本发明实施例提供的一种蛇形走线结构的电阻布局示意图；

图3为本发明实施例提供的一种芯片封装用于老化测试时的连接示意图；

图4为本发明实施例提供的另一种芯片封装用于老化测试时的连接示意图；

图5为本发明实施例提供的一种电子设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

为了评估芯片产品的性能，以保障芯片的使用符合设计和实际使用的需求，通常要对芯片进行高低温老化测试。目前，一般将封装好的多个批次的芯片样品同时放置在高低温测试箱中进行测试（测试温度的范围通常为-40℃至125℃），样品数量往往在80个以上，有时候可以达到400个或者更多。目前芯片设计对测试的要求不仅仅是获取芯片使用寿命这样一个单一的结果，更多的是要求全过程监测老化测试中每个样品上的温度情况，以及同时监测各芯片封装焊接底板的形变过程。

由于高低温测试箱的风道设计，外加芯片测试板有一定的气流阻碍，导致经常出现多个样品的测试效果存在较大偏差的情况。由于测试时整个箱体要做密封处理，因此在高低温测试箱内较极端的温度下，只有少数的特氟龙特制线缆才可以被连接出来，导致无法实时监测每个样品的温度和形变。也就是说，利用现有的芯片封装结构进行高低温老化测试，存在多个样品间的测试结果偏差大、温度变化过程监测不及时的问题。

基于此，本发明实施例提供了一种芯片老化测试的监测方法、电子设备和存储介质，以解决现有技术中存在的多个样品间测试结果偏差大、温度变化过程监测不及时的技术问题。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种芯片老化测试的监测方法进行详细介绍，该方法应用于与芯片封装测试设备连接的测试机，芯片封装测试设备一般包括待测芯片和封装电子板，封装电子板包括电阻测试层；待测芯片与封装电子板通过焊接达到刚性连接。参见图1所示的一种芯片老化测试的监测方法的流程示意图，该方法包括以下步骤S120至S140：

S120：基于电阻测试层的电阻值，确定待测芯片的温度；

S140：基于电阻测试层的形变位置和形变量，确定待测芯片的形变位置和形变量。

其中，电阻测试层上的电阻为蛇形走线结构；蛇形走线结构与测试机连接，用于实现对芯片封装在老化测试过程中温度和形变的监测。

在一种实施例中，该待测芯片的待测区域与电阻测试层的尺寸相匹配，以便于使用该电阻测试层对该待测区域进行测试，以确定该待测区域的形变情况，该形变情况一般包括形变位置和形变量。例如，该待测芯片的尺寸与电阻测试层的尺寸相同，且待测芯片设置于电阻测试层的正上方，也就是说，该待测芯片整体作为待测区域。

在本发明实施例中，由于待测芯片与封装电子板刚性连接，因此该封装电子板中电阻测试层的形变与待测芯片的形变一致，可以通过封装电子板中电阻测试层的形变位置和形变量，确定待测芯片的形变位置和形变量。

在一种实施例中，蛇形走线结构的电阻根据待测芯片的尺寸可以均匀分布在电阻测试层上。该蛇形走线结构为一根电阻线，该蛇形走线主要包括相互平行的多个第一区间线，每两个第一区间线之间通过第二区间线连接，其中，第一区间线为直线，当待测芯片形变引起封装电子板形变后，相应位置的第一区间线会发生形变，该形变会引起脉冲的变化，基于该变化，可以确定具体的发生形变的第一区间线的位置以及形变量。

在一些实施例中，第二区间线可以为多种形态，例如可以为弧形或者直线。

作为一个示例，蛇形走线结构的电阻在电阻测试层上的分布参见图2所示，蛇形走线结构的电阻包括若干个横向分布线（第一区间线的一个示例）和若干个纵向分布线（第二区间线的一个示例），若干个横向分布线之间平行设置，若干个纵向分布线之间平行设置。其中，上述蛇形走线结构使得第一区间线和第二区间线之间的连接处为非平滑过渡，而是弯折实现，例如，该第一区间线和第二区间线之间的夹角可以为九十度，此时，在测试过程中，测试脉冲在该第一区间线和第二区间线之间会形成剧变，基于该剧变可以定位第二区间线，并将该第二区间线对应的测试数据删除，以便实现对测试数据的清洗。

该两个相邻的横向分布线之间有稳定的高速阻抗，如果封装电子板发生形变，会导致两根横向分布线之间的距离发生变化，进而导致高速阻抗的变化，基于此，可以确定形变的位置以及确定形变量。

其中，蛇形走线结构的电阻可以是一段极细的电阻线，该电阻线一般会形成2欧姆左右的电阻，该电阻会在温度高低变化中，形成稳定的电阻变化。

在本发明实施例中，蛇形走线结构的电阻的材料可以为铜或钨，或其它电阻值变化与温度变化相关性较强的材料。作为一个具体的示例，蛇形走线结构的电阻宽度最小为4mil（密尔），一般不超过待测芯片面积的1%。

此外，为了便于芯片封装测试设备与测试机连接从而进行高低温老化测试，在一种实施例中，上述芯片封装测试设备可以通过开关切换单元与测试机连接，开关切换单元的第一端用于连接测试机，开关切换单元的第二端用于连接待测芯片或电阻测试层。

当开关切换单元的第二端处于第一位置时（图3的A位置），测试机通过开关切换单元与待测芯片连接，用于测量待测芯片的电阻值；

当开关切换单元的第二端处于第二位置时（图3的B位置），测试机通过开关切换单元与电阻测试层连接，用于确定电阻测试层的温度或形变。

在一种实施例中，上述测试机包括计算机设备和电阻测试仪，计算机设备与电子测试仪连接。

电阻测试仪用于测量待测芯片和电阻测试层的电阻值；计算机设备用于接收电阻测试层的电阻值，并根据预先存储的温度与蛇形走线电阻值的对应关系，确定当前的测试温度。

其中，电阻测试仪可以是一种基于开尔文连接的高精度欧姆表，其连接关系见图4的A部分。

在一种实施例中，上述测试机还包括时域反射计，时域反射计与计算机设备连接。时域反射计与芯片封装测试板的连接关系见图4的B部分。

时域反射计用于多次向电阻测试层发射第一脉冲，并接收电阻测试层返回的第二脉冲，计算发送第一脉冲和接收第二脉冲的时间间隔，以及第一脉冲和第二脉冲的脉冲高度比；计算机设备可以根据多个时间间隔，确定待测芯片的形变位置；计算机设备还可以根据第一脉冲高度与第二脉冲高度的比值，确定电阻测试层的形变量。由于待测芯片与封装电子板刚性连接，因此电阻测试层的形变位置对应待测芯片的形变位置，电阻测试层的形变量对应待测芯片的形变量。

作为一个具体的示例，当芯片处于高低温老化测试环境下时，时域反射计通过开关切换单元与电阻测试层连接，并在固定时刻（t1、t2……tn）向其发射多个第一脉冲P1、P2……Pn，该第一脉冲（P1、P2……Pn）经过电阻测试层内部的蛇形走线结构电阻后，变为第二脉冲（P1’、P2’……Pn’）返回时域反射计，并分别记录第二脉冲返回的时间（t1’、t2’……tn’）。计算每对第一脉冲的发射时刻与第二脉冲的接收时刻之间的时间间隔（t1’-t1、t2’-t2……tn’-tn），以及分别计算每个第一脉冲的脉冲高度（H1、H2……Hn）与每个第二脉冲的脉冲高度（h1、h2……hn）之间的比值（H1/h1、H2/h2……Hn/hn）；

如果上述多个时间间隔之间没有差别，并且多个脉冲高度比之间也没有差别，则电阻测试层未产生形变，也就是待测芯片在测试中未产生形变。如果上述任意两个时间间隔之间存在差异，或者上述任意两个脉冲高度比之间存在差异，则可以确定电阻测试层产生形变，也就是待测芯片在测试中产生了形变，并且可以根据时间间隔的具体差别确定待测芯片的形变位置，根据脉冲高度比的具体差别确定其形变量。通过上述方法可以方便且准确地实现对待测芯片在高低温老化测试中的实时监控。

本发明提供了一种芯片老化测试的监测方法，该方法应用于与芯片封装测试设备连接的测试机，包括：基于电阻测试层的电阻值，确定待测芯片的温度；基于电阻测试层的形变位置和形变量，确定待测芯片的形变位置和形变量；其中，电阻测试层上的电阻为蛇形走线结构；蛇形走线结构与测试机连接，用于实现对芯片封装在老化测试过程中温度和形变的监测。通过上述方法对待测芯片进行老化测试过程中的温度和形变进行监测，解决了现有技术中多个样品测试结果偏差大、温度变化过程监测不及时的技术问题，实现了提高芯片高低温老化测试精度的效果。

本申请实施例还提供了一种电子设备，具体的，该电子设备包括处理器和存储装置；存储装置上存储有计算机程序，计算机程序在被所述处理器运行时执行如上所述实施方式的任一项所述的方法。

图5为本申请实施例提供的一种电子设备的结构示意图，该电子设备400包括：处理器40，存储器41，总线42和通信接口43，所述处理器40、通信接口43和存储器41通过总线42连接；处理器40用于执行存储器41中存储的可执行模块，例如计算机程序。

其中，存储器41可能包含高速随机存取存储器（RAM，Random Access Memory），也可能还包括非易失性的存储器（non-volatile memory），例如至少一个磁盘存储器。通过至少一个通信接口43（可以是有线或者无线）实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。

总线42可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。

其中，存储器41用于存储程序，所述处理器40在接收到执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的流过程定义的装置所执行的方法可以应用于处理器40中，或者由处理器40实现。

处理器40可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器40中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器40可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器41，处理器40读取存储器41中的信息，结合其硬件完成上述方法的步骤。

对应于上述方法，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行上述方法的步骤。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，电子设备，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的描述中，需要说明的是，术语 “上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种芯片老化测试的监测方法，其特征在于，应用于与芯片封装测试设备连接的测试机，所述芯片封装测试设备包括：待测芯片和封装电子板，所述待测芯片与所述测试机连接，所述封装电子板包括电阻测试层；所述待测芯片与所述封装电子板通过焊接达到刚性连接；所述方法包括：

基于所述电阻测试层的电阻值，确定所述待测芯片的温度；

基于所述电阻测试层的形变位置和形变量，确定所述待测芯片的形变位置和形变量；

其中，所述电阻测试层上的电阻为蛇形走线结构；所述蛇形走线结构与测试机连接，用于实现对芯片封装在老化测试过程中温度和形变的监测；

所述蛇形走线结构的电阻包括若干个横向分布线和若干个纵向分布线；若干个横向分布线之间平行设置，若干个纵向分布线之间平行设置；两个相邻的横向分布线之间有稳定的高速阻抗；

所述测试机包括计算机设备和电阻测试仪，所述计算机设备与所述电阻测试仪连接；

所述电阻测试仪用于测量所述待测芯片和所述电阻测试层的电阻值；

所述计算机设备用于接收所述电阻测试层的电阻值，并根据预先存储的温度与蛇形走线结构的电阻值的对应关系，确定当前的测试温度；

所述测试机还包括时域反射计，所述时域反射计与计算机设备连接；

基于所述电阻测试层的形变位置和形变量，确定所述待测芯片的形变位置和形变量，包括：

所述时域反射计多次向所述电阻测试层发射第一脉冲，并接收所述电阻测试层返回的第二脉冲；

计算发送所述第一脉冲和接收所述第二脉冲的时间间隔；

所述计算机设备根据多个所述时间间隔，确定所述电阻测试层的形变位置，所述电阻测试层的形变位置对应所述待测芯片的形变位置；

计算所述第一脉冲和所述第二脉冲的脉冲高度比；

所述计算机设备根据所述脉冲高度比，确定所述电阻测试层的形变量，所述电阻测试层的形变量对应所述待测芯片的形变量。

2.根据权利要求1所述的方法，其特征在于，所述待测芯片的尺寸与所述电阻测试层的尺寸相同，且所述待测芯片设置于所述电阻测试层的正上方，以便于所述待测芯片的形变与所述电阻测试层的形变保持一致。

3.根据权利要求2所述的方法，其特征在于，所述蛇形走线结构的电阻根据所述待测芯片的尺寸分布在所述电阻测试层上；

所述蛇形走线结构的电阻包括若干个横向分布线和若干个纵向分布线，所述若干个横向分布线之间平行设置，所述若干个纵向分布线之间平行设置。

4.根据权利要求1所述的方法，其特征在于，所述蛇形走线结构的电阻值与测试温度相关；

基于所述电阻测试层的电阻值，确定所述待测芯片的温度，包括：

基于预先存储的温度与蛇形走线结构的电阻值的对应关系，确定所述待测芯片当前的测试温度。

5.根据权利要求1所述的方法，其特征在于，所述芯片封装测试设备通过开关切换单元与所述测试机连接；所述开关切换单元的第一端用于连接所述测试机，所述开关切换单元的第二端用于连接所述待测芯片或所述电阻测试层。

6.根据权利要求5所述的方法，其特征在于，当所述开关切换单元的第二端处于第一位置时，所述测试机通过所述开关切换单元与所述待测芯片连接，用于测量所述待测芯片的电阻值；

当所述开关切换单元的第二端处于第二位置时，所述测试机通过所述开关切换单元与所述电阻测试层连接，用于确定所述电阻测试层的温度或形变。

7.一种电子设备，包括存储器、处理器，所述存储器中存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述权利要求1至6任一项所述的方法的步骤。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行所述权利要求1至6任一项所述的方法。

Images