CN114040023B - 一种高速总线报文出错处理方法、控制器及存储介质 - Google Patents

一种高速总线报文出错处理方法、控制器及存储介质 Download PDF

Info

Publication number
CN114040023B
CN114040023B CN202111204687.7A CN202111204687A CN114040023B CN 114040023 B CN114040023 B CN 114040023B CN 202111204687 A CN202111204687 A CN 202111204687A CN 114040023 B CN114040023 B CN 114040023B
Authority
CN
China
Prior art keywords
message
trigger
target message
source
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111204687.7A
Other languages
English (en)
Other versions
CN114040023A (zh
Inventor
王凯
符云越
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111204687.7A priority Critical patent/CN114040023B/zh
Publication of CN114040023A publication Critical patent/CN114040023A/zh
Application granted granted Critical
Publication of CN114040023B publication Critical patent/CN114040023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请涉及高速总线报文出错处理方法、控制器及存储介质。对第一触发源、第二触发源、第三触发源的触发请求进行监听;仲裁确定各个触发源的触发请求的优先权,对具有优先权的触发请求优先处理,将非优先权的触发请求缓存,并按缓存顺序处理;处理时,根据触发请求获取目标报文;读取并缓存目标报文、对缓存的目标报文进行编码缓存发送;对重发过程进行计时,判断目标报文重发过程的耗时是否大于设定的时间阈值,是则目标报文重发失败,统计目标报文的报文重发失败次数并判断目标报文的报文重发超时次数是否超过设定的次数阈值,是则进行下一个触发请求处理;否则判断目标报文是否重发成功,是则结束。本申请能够快速高效的处理高速总线报文出错。

Description

一种高速总线报文出错处理方法、控制器及存储介质
技术领域
本申请涉及报文处理领域,尤其涉及一种高速总线报文出错处理方法、控制器及存储介质。
背景技术
高速总线的数据传输过程中,极易出现数据丢失或干扰异常导致数据传输错误的情况。因此总线达到较高的速度,需匹配相应的错误处理机制。
当前高速总线的数据传输过程中,所采用的错误处理机制多为软件实现:报文接收端检测错误或者丢失的报文的情况并上报给报文发送端,报文发送端根据报文接收端反馈的报文错误或者丢失情况来重发错误或丢失的报文。优点是迭代简单,操作容易,缺点是高度依赖CPU,需配置,在时效性较强的报文传输中,存在响应时间过长的问题;当响应不同种类的错误报文或中断时,这种问题会被放大,严重时,会出现锁死问题。而且,现有技术所能检测的报文异常重发的触发源相对单一,缺乏通用架构和高效的重试策略,重发报文过程中需要频繁访问报文缓存区。因此,在报文处理领域,存在应对多种类、多中断情况,触发报文错误重发后,可快速响应,避免锁死问题,高效处理报文异常重发的需求。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本申请提供一种高速总线报文出错处理方法、控制器及存储介质。
第一方面,本申请提供一种高速总线报文出错处理方法,包括:
对触发报文重新发送的第一触发源、第二触发源、第三触发源的触发请求进行监听;
通过仲裁确定各个触发源的触发请求的优先权,对具有优先权的触发请求优先处理,将非优先权的触发请求缓存,并按缓存顺序处理;
处理触发请求时,根据触发请求获取对应的目标报文;
读取并缓存目标报文、对缓存的目标报文进行编码缓存发送;
对目标报文的重发过程进行计时,判断目标报文重发过程的耗时是否大于设定的时间阈值,是则目标报文重发超时,并统计目标报文的重发超时次数,判断目标报文的报文重发超时次数是否超过设定的次数阈值,是则进行下一个触发请求处理;
否则判断目标报文是否重发成功,是则结束。
更进一步地,所述触发请求包括第一触发请求、第二触发请求和第三触发请求,其中,第一触发源生成第一触发请求,第二触发源生成第二触发请求,第三触发源生成第三触发请求。
更进一步地,所述第一触发请求的内容包括:出现超时或字节错误的报文的报文ID、源地址以及报文异常原因;所述第二触发请求的内容包括:报文传输通道锁死或堵塞状态及受报文传输通道锁死或堵塞影响的报文的报文ID、源地址;所述第三触发请求的内容包括:报文主端异常或错误中断及受报文主端异常或错误中断影响的报文的报文ID、源地址。
更进一步地,轮询地为第一触发源、第二触发源和第三触发源配置优先权,当第一触发源、第二触发源和第三触发源中至少两个同时生成触发请求时,通过轮询的优先权来确定同时产生的触发请求的优先权。
更进一步地,解析触发请求,利用触发请求中的报文ID和源地址确定对应的目标报文的存储地址,从目标报文的存储地址读取目标报文。
更进一步地,对缓存的目标报文进行编码缓存发送过程中,为目标报文配置相应的延时参数,根据延时参数控制编码后的目标报文的发送顺序。
第二方面,本申请提供一种实现高速总线报文出错处理的控制器,包括:
并行设置的第一监听模块、第二监听模块和第三监听模块,其中,所述第一监听模块用于监听第一触发源,所述第二监听模块用于监听第二触发源,所述第三监听模块用于监听第三触发源;
所述第一监听模块、第二监听模块和第三监听模块连接第一缓存和仲裁模块,所述第一缓存缓存按类别缓存非优先权的触发请求,所述仲裁模块对第一监听模块、第二监听模块和第三监听模块的触发请求进行优先权仲裁;
解析模块,所述解析模块解析触发请求;
地址获取模块,所述地址获取模块根据触发请求获取目标报文的存储地址;
报文重读模块,所述报文重读模块根据目标报文的存储地址读取目标报文并缓存于第二缓存;
编码模块,所述编码模块对第二缓存的目标报文编码并缓存于第三缓存;
时序管理模块,所述时序管理模块为目标报文配置控制目标报文发送顺序的延时参数;
计时器,所述计时器功能包括对目标报文重发过程进行计时;
计数器,所述计数器功能包括对目标报文的重发超时次数进行计数。
更进一步地,实现高速总线报文出错处理的控制器包括:重试触发模块,所述重试触发模块检测第一缓存中是否存在触发请求,是则对触发请求所对应的目标报文重发。
更进一步地,所述地址获取模块包括:
锁定编号单元,所述锁定编号单元获取目标报文的源地址和报文ID;
地址转换单元,所述地址转换单元将源地址和报文ID转换得到目标报文的存储地址;
地址寄存器,所述地址寄存器存储目标报文的存储地址。
第三方面,本申请提供一种实现高速总线报文出错处理方法的存储介质,所述实现高速总线报文出错处理方法的存储介质存储至少一条指令,读取并执行所述指令实现所述的高速总线报文出错处理方法。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点:
本申请所提供的实现高速总线报文出错处理方法兼顾触发报文出错的第一触发源、第二触发源和第三触发源,通过轮询设置优先权的方式对第一触发源、第二触发源和第三触发源的触发请求进行处理。在根据触发请求重发对应的目标报文过程中,对目标报文的重发过程进行计时,判断目标报文重发过程的耗时是否大于设定的时间阈值,是则目标报文重发超时,并统计目标报文的重发超时次数,判断目标报文的报文重发超时次数是否超过设定的次数阈值,是则进行下一个触发请求处理,否则重发目标报文,多次尝试以保证目标报文重发成功。采用读取并缓存目标报文、对缓存的目标报文进行编码缓存发送的方式重发目标报文,多级缓存减少数据传输压力。
本申请所提供的实现高速总线报文出错处理的控制器应用在高速总线报文出错处理中,解放了CPU,避免CPU繁忙导致锁死问题,在无需CPU参与的情况下完成出错报文的重发,无需访问内存,速率快;且通过第一监听模块、第二监听模块和第三监听模块对各种导致报文异常的情况进行监听,可应对多种类报文出错情况,可以被广泛应用于高速数据传输系统,具备通用性和可移植性;在实现高速总线报文出错处理的控制器中采用多级缓存机制减少数据传输压力。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的高速总线报文出错处理方法的流程图;
图2为本申请实施例提供的根据待处理的触发请求获取并重发目标报文的流程图;
图3为本申请实施例提供的实现高速总线报文出错处理的控制器的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
实施例1
参阅图1所示,本申请实施例提供一种高速总线报文出错处理方法,包括:
S100,对触发报文重新发送的第一触发源、第二触发源、第三触发源的触发请求进行监听;具体实施过程中,所述第一触发源生成第一触发请求,第二触发源生成第二触发请求,第三触发源生成第三触发请求。所述第一触发请求的内容包括:出现超时或字节错误的报文的报文ID、源地址以及报文异常原因;所述第二触发请求的内容包括:报文传输通道锁死或堵塞状态及受报文传输通道锁死或堵塞影响的报文的报文ID、源地址;所述第三触发请求的内容包括:报文主端异常或错误中断及受报文主端异常或错误中断影响的报文的报文ID、源地址。
S200,通过仲裁确定各个触发源的触发请求的优先权,判断触发请求是否具有优先权,是则对具有优先权的触发请求优先处理,否则将非优先权的触发请求缓存,并按缓存顺序处理。
具体实施过程中,轮询地为第一触发源、第二触发源和第三触发源配置优先权,当第一触发源、第二触发源和第三触发源中至少两个同时生成触发请求时,通过轮询的优先权来确定同时产生的触发请求的优先权。
S300,根据待处理的触发请求获取并重发目标报文,具体实施过程中,参阅图2所示,过程包括:
S301,处理触发请求时,根据触发请求获取对应的目标报文;具体的,通过解析模块对触发请求进行解析,进而利用触发请求中的报文ID和源地址确定对应的目标报文的存储地址。
S302,读取并缓存目标报文、对缓存的目标报文进行编码缓存发送。具体的,从目标报文的存储地址读取目标报文并缓存至第二缓存中,通过报文编码模块对第二缓存中缓存的目标报文进行编码并缓存于第三缓存中。对缓存的目标报文进行编码缓存发送过程中,为目标报文配置相应的延时参数,根据延时参数控制编码后的目标报文的发送顺序。
S400,对目标报文的重发过程进行计时。
S500,判断目标报文重发过程的耗时是否大于设定的时间阈值,是则执行S600,否则执行S800。
S600,认为目标报文重发超时,并统计目标报文的重发超时次数;
S700,判断目标报文的报文重发超时次数是否超过设定的次数阈值,是则跳回S200,进行下一个触发请求处理,否则跳回S300继续当前触发请求所对应目标报文的重发;
S800,判断目标报文是否重发成功,是则结束,否则跳回S100。
实施例2
本申请实施例提供一种实现高速总线报文出错处理的控制器,应用于报文发送异常中报文重新发送。所述实现高速总线报文出错处理的控制器可以为FPGA。具体实施过程中,参阅图3所示,实现高速总线报文出错处理的控制器包括:
并行设置的第一监听模块、第二监听模块和第三监听模块。
所述第一监听模块用于监听第一触发源,所述第一触发源生成第一触发请求,所述第一触发请求的内容包括:出现超时或字节错误的报文的报文ID、源地址以及报文异常原因。实现高速总线报文出错处理的控制器通过第一监听模块对发送过程中报文超时或者字节错误的情况进行监听。
所述第二监听模块用于监听第二触发源,所述第二触发源生成第二触发请求,所述第二触发请求的内容包括:报文传输通道锁死或堵塞状态及受报文传输通道锁死或堵塞影响的报文的报文ID、源地址。实现高速总线报文出错处理的控制器通过第二监听模块对发送过程中受报文传输通道锁死或堵塞影响的报文进行监听。
所述第三监听模块用于监听第三触发源。所述第三触发源生成第三触发请求所述第三触发请求的内容包括:报文主端异常或错误中断及受报文主端异常或错误中断影响的报文的报文ID、源地址。实现高速总线报文出错处理的控制器通过第三监听模块对发送过程中报文主端异常或错误中断及受报文主端异常或错误中断影响的报文进行监听。
所述第一监听模块、第二监听模块和第三监听模块连接第一缓存和仲裁模块。具体的,所述第一缓存缓存按类别缓存非优先权的触发请求,所述仲裁模块对第一监听模块、第二监听模块和第三监听模块的触发请求进行优先权仲裁。所述仲裁模块轮询地为第一触发源、第二触发源和第三触发源配置优先权,当第一触发源、第二触发源和第三触发源中至少两个同时生成触发请求时,通过轮询的优先权来确定同时产生的触发请求的优先权。
重试触发模块,所述重试触发模块检测第一缓存中是否存在触发请求,是则触发目标报文重发。
解析模块,所述解析模块解析触发请求。
地址获取模块,所述地址获取模块根据触发请求获取目标报文的存储地址;具体的,所述地址获取模块包括:锁定编号单元,所述锁定编号单元获取目标报文的源地址和报文ID;地址转换单元,所述地址转换单元将源地址和报文ID转换得到目标报文的存储地址;地址寄存器,所述地址寄存器存储目标报文的存储地址。
报文重读模块,所述报文重读模块根据目标报文的存储地址读取目标报文并缓存于第二缓存。
编码模块,所述编码模块对第二缓存的目标报文编码并缓存于第三缓存。
时序管理模块,所述时序管理模块在编码模块对目标报文进行编码时为目标报文配置控制目标报文发送顺序的延时参数,根据延时参数确定的报文发送顺序来通过报文通道接口将目标报文发送到报文传输通道。
计时器,所述计时器功能包括对目标报文重发过程进行计时;
计数器,所述计数器功能包括对目标报文的重发超时次数进行计数。
实施例3
本申请实施例提供一种实现高速总线报文出错处理方法的存储介质。所述实现高速总线报文出错处理方法的存储介质存储至少一条指令,读取并执行所述指令实现所述的高速总线报文出错处理方法。
本申请所提供的实现高速总线报文出错处理方法兼顾触发报文出错的第一触发源、第二触发源和第三触发源,通过轮询设置优先权的方式对第一触发源、第二触发源和第三触发源的触发请求进行处理。在根据触发请求重发对应的目标报文过程中,对目标报文的重发过程进行计时,判断目标报文重发过程的耗时是否大于设定的时间阈值,是则目标报文重发超时,并统计目标报文的重发超时次数,判断目标报文的报文重发超时次数是否超过设定的次数阈值,是则进行下一个触发请求处理,否则重发目标报文,多次尝试以保证目标报文重发成功。采用读取并缓存目标报文、对缓存的目标报文进行编码缓存发送的方式重发目标报文,多级缓存减少数据传输压力。
本申请所提供的实现高速总线报文出错处理的控制器应用在高速总线报文出错处理中,解放了CPU,避免CPU繁忙导致锁死问题,在无需CPU参与的情况下完成出错报文的重发,无需访问内存,速率快;且通过第一监听模块、第二监听模块和第三监听模块对各种导致报文异常的情况进行监听,可应对多种类报文出错情况,可以被广泛应用于高速数据传输系统,具备通用性和可移植性;在实现高速总线报文出错处理的控制器中采用多级缓存机制减少数据传输压力。
在本发明所提供的实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种高速总线报文出错处理方法,其特征在于,包括:
对触发报文重新发送的第一触发源、第二触发源、第三触发源的触发请求进行监听,第一触发源生成第一触发请求,所述第一触发请求的内容包括:出现超时或字节错误的报文的报文ID、源地址以及报文异常原因;第二触发源生成第二触发请求,所述第二触发请求的内容包括:报文传输通道锁死或堵塞状态及受报文传输通道锁死或堵塞影响的报文的报文ID、源地址;第三触发源生成第三触发请求,所述第三触发请求的内容包括:报文主端异常或错误中断及受报文主端异常或错误中断影响的报文的报文ID、源地址;
通过仲裁确定各个触发源的触发请求的优先权,对具有优先权的触发请求优先处理,将非优先权的触发请求缓存,并按缓存顺序处理;
处理触发请求时,根据触发请求获取对应的目标报文;
读取并缓存目标报文、对缓存的目标报文进行编码缓存发送;
对目标报文的重发过程进行计时,判断目标报文重发过程的耗时是否大于设定的时间阈值,是则目标报文重发超时,并统计目标报文的重发超时次数,判断目标报文的报文重发超时次数是否超过设定的次数阈值,是则进行下一个触发请求处理;
否则判断目标报文是否重发成功,是则结束。
2.根据权利要求1所述高速总线报文出错处理方法,其特征在于,轮询地为第一触发源、第二触发源和第三触发源配置优先权,当第一触发源、第二触发源和第三触发源中至少两个同时生成触发请求时,通过轮询的优先权来确定同时产生的触发请求的优先权。
3.根据权利要求1所述高速总线报文出错处理方法,其特征在于,解析触发请求,利用触发请求中的报文ID和源地址确定对应的目标报文的存储地址,从目标报文的存储地址读取目标报文。
4.根据权利要求1所述高速总线报文出错处理方法,其特征在于,对缓存的目标报文进行编码缓存发送过程中,为目标报文配置相应的延时参数,根据延时参数控制编码后的目标报文的发送顺序。
5.一种实现高速总线报文出错处理的控制器,其特征在于,包括:并行设置的第一监听模块、第二监听模块和第三监听模块,其中,所述第一监听模块用于监听第一触发源,所述第二监听模块用于监听第二触发源,所述第三监听模块用于监听第三触发源;其中,所述第一触发源生成第一触发请求,所述第一触发请求的内容包括:出现超时或字节错误的报文的报文ID、源地址以及报文异常原因;第二触发源生成第二触发请求,所述第二触发请求的内容包括:报文传输通道锁死或堵塞状态及受报文传输通道锁死或堵塞影响的报文的报文ID、源地址;第三触发源生成第三触发请求,所述第三触发请求的内容包括:报文主端异常或错误中断及受报文主端异常或错误中断影响的报文的报文ID、源地址;
所述第一监听模块、第二监听模块和第三监听模块连接第一缓存和仲裁模块,所述第一缓存缓存按类别缓存非优先权的触发请求,所述仲裁模块对第一监听模块、第二监听模块和第三监听模块的触发请求进行优先权仲裁;
解析模块,所述解析模块解析触发请求,对具有优先权的触发请求优先处理,将非优先权的触发请求缓存,并按缓存顺序处理;
地址获取模块,所述地址获取模块根据触发请求获取目标报文的存储地址;
报文重读模块,所述报文重读模块根据目标报文的存储地址读取目标报文并缓存于第二缓存;
编码模块,所述编码模块对第二缓存的目标报文编码并缓存于第三缓存;
时序管理模块,所述时序管理模块为目标报文配置控制目标报文发送顺序的延时参数;
计时器,所述计时器功能包括对目标报文重发过程进行计时;
计数器,所述计数器功能包括对目标报文的重发超时次数进行计数。
6.根据权利要求5所述的实现高速总线报文出错处理的控制器,其特征在于,包括:重试触发模块,所述重试触发模块检测第一缓存中是否存在触发请求,是则触发目标报文重发。
7.根据权利要求5所述的实现高速总线报文出错处理的控制器,其特征在于,所述地址获取模块包括:
锁定编号单元,所述锁定编号单元获取目标报文的源地址和报文ID;
地址转换单元,所述地址转换单元将源地址和报文ID转换得到目标报文的存储地址;
地址寄存器,所述地址寄存器存储目标报文的存储地址。
8.一种实现高速总线报文出错处理方法的存储介质,其特征在于,所述实现高速总线报文出错处理方法的存储介质存储至少一条指令,处理器读取并执行所述指令实现如权利要求1-4任一所述的高速总线报文出错处理方法。
CN202111204687.7A 2021-10-15 2021-10-15 一种高速总线报文出错处理方法、控制器及存储介质 Active CN114040023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111204687.7A CN114040023B (zh) 2021-10-15 2021-10-15 一种高速总线报文出错处理方法、控制器及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111204687.7A CN114040023B (zh) 2021-10-15 2021-10-15 一种高速总线报文出错处理方法、控制器及存储介质

Publications (2)

Publication Number Publication Date
CN114040023A CN114040023A (zh) 2022-02-11
CN114040023B true CN114040023B (zh) 2023-09-08

Family

ID=80135063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111204687.7A Active CN114040023B (zh) 2021-10-15 2021-10-15 一种高速总线报文出错处理方法、控制器及存储介质

Country Status (1)

Country Link
CN (1) CN114040023B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908953A (zh) * 2009-06-02 2010-12-08 中兴通讯股份有限公司 一种对重传数据进行调度的方法及装置
FR2948838A1 (fr) * 2009-07-31 2011-02-04 Thales Sa Procede de transmission de donnees multimedia dans des reseaux de communication adhoc
CN105450969A (zh) * 2014-06-16 2016-03-30 联想(北京)有限公司 一种实时视频数据传输方法及电子设备
CN108781139A (zh) * 2016-02-26 2018-11-09 网络洞察力知识产权公司 分组网络中的数据重传
CN109245867A (zh) * 2018-08-14 2019-01-18 深圳壹账通智能科技有限公司 一种消息发送方法、计算机可读存储介质及终端设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908953A (zh) * 2009-06-02 2010-12-08 中兴通讯股份有限公司 一种对重传数据进行调度的方法及装置
FR2948838A1 (fr) * 2009-07-31 2011-02-04 Thales Sa Procede de transmission de donnees multimedia dans des reseaux de communication adhoc
CN105450969A (zh) * 2014-06-16 2016-03-30 联想(北京)有限公司 一种实时视频数据传输方法及电子设备
CN108781139A (zh) * 2016-02-26 2018-11-09 网络洞察力知识产权公司 分组网络中的数据重传
CN109245867A (zh) * 2018-08-14 2019-01-18 深圳壹账通智能科技有限公司 一种消息发送方法、计算机可读存储介质及终端设备

Also Published As

Publication number Publication date
CN114040023A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
JP2944055B2 (ja) インテリジェント通信網インタフェース回路
CA1288525C (en) Multi-cpu interlock
EP3722938B1 (en) Nof based reading control method, device and system
EP2157723B1 (en) Data retransmission method and system
JP6129976B2 (ja) 高効率アトミック演算を使用した方法および装置
CN101442439B (zh) 一种上报中断的方法和pci总线系统
KR19980079669A (ko) 멀티프로세서 시스템에서 인터럽트를 융통성있게 제어하기 위한 장치
CN114040023B (zh) 一种高速总线报文出错处理方法、控制器及存储介质
US8327212B2 (en) Error identifying method, data processing device, and semiconductor device
EP1895429A1 (en) Transmission control device and transmission control method
US20080310297A1 (en) Error control apparatus
KR102474800B1 (ko) 게이트웨이 및 게이트웨이 제어방법
US7257662B2 (en) Status reporting apparatus and status reporting method
JPH09204311A (ja) 情報処理システム
KR100444092B1 (ko) 데이터 처리 시스템 내의 채널들의 복구를 위한 체크포인팅 방법, 장치 및 기록 매체
CN117149278B (zh) 一种命令处理系统、控制方法及主机设备
JP3379377B2 (ja) データ処理システム
JP2003122706A (ja) データ処理システム
JP2581013B2 (ja) バス障害処理回路
JP4523303B2 (ja) 情報処理ボード
JP4941212B2 (ja) 電子デバイス、データ処理装置、及びバス制御方法
Rufino et al. Control of inaccessibility in CANELy
CN115918036A (zh) 总线系统上的数据传输
CN114928573A (zh) 一种数据的传输方法及系统
CN118264715A (zh) 芯片系统、电子设备、处理访问请求的方法和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant