CN118264715A - 芯片系统、电子设备、处理访问请求的方法和存储介质 - Google Patents
芯片系统、电子设备、处理访问请求的方法和存储介质 Download PDFInfo
- Publication number
- CN118264715A CN118264715A CN202211699326.9A CN202211699326A CN118264715A CN 118264715 A CN118264715 A CN 118264715A CN 202211699326 A CN202211699326 A CN 202211699326A CN 118264715 A CN118264715 A CN 118264715A
- Authority
- CN
- China
- Prior art keywords
- module
- access request
- chip
- downstream module
- resource pool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 30
- 230000001427 coherent effect Effects 0.000 claims abstract description 14
- 239000000725 suspension Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
提供一种芯片系统、电子设备、处理访问请求的方法和存储介质。所述芯片系统包括:上游模块;下游模块;非一致性的片上网络,连接在所述上游模块和所述下游模块之间;资源池模块,设置于所述片上网络,用于执行以下操作:缓存所述上游模块发送的一个或多个访问请求;通过所述片上网络将所述一个或多个访问请求传输至所述下游模块;如果所述一个或多个访问请求中的第一访问请求被所述下游模块丢弃,则重新向所述下游模块传输所述第一访问请求。
Description
技术领域
本申请涉及芯片领域,更为具体地,涉及一种芯片系统、电子设备、处理访问请求的方法和存储介质。
背景技术
非一致性片上网络(network on chip,NoC)采用基于优先级调度和反压的流控方案。这种流控方案有时会降低芯片系统的性能。
发明内容
本申请实施例提供一种芯片系统、电子设备、处理访问请求的方法和存储介质。下面对本申请涉及的各个方面进行介绍。
第一方面,提供一种芯片系统,包括:上游模块;下游模块;非一致性的片上网络,连接在所述上游模块和所述下游模块之间;资源池模块,设置于所述片上网络,用于执行以下操作:缓存所述上游模块发送的一个或多个访问请求;通过所述片上网络将所述一个或多个访问请求传输至所述下游模块;如果所述一个或多个访问请求中的第一访问请求被所述下游模块丢弃,则重新向所述下游模块传输所述第一访问请求。
结合第一方面,在一些实现方式中,所述资源池模块还用于:如果所述第一访问请求被所述下游模块丢弃,优先向所述下游模块传输优先级高于所述第一访问请求的其他访问请求。
结合第一方面,在一些实现方式中,所述资源池模块还用于:如果所述资源池模块中的访问请求的优先级均低于或等于所述第一访问请求的优先级,则暂停向所述下游模块传输访问请求。
结合第一方面,在一些实现方式中,暂停时间基于所述第一访问请求的优先级确定。
结合第一方面,在一些实现方式中,所述资源池模块包括所述片上网络的保序缓存。
结合第一方面,在一些实现方式中,所述资源池模块用于:接收所述下游模块发送的针对所述第一访问请求的重传策略;根据所述重传策略,重新向所述下游模块传输所述第一访问请求。
结合第一方面,在一些实现方式中,所述资源池模块包括第一资源池和第二资源池,所述第一资源池用于缓存读请求,所述第二资源池用于缓存写请求,且所述第一资源池能够缓存的读请求的数量大于所述第二资源池能够缓存的写请求的数量。
第二方面,提供一种电子设备,包括如第一方面或第一方面中的任一实现方式所述的芯片系统。
第三方面,提供一种处理访问请求的方法,所述方法应用于芯片系统,所述芯片系统包括:上游模块;下游模块;非一致性的片上网络,连接在所述上游模块和所述下游模块之间;所述方法包括:在所述片上网络缓存所述上游模块发送的一个或多个访问请求;通过所述片上网络将所述一个或多个访问请求传输至所述下游模块;如果所述一个或多个访问请求中的第一访问请求被所述下游模块丢弃,则重新向所述下游模块传输所述片上网络缓存的所述第一访问请求。
结合第三方面,在一些实现方式中,在所述重新向所述下游模块传输所述片上网络缓存的所述第一访问请求之前,所述方法还包括:如果所述第一访问请求被所述下游模块丢弃,优先向所述下游模块传输优先级高于所述第一访问请求的其他访问请求。
结合第三方面,在一些实现方式中,在所述重新向所述下游模块传输所述片上网络缓存的所述第一访问请求之前,所述方法还包括:如果所述资源池模块中的访问请求的优先级均低于或等于所述第一访问请求的优先级,则暂停向所述下游模块传输访问请求。
结合第三方面,在一些实现方式中,暂停时间基于所述第一访问请求的优先级确定。
结合第三方面,在一些实现方式中,所述重新向所述下游模块传输所述片上网络缓存的所述第一访问请求,包括:接收所述下游模块发送的针对所述第一访问请求的重传策略;根据所述重传策略,重新向所述下游模块传输所述第一访问请求。
第四方面,提供一种计算机可读存储介质,其上存储有代码,所述代码用于执行如第三方面或第三方面中的任意一种可能的实现方式所述的方法。
第五方面,提供一种计算机程序产品,包括代码,所述代码用于执行如第三方面或第三方面中的任意一种可能的实现方式所述的方法。
通过为非一致性NoC引入基于重传的流控方案,这种流控方案能够根据下游模块的情况选择性地丢弃一个或多个访问请求,相比于基于优先级调度和反压的流控方案,不容易发生高低优先级拥塞,从而能够提升芯片系统的整体性能。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案,下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是基于非一致性NoC的芯片系统的结构示意图。
图2是本申请实施例提供的芯片系统的结构示意图。
图3是本申请实施例提供的电子设备的结构示意图。
图4是本申请实施例提供的处理访问请求的方法的流程示意图。
图5是图4所示的方法的一个示例性流程图。
具体实施方式
在当前较大规模的芯片系统(如片上系统(system on chip,SoC))中,需要较复杂的片上网络(network on chip,NoC)方案匹配芯片系统的性能需求。
NoC方案中的针对某些数据流进行流量控制的方案称为NoC的流控方案。NoC包括一致性NoC(即NoC总线为基于一致性协议的总线)和非一致性NoC(即NoC总线为基于非一致性协议的总线),不同类型的NoC采用的流控方案通常不同。
一致性NoC往往采用基于重传的流控方案。也就是说,在一致性NoC中,下游模块将某个数据流的访问请求(如读请求或写请求)丢弃,并通知上游模块重新传输该访问请求。
非一致性NoC往往采用基于优先级调度和反压(backpressure,BP)的流控方案。也就是说,下游模块根据不同数据流的不同优先级进行调度,并反压优先级较低的数据流。
图1为基于非一致性NoC的芯片系统的结构示意图。下面结合图1,对非一致性NoC的流控方案进行介绍。
如图1所示,芯片系统10包括上游模块12、非一致性NoC 14、下游模块16。上游模块12例如可以是中央处理单元(central processing unit,CPU)或外设。下游模块16中包括流量控制模块162和处理模块164。
图1所示的芯片系统10的流控方案如下:
步骤①:上游模块12发起访问请求并传输至非一致性NoC 14。
步骤②:部分访问请求经非一致性NoC 14传输至下游模块16。
步骤③:下游模块16利用处理模块164对部分访问请求进行处理。
步骤④:如果下游模块16中的流量控制模块162判断需要进行流量限制,则该流量控制模块162反压非一致性NoC 14的传输,从而不区分访问请求的优先级,将高低优先级的访问请求全部堵住。
步骤⑤:非一致性NoC 14等待下游模块16存在空闲传输间隙并解除流量限制之后,传输访问请求至下游模块16。
步骤⑥:下游模块16处理新接收到的访问请求。
非一致性NoC的基于优先级调度和反压的流控方案,主要存在以下两个会影响芯片系统性能的缺点:
第一:低优先级数据流会在系统空闲的间隙流向下游模块,而下游模块积累一定的低优先级数据访问请求之后将不得不调度低优先级数据流,从而无法达到预期的流控效果。
第二:一条路径如果混合有高低优先级的访问请求,则可能会导致高低优先级互相堵塞的问题,同样无法达到预期的流控效果。
针对上述问题,本申请实施例提出一种芯片系统(如片上系统)。该芯片系统中的NOC为非一致性NOC,且该芯片系统基于非一致性NoC实现重传流控机制。下面结合图2,对本申请实施例提供的芯片系统进行更为详细地举例说明。
参见图2,芯片系统20包括上游模块22(例如可以是CPU或外设,可用于发起访问请求)、非一致性的NoC 24,以及下游模块26。NoC 24连接在上游模块22和下游模块26之间。
芯片系统20还包括资源池模块28。资源池模块28设置于NoC 24中。在一些实施例中,该资源池模块28可以设置在NoC 24的上游位置(即靠近上游模块22的位置)。例如,可以在NoC 24的靠近CPU和/或外设的位置设置该资源池模块28。
该资源池模块28可用于缓存上游模块26发送的一个或多个访问请求。因此,在一些实施例中,可以将该资源池模块28称为上游请求资源池。
在缓存一个或多个访问请求之后,资源池模块28(或NoC 24)可用于执行以下操作:将一个或多个访问请求传输至下游模块26。例如,资源池模块28可以根据该一个或多个访问请求的优先级将该一个或多个访问请求传输至下游模块26。资源池模块28可根据当前状态选择性地发送访问请求给下游模块26。
进一步地,资源池模块28(或NoC 24)还可用于执行以下操作:如果一个或多个访问请求中的第一访问请求被下游模块丢弃,则重新向下游模块传输第一访问请求。
本申请实施例对资源池模块28(或NoC 24)的重传策略不作具体限定,可以根据实际需要设置。
在一些实施例中,资源池模块28(或NoC 24)可以等待一段时间之后再重传。这是因为,既然第一访问请求被丢弃,说明下游模块26正在优先处理优先级更高的访问请求,如果立刻重发第一访问请求,则大概率仍然会被丢弃,从而导致重传资源的浪费。
在一些实施例中,如果第一访问请求被下游模块丢弃,则资源池模块28(或NoC24)可以优先向下游模块26传输优先级高于第一访问请求的其他访问请求。由于下游模块26丢弃了第一访问请求,则表示优先级高于第一访问请求的其他访问请求可能是可以被下游模块26所处理的,向下游模块26传输优先级高于第一访问请求的其他访问请求,可以保证高优先级的访问请求被优先处理。
进一步地,在一些实施例中,如果资源池模块28中的访问请求的优先级均低于或等于第一访问请求的优先级,则暂停向下游模块26传输访问请求。这是因为,既然第一访问请求被丢弃,说明下游模块26需要处理更高优先级的访问请求,如果立刻重发第一访问请求,则大概率仍然会被丢弃。
进一步地,在一些实施例中,上述暂停的暂停时间可以基于第一访问请求的优先级确定。例如,如果第一访问请求的优先级较高,则可以将暂停时间设置的较短;如果第一访问请求的优先级较低,则可以将暂停时间设置的较长。根据第一访问请求的优先级设置暂停时间,可以使得高优先级的访问请求尽快被下游模块26处理,低优先级的访问请求尽量晚些进入下游模块26,避免下游模块26的拥塞。不同优先级的访问请求的暂停时间可以基于软件配置。
在一些实施例中,NoC 24可以设置保序缓存。该保序缓存用于缓存需要保序的访问请求。进一步地,前文提到的资源池模块28可以包括该保序缓存。也就是说,可以将资源池模块28与保序缓存归一化(合二为一),以节省芯片系统20的面积。当资源池模块28接收到访问请求之后,
在一些实施例中,资源池模块28可用于:接收下游模块发送的针对第一访问请求的重传策略;根据重传策略,重新向下游模块传输第一访问请求。也就是说,下游模块26可以通知上游的资源池模块28如何重传第一访问请求,从而使得第一访问请求的重传策略与下游模块26的需求更加匹配。
在一些实施例中,资源池模块28包括第一资源池和第二资源池。第一资源池可用于缓存读请求。第二资源池用于缓存写请求。第一资源池和第二资源池可以相互分离,即第一资源池和第二资源池可以包含不同的缓存空间。此外,考虑到缓存写请求所需的资源代价较大,在一些实施例中,可以考虑在资源池模块28内多缓存一些读请求,少缓存一些写请求。也就是说,第一资源池能够缓存的读请求的数量可以大于第二资源池能够缓存的写请求的数量。
重新参见图2,下游模块26可以包括流量控制模块262和处理模块264。流量控制模块262可用于判断是否需要进行流量限制。例如,下游模块26可以根据当前负载情况判断是否需要进行流量限制。当需要进行流量限制时,流量控制模块262可以丢弃一个或多个访问请求,如上文提到的第一访问请求。流量控制模块262可以基于访问请求的优先级对访问请求进行丢弃。例如,流量控制模块262可以丢弃低优先级的访问请求。在丢弃第一访问请求之后,流量控制模块262可以向资源池模块28返回响应消息,以通知资源池模块28重新传输该第一访问请求。该响应过程可以基于非一致性总线协议中的预留响应操作数实现。
相当于现有的流控方案,本申请实施例提供的流控方案更加灵活和准确地控制芯片系统中各数据流的流量大小,提高系统的整体性能。
图3是本申请实施例提供的电子设备的结构示意图。图3所述的电子设备30包括前文任一实施例提及的芯片系统20。
上文结合图2-图3,详细描述了本申请的装置实施例,下面结合图4和图5,详细描述本申请的方法实施例。应理解,方法实施例的描述与装置实施例的描述相互对应,因此,未详细描述的部分可以参见前面方法实施例。
图4是本申请实施例提供的处理访问请求的方法的示意性流程图。图4所述的方法可应用于芯片系统,所述芯片系统可以是前文任一实施例描述的芯片系统20。该芯片系统可以包括:上游模块;下游模块;非一致性的片上网络,连接在所述上游模块和所述下游模块之间。
图4的方法可以包括步骤S410至步骤S430。在步骤S410,在所述片上网络缓存所述上游模块发送的一个或多个访问请求。在步骤S420,通过所述片上网络将所述一个或多个访问请求传输至所述下游模块。在步骤S430,如果所述一个或多个访问请求中的第一访问请求被所述下游模块丢弃,则重新向所述下游模块传输所述片上网络缓存的所述第一访问请求。
在一些实施例中,在步骤S430之前,图4的方法还可包括:如果所述第一访问请求被所述下游模块丢弃,优先向所述下游模块传输优先级高于所述第一访问请求的其他访问请求。
在一些实施例中,在步骤S430之前,图4的方法还可包括:如果所述资源池模块中的访问请求的优先级均低于或等于所述第一访问请求的优先级,则暂停向所述下游模块传输访问请求。
在一些实施例中,暂停时间基于所述第一访问请求的优先级确定。
在一些实施例中,步骤S430包括:接收所述下游模块发送的针对所述第一访问请求的重传策略;根据所述重传策略,重新向所述下游模块传输所述第一访问请求。
图5结合前文提到的芯片系统20给出了图4所述的方法的一个示例性流程图。
参见图5,在步骤①:CPU或外设发起访问请求并传输至NoC 24。
在步骤②:部分访问请求经NoC 24传输至下游模块26。
在步骤③:下游模块26对部分访问请求进行处理。
在步骤④:下游模块26中的流量控制模块262判断需要进行流量限制,并丢弃低优先级的访问请求(对应于前文提到的第一访问请求)。
在步骤⑤:下游模块26返回被丢弃请求的响应,从而通知上游的资源池模块28该第一访问请求被丢弃。
在步骤⑥:NoC 24中的资源池模块28等待一段时间之后重新发送该第一访问请求。当然,NoC 24中的资源池模块28也可以采用其他策略决定如何重新发送该第一请求,如可以立即重传该第一访问请求。
在步骤⑦:下游模块26执行该重传后的第一访问请求。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其他任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(Digital Subscriber Line,DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带)、光介质(例如数字视频光盘(Digital Video Disc,DVD))、或者半导体介质(例如固态硬盘(Solid State Disk,SSD))等。
本领域普通技术人员可以意识到,结合本公开实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本公开的范围。
在本公开所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本公开各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种芯片系统,其特征在于,包括:
上游模块;
下游模块;
非一致性的片上网络,连接在所述上游模块和所述下游模块之间;
资源池模块,设置于所述片上网络,用于执行以下操作:
缓存所述上游模块发送的一个或多个访问请求;
通过所述片上网络将所述一个或多个访问请求传输至所述下游模块;
如果所述一个或多个访问请求中的第一访问请求被所述下游模块丢弃,则重新向所述下游模块传输所述第一访问请求。
2.根据权利要求1所述的芯片系统,其特征在于,所述资源池模块还用于:
如果所述第一访问请求被所述下游模块丢弃,优先向所述下游模块传输优先级高于所述第一访问请求的其他访问请求。
3.根据权利要求2所述的芯片系统,其特征在于,所述资源池模块还用于:
如果所述资源池模块中的访问请求的优先级均低于或等于所述第一访问请求的优先级,则暂停向所述下游模块传输访问请求。
4.根据权利要求3所述的芯片系统,其特征在于,暂停时间基于所述第一访问请求的优先级确定。
5.根据权利要求1所述的芯片系统,其特征在于,所述资源池模块包括所述片上网络的保序缓存。
6.根据权利要求1所述的芯片系统,其特征在于,所述资源池模块用于:
接收所述下游模块发送的针对所述第一访问请求的重传策略;
根据所述重传策略,重新向所述下游模块传输所述第一访问请求。
7.根据权利要求1所述的芯片系统,其特征在于,所述资源池模块包括第一资源池和第二资源池,所述第一资源池用于缓存读请求,所述第二资源池用于缓存写请求,且所述第一资源池能够缓存的读请求的数量大于所述第二资源池能够缓存的写请求的数量。
8.一种电子设备,其特征在于,包括如权利要求1-7中任一项所述的芯片系统。
9.一种处理访问请求的方法,其特征在于,所述方法应用于芯片系统,所述芯片系统包括:
上游模块;
下游模块;
非一致性的片上网络,连接在所述上游模块和所述下游模块之间;
所述方法包括:
在所述片上网络缓存所述上游模块发送的一个或多个访问请求;
通过所述片上网络将所述一个或多个访问请求传输至所述下游模块;
如果所述一个或多个访问请求中的第一访问请求被所述下游模块丢弃,则重新向所述下游模块传输所述片上网络缓存的所述第一访问请求。
10.根据权利要求9所述的方法,其特征在于,在所述重新向所述下游模块传输所述片上网络缓存的所述第一访问请求之前,所述方法还包括:
如果所述第一访问请求被所述下游模块丢弃,优先向所述下游模块传输优先级高于所述第一访问请求的其他访问请求。
11.根据权利要求10所述的方法,其特征在于,在所述重新向所述下游模块传输所述片上网络缓存的所述第一访问请求之前,所述方法还包括:
如果所述资源池模块中的访问请求的优先级均低于或等于所述第一访问请求的优先级,则暂停向所述下游模块传输访问请求。
12.根据权利要求11所述的方法,其特征在于,暂停时间基于所述第一访问请求的优先级确定。
13.根据权利要求9所述的方法,其特征在于,所述重新向所述下游模块传输所述片上网络缓存的所述第一访问请求,包括:
接收所述下游模块发送的针对所述第一访问请求的重传策略;
根据所述重传策略,重新向所述下游模块传输所述第一访问请求。
14.一种计算机可读存储介质,其特征在于,其上存储有用于执行如权利要求9-13中任一项所述的方法的代码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211699326.9A CN118264715A (zh) | 2022-12-28 | 2022-12-28 | 芯片系统、电子设备、处理访问请求的方法和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211699326.9A CN118264715A (zh) | 2022-12-28 | 2022-12-28 | 芯片系统、电子设备、处理访问请求的方法和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118264715A true CN118264715A (zh) | 2024-06-28 |
Family
ID=91601153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211699326.9A Pending CN118264715A (zh) | 2022-12-28 | 2022-12-28 | 芯片系统、电子设备、处理访问请求的方法和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118264715A (zh) |
-
2022
- 2022-12-28 CN CN202211699326.9A patent/CN118264715A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113711551A (zh) | 促进网络接口控制器(nic)中的动态命令管理的系统和方法 | |
US20090254685A1 (en) | Techniques for managing priority queues and escalation considerations in usb wireless communication systems | |
US9462077B2 (en) | System, method, and circuit for servicing a client data service request | |
US8943507B2 (en) | Packet assembly module for multi-core, multi-thread network processors | |
JP2006311543A (ja) | 無線通信システムで伝送状態をポーリングする方法及び装置 | |
US8719479B2 (en) | Network adaptor optimization and interrupt reduction | |
US8935329B2 (en) | Managing message transmission and reception | |
US9130740B2 (en) | Variable acknowledge rate to reduce bus contention in presence of communication errors | |
US10719376B2 (en) | Methods and apparatus for multiplexing data flows via a single data structure | |
CN115086104B (zh) | 一种支持数据断线重传的方法及串口服务器 | |
CN116233018A (zh) | 报文处理方法、装置、电子设备及存储介质 | |
WO2008013209A1 (fr) | Circuit de connexion de processeur, dispositif de traitement de données, dispositif opérationnel, et terminal de communications mobiles, et procédé de transfert de données les utilisant | |
EP2336897B1 (en) | Data processing apparatus, data processing method, and computer-readable storage medium | |
CN118264715A (zh) | 芯片系统、电子设备、处理访问请求的方法和存储介质 | |
KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
CN100578479C (zh) | 传输控制设备和传输控制方法 | |
US9906468B2 (en) | Packet traffic control in a network processor | |
US20190044872A1 (en) | Technologies for targeted flow control recovery | |
CN114218145A (zh) | 一种chi协议防阻塞互联方法、系统、设备及存储介质 | |
US20080291835A1 (en) | Method and apparatus for managing buffers for transmitting packets | |
Chung et al. | Design and implementation of the high speed TCP/IP Offload Engine | |
JP2010049314A (ja) | タスクスケジューリング装置およびタスクスケジューリング方法 | |
CN106484536B (zh) | 一种io调度方法、装置和设备 | |
CN109327402B (zh) | 拥塞管理方法及装置 | |
CN117234998B (zh) | 一种多主机数据访问方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |