CN114035636A - 带隙基准启动电路及射频芯片 - Google Patents
带隙基准启动电路及射频芯片 Download PDFInfo
- Publication number
- CN114035636A CN114035636A CN202111344992.6A CN202111344992A CN114035636A CN 114035636 A CN114035636 A CN 114035636A CN 202111344992 A CN202111344992 A CN 202111344992A CN 114035636 A CN114035636 A CN 114035636A
- Authority
- CN
- China
- Prior art keywords
- transistor
- band
- reference unit
- gap reference
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了一种带隙基准启动电路，包括带隙基准单元，用于产生基准电压并输出；启动电路，所述启动电路连接至所述带隙基准单元的输出端，用于将处于兼并态时的所述带隙基准单元输出的低电平电压反相，以触发所述启动电路输出高电平至所述带隙基准单元，以使所述带隙基准单元脱离兼并态并输出高电平。本发明还提供一种及射频芯片。与现有技术相比，本发明的带隙基准启动电路及射频芯片可靠性更好。
Description
技术领域
本发明涉及微电子技术领域，尤其涉及一种用于芯片中的带隙基准启动电路及射频芯片。
背景技术
带隙基准(Bandgap voltage reference)，简称它为Bandgap。
Bandgap为所有芯片中的一个基础模块，为电路提供基础基准电压。但Bandgap核心电路自身存在兼并点，导致电路可能处于非期望的状态点上，从而使得电路有可能无法启动，可靠性不佳。
因此，打破兼并点，让电路处于正常状态尤为重要。
发明内容
针对以上相关技术的不足，本发明提出一种可靠性好的带隙基准启动电路及射频芯片。
为了解决上述技术问题，本发明实施例提供了一种带隙基准启动电路，包括：
带隙基准单元，用于产生基准电压并输出；
启动电路，所述启动电路连接至所述带隙基准单元的输出端，用于将处于兼并态时的所述带隙基准单元输出的低电平电压反相，以触发所述启动电路输出高电平至所述带隙基准单元，以使所述带隙基准单元脱离兼并态并输出高电平。
优选的，所述带隙基准单元包括第一晶体管、第二晶体管、第一电阻、第二电阻、第三电阻、第一三极管、第二三极管以及运算放大器；
所述第一晶体管的源极连接至所述第二晶体管的源极，并共同用于连接至电源电压；所述第一晶体管的栅极连接至所述第二晶体管的栅极；所述第一晶体管的漏极经依次串联所述第一电阻和所述第三电阻后连接至所述第一三极管的发射极；
所述第二晶体管的漏极作为所述带隙基准单元的输出端，并经串联所述第二电阻后连接至所述第二三极管的发射极；
所述第一三极管的集电极连接至所述第二三极管的集电极，并作为所述带隙基准单元的第一输入端，且所述第一三极管的集电极连接至接地；
所述第一三极管的基极连接至所述第二三极管的基极并共同连接至接地；
所述运算放大器的正极输入端连接至所述第一电阻与所述第三电阻之间；所述运算放大器的负极输入端连接至所述第二电阻与所述第二三极管的发射极之间；所述运算放大器的正极输入端作为所述带隙基准单元的第二输入端，并连接至所述第一晶体管的栅极；
所述启动电路的输入端连接至所述带隙基准单元的输出端，用于接收所述带隙基准单元处于兼并态时输出的低电平电压；所述启动电路的第一输出端连接至所述带隙基准单元的第一输入端，所述启动电路的第二输出端连接至所述带隙基准单元的第二输入端，用于将所述低电平电压反相以触发所述启动电路输出高电平至所述带隙基准单元，使所述带隙基准单元脱离兼并态并输出高电平。
优选的，所述启动电路包括反相器和第三晶体管；所述反相器的输入端作为所述启动电路的输入端，所述反相器的输出端连接至所述第三晶体管的栅极；所述第三晶体管的源极作为所述启动电路的第一输出端，所述第三晶体管的漏极作为所述启动电路的第二输出端。
优选的，所述启动电路还包括串联至所述反相器和所述第三晶体管的栅极之间的缓冲器。
优选的，所述第一晶体管和所述第二晶体管均为PMOS管。
优选的，所述第一三极管和所述第二三极管均为BJT管。
优选的，所述第三晶体管为NMOS管。
优选的，所述反相器设计为迟滞结构。
本发明实施例还提供一种射频芯片，包括本发明实施例提供的上述带隙基准启动电路。
与现有技术相比，本发明的带隙基准启动电路和射频芯片中，通过在带隙基准单元的基础上设计启动电路，所述启动电路连接至所述带隙基准单元的输出端，用于将处于兼并态时所述带隙基准单元输出的低电平电压反相，以控制触发启动电路工作，并输出高电平至所述带隙基准单元，以使所述带隙基准单元脱离兼并态并输出高电平。带隙基准启动电路工作过程中，启动电路没有和作为主电路的带隙基准单元相关的静态环路，只有逻辑高低，通过电平控制启动电路的开关，极大减小了启动电路和带隙基准单元构成稳态环路进而形成新的兼并态的风险，从而有效提高了带隙基准启动电路的可靠性。
附图说明
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：
图1为本发明实施例提供的带隙基准启动电路的电路结构示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如上、下、前、后、左、右、内、外、侧面等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参图1所示，本发明实施例提供了一种带隙基准启动电路100，包括：带隙基准单元1和启动电路2。
带隙基准单元1作为主电路，用于产生基准电压并输出。
所述启动电路2连接至所述带隙基准单元1的输出端VREF，用于将处于兼并态时的所述带隙基准单元1输出的低电平电压反相，以触发所述启动电路2输出高电平至所述带隙基准单元1，以使所述带隙基准单元1脱离兼并态并输出高电平，从而达到避免带隙基准单元1因自存在的兼并点而无法启动，提高其可靠性。
本发明实施例提供的带隙基准启动电路100，其工作过程中没有和作为主电路的带隙基准单元1相关的静态环路，只有逻辑高低，电平控制启动电路2的开关，极减小了和带隙基准单元成稳态环路进而形成新的兼并态的风险。
本实施方式中，具体的，所述带隙基准单元1包括第一晶体管P1、第二晶体管P2、第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1、第二三极管Q2以及运算放大器OP1；
所述第一晶体管P1的源极连接至所述第二晶体管P2的源极，并共同用于连接至电源电压VDD；所述第一晶体管P1的栅极连接至所述第二晶体管P2的栅极；所述第一晶体管P1的漏极经依次串联所述第一电阻R1和所述第三电阻R3后连接至所述第一三极管Q1的发射极。
所述第二晶体管P2的漏极作为所述带隙基准单元1的输出端VREF，并经串联所述第二电阻R2后连接至所述第二三极管Q2的发射极。
所述第一三极管Q1的集电极连接至所述第二三极管Q2的集电极，并作为所述带隙基准单元1的第一输入端，且所述第一三极管Q1的集电极连接至接地，即接至公共连接端，也可以连接至电源负极VSS。
所述第一三极管Q1的基极连接至所述第二三极管Q2的基极并共同连接至接地，即接至公共连接端，也可以连接至电源负极VSS。
所述运算放大器OP1的正极输入端连接至所述第一电阻R1与所述第三电阻R3之间；所述运算放大器OP1的负极输入端连接至所述第二电阻R2与所述第二三极管Q2的发射极之间；所述运算放大器OP1的正极输入端作为所述带隙基准单元1的第二输入端，并连接至所述第一晶体管P1的栅极。
所述启动电路2的输入端连接至所述带隙基准单元1的输出端VREF，用于接收所述带隙基准单元1处于兼并态时输出的低电平电压；所述启动电路2的第一输出端连接至所述带隙基准单元1的第一输入端，所述启动电路2的第二输出端连接至所述带隙基准单元1的第二输入端。从而，启动电路2则实现将所述低电平电压反相触发所述启动电路2并输出高电平至所述带隙基准单元1，使所述带隙基准单元1脱离兼并态并输出高电平。
本实施方式中，所述第一晶体管P1和所述第二晶体管P2均为PMOS管。
所述第一三极管Q1和所述第二三极管Q2均为BJT管，即双极性结型晶体管(bipolar junction transistor，BJT)。
所述启动电路2包括反相器INV1和第三晶体管N1。
所述反相器INV1的输入端作为所述启动电路2的输入端，所述反相器INV1的输出端连接至所述第三晶体管N1的栅极；所述第三晶体管N1的源极作为所述启动电路2的第一输出端，所述第三晶体管N1的漏极作为所述启动电路2的第二输出端。当然，反相器INV1的电源端连接至电源电压VDD，反相器INV1的接地端连接至接地。
更优的，所述启动电路2还包括串联至所述反相器INV1和所述第三晶体管N1的栅极之间的缓冲器BUF1。缓冲器BUF1的电源端连接至电源电压VDD，缓冲器BUF1的接地端连接至接地。
定义运算放大器OP1的输出端、第一晶体管P1的栅极及第二晶体管P2的栅极的共同连接点为C点，运算放大器OP1的正极输入端连接至第一电阻R1和第三电阻R3之间的连接点为A点，运算放大器OP1的负极输入端连接至第二电阻R2与第二三极管的发射极之间的连接点为B点。当所述带隙基准单元1处于低电平0的兼并态时，此时C点处于高电平，即为VDD，A点和B点及带隙基准单元1的输出端VREF为低电平，即为0。从而使得反相器INV1输出为高电平，经缓冲器BUF1缓冲后驱动第三晶体管N1，使得第三晶体管N1开启以对C点进行下拉，使得电路脱离兼并态0，恢复正常状态。当电路正常建立时，反相器INV1输出为低电平，经缓冲器BUF1缓冲后驱动第三晶体管N1，使得第三晶体管N1关闭，对电路无影响。
更优的，本实施方式中，反相器INV1设计为迟滞结构，保证在所需要的工作电压范围动作，进一步提高电路的可靠性。
本实施方式中，所述第三晶体管N1为NMOS管。
启动电路2工作过程中没有和带隙基准单元1相关的静态环路，只有逻辑高低电平，通过电平控制下第三晶体管N1的开关，极大减小了和带隙基准单元1构成稳态环路进而形成新的兼并态的风险，从而有效提高了可靠性。
本发明实施例还提供一种射频芯片，包括本发明实施例提供的上述带隙基准启动电路。
与现有技术相比，本发明的带隙基准启动电路和射频芯片中，通过在带隙基准单元的基础上设计启动电路，所述启动电路连接至所述带隙基准单元的输出端，用于将处于兼并态时所述带隙基准单元输出的低电平电压反相，以控制触发启动电路工作，并输出高电平至所述带隙基准单元，以使所述带隙基准单元脱离兼并态并输出高电平。带隙基准启动电路工作过程中，启动电路没有和作为主电路的带隙基准单元相关的静态环路，只有逻辑高低，通过电平控制启动电路的开关，极大减小了启动电路和带隙基准单元构成稳态环路进而形成新的兼并态的风险，从而有效提高了带隙基准启动电路的可靠性。
需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。
Claims (9)
1.一种带隙基准启动电路，其特征在于，所述带隙基准启动电路包括：
带隙基准单元，用于产生基准电压并输出；
启动电路，所述启动电路连接至所述带隙基准单元的输出端，用于将处于兼并态时的所述带隙基准单元输出的低电平电压反相，以触发所述启动电路输出高电平至所述带隙基准单元，以使所述带隙基准单元脱离兼并态并输出高电平。
2.根据权利要求1所述的带隙基准启动电路，其特征在于，所述带隙基准单元包括第一晶体管、第二晶体管、第一电阻、第二电阻、第三电阻、第一三极管、第二三极管以及运算放大器；
所述第一晶体管的源极连接至所述第二晶体管的源极，并共同用于连接至电源电压；所述第一晶体管的栅极连接至所述第二晶体管的栅极；所述第一晶体管的漏极经依次串联所述第一电阻和所述第三电阻后连接至所述第一三极管的发射极；
所述第二晶体管的漏极作为所述带隙基准单元的输出端，并经串联所述第二电阻后连接至所述第二三极管的发射极；
所述第一三极管的集电极连接至所述第二三极管的集电极，并作为所述带隙基准单元的第一输入端，且所述第一三极管的集电极连接至接地；
所述第一三极管的基极连接至所述第二三极管的基极并共同连接至接地；
所述运算放大器的正极输入端连接至所述第一电阻与所述第三电阻之间；所述运算放大器的负极输入端连接至所述第二电阻与所述第二三极管的发射极之间；所述运算放大器的正极输入端作为所述带隙基准单元的第二输入端，并连接至所述第一晶体管的栅极；
所述启动电路的输入端连接至所述带隙基准单元的输出端，用于接收所述带隙基准单元处于兼并态时输出的低电平电压；所述启动电路的第一输出端连接至所述带隙基准单元的第一输入端，所述启动电路的第二输出端连接至所述带隙基准单元的第二输入端，用于将所述低电平电压反相以触发所述启动电路输出高电平至所述带隙基准单元，使所述带隙基准单元脱离兼并态并输出高电平。
3.根据权利要求2所述的带隙基准启动电路，其特征在于，所述启动电路包括反相器和第三晶体管；所述反相器的输入端作为所述启动电路的输入端，所述反相器的输出端连接至所述第三晶体管的栅极；所述第三晶体管的源极作为所述启动电路的第一输出端，所述第三晶体管的漏极作为所述启动电路的第二输出端。
4.根据权利要求3所述的带隙基准启动电路，其特征在于，所述启动电路还包括串联至所述反相器和所述第三晶体管的栅极之间的缓冲器。
5.根据权利要求2所述的带隙基准启动电路，其特征在于，所述第一晶体管和所述第二晶体管均为PMOS管。
6.根据权利要求2所述的带隙基准启动电路，其特征在于，所述第一三极管和所述第二三极管均为BJT管。
7.根据权利要求3所述的带隙基准启动电路，其特征在于，所述第三晶体管为NMOS管。
8.根据权利要求3所述的带隙基准启动电路，其特征在于，所述反相器设计为迟滞结构。
9.一种射频芯片，其特征在于，包括如权利要求1-8任意一项所述的带隙基准启动电路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111344992.6A CN114035636B (zh) | 2021-11-12 | 2021-11-12 | 带隙基准启动电路及射频芯片 |
| PCT/CN2022/090595 WO2023082564A1 (zh) | 2021-11-12 | 2022-04-29 | 带隙基准启动电路及射频芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111344992.6A CN114035636B (zh) | 2021-11-12 | 2021-11-12 | 带隙基准启动电路及射频芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114035636A true CN114035636A (zh) | 2022-02-11 |
| CN114035636B CN114035636B (zh) | 2022-07-08 |
Family
ID=80144297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111344992.6A Active CN114035636B (zh) | 2021-11-12 | 2021-11-12 | 带隙基准启动电路及射频芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114035636B (zh) |
| WO (1) | WO2023082564A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023082564A1 (zh) * | 2021-11-12 | 2023-05-19 | 深圳飞骧科技股份有限公司 | 带隙基准启动电路及射频芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479033A (en) * | 1994-05-27 | 1995-12-26 | Sandia Corporation | Complementary junction heterostructure field-effect transistor |
| US20020125937A1 (en) * | 2001-03-09 | 2002-09-12 | Park Joshua C. | Bandgap reference voltage circuit |
| CN104156023A (zh) * | 2014-08-01 | 2014-11-19 | 电子科技大学 | 一种高精度带隙基准电路 |
| CN109343631A (zh) * | 2018-09-13 | 2019-02-15 | 杭州旗捷科技有限公司 | 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法 |
| CN110475190A (zh) * | 2019-09-02 | 2019-11-19 | 深迪半导体(上海)有限公司 | 一种mems传感器及启动电路 |
| CN111208859A (zh) * | 2020-02-26 | 2020-05-29 | 上海华虹宏力半导体制造有限公司 | 带有启动电路的带隙基准源电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222399B1 (en) * | 1999-11-30 | 2001-04-24 | International Business Machines Corporation | Bandgap start-up circuit |
| US7808307B2 (en) * | 2006-09-13 | 2010-10-05 | Panasonic Corporation | Reference current circuit, reference voltage circuit, and startup circuit |
| US7768343B1 (en) * | 2007-06-18 | 2010-08-03 | Marvell International Ltd. | Start-up circuit for bandgap reference |
| CN103383585B (zh) * | 2013-07-10 | 2015-01-07 | 电子科技大学 | 一种宽输入范围超低温漂带隙基准电压源 |
| CN109917842B (zh) * | 2019-04-16 | 2021-11-02 | 卓捷创芯科技（深圳）有限公司 | 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路 |
| CN109995355B (zh) * | 2019-04-24 | 2022-12-09 | 京东方科技集团股份有限公司 | 带隙基准电路及电子设备 |
| CN110362144B (zh) * | 2019-08-16 | 2020-06-16 | 电子科技大学 | 基于指数补偿的低温漂高电源抑制比带隙基准电路 |
| CN114035636B (zh) * | 2021-11-12 | 2022-07-08 | 深圳飞骧科技股份有限公司 | 带隙基准启动电路及射频芯片 |
-
2021
- 2021-11-12 CN CN202111344992.6A patent/CN114035636B/zh active Active
-
2022
- 2022-04-29 WO PCT/CN2022/090595 patent/WO2023082564A1/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479033A (en) * | 1994-05-27 | 1995-12-26 | Sandia Corporation | Complementary junction heterostructure field-effect transistor |
| US20020125937A1 (en) * | 2001-03-09 | 2002-09-12 | Park Joshua C. | Bandgap reference voltage circuit |
| CN104156023A (zh) * | 2014-08-01 | 2014-11-19 | 电子科技大学 | 一种高精度带隙基准电路 |
| CN109343631A (zh) * | 2018-09-13 | 2019-02-15 | 杭州旗捷科技有限公司 | 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法 |
| CN110475190A (zh) * | 2019-09-02 | 2019-11-19 | 深迪半导体(上海)有限公司 | 一种mems传感器及启动电路 |
| CN111208859A (zh) * | 2020-02-26 | 2020-05-29 | 上海华虹宏力半导体制造有限公司 | 带有启动电路的带隙基准源电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023082564A1 (zh) * | 2021-11-12 | 2023-05-19 | 深圳飞骧科技股份有限公司 | 带隙基准启动电路及射频芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023082564A1 (zh) | 2023-05-19 |
| CN114035636B (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110703841B (zh) | 带隙基准源的启动电路、带隙基准源以及启动方法 | |
| US10707863B2 (en) | Power-on reset circuit | |
| CN111490762A (zh) | 一种新型的上电下电复位电路 | |
| CN114035636B (zh) | 带隙基准启动电路及射频芯片 | |
| CN116954297B (zh) | 一种电源选择电路和电源 | |
| CN115328245A (zh) | 偏置电流产生电路 | |
| US6518816B2 (en) | Voltage translator, particularly of the CMOS type | |
| US6400207B1 (en) | Quick turn-on disable/enable bias control circuit for high speed CMOS opamp | |
| KR20000056021A (ko) | 전압 강압 회로 | |
| CN216390968U (zh) | 射频驱动电路、射频开关及射频芯片 | |
| CN113644901B (zh) | 一种高速比较器电路 | |
| KR20170006910A (ko) | 레벨 쉬프터 | |
| CN112072900B (zh) | 驱动芯片的驱动电路 | |
| JP3916994B2 (ja) | 差動回路、ピークホールド回路及びコンパレータ | |
| CN111179891A (zh) | 一种基于蜂鸣器带温度检测的驱动电路 | |
| CN110895922A (zh) | 一种高可靠性蜂鸣器驱动电路 | |
| CN116594463A (zh) | 一种偏置电路的启动电路以及电路系统 | |
| CN116094304A (zh) | 一种芯片低功耗使能控制电路 | |
| CN114661084B (zh) | 一种极简高可靠性基准产生和内部电源产生电路 | |
| US8836382B1 (en) | Mixed voltage driving circuit | |
| CN116736924B (zh) | 一种宽输入范围低功耗的稳压源电路和电子设备 | |
| CN109194319B (zh) | Pmos管驱动电路 | |
| CN117389368A (zh) | 用于带隙基准电路的启动电路 | |
| CN108696275B (zh) | 缓冲电路 | |
| KR0121170B1 (ko) | 바이시모스 낸드게이트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |