CN109343631A - 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法 - Google Patents

启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法 Download PDF

Info

Publication number
CN109343631A
CN109343631A CN201811068080.9A CN201811068080A CN109343631A CN 109343631 A CN109343631 A CN 109343631A CN 201811068080 A CN201811068080 A CN 201811068080A CN 109343631 A CN109343631 A CN 109343631A
Authority
CN
China
Prior art keywords
voltage
band
circuit
gap reference
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811068080.9A
Other languages
English (en)
Inventor
路和超
胡容铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Chipjet Technology Co Ltd
Original Assignee
Hangzhou Chipjet Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Chipjet Technology Co Ltd filed Critical Hangzhou Chipjet Technology Co Ltd
Priority to CN201811068080.9A priority Critical patent/CN109343631A/zh
Publication of CN109343631A publication Critical patent/CN109343631A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及带隙基准电路的启动电路技术领域，具体涉及启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法。启动电路在上电时使得带隙基准电路的第一偏压输入端和第二偏压输入端获得偏压，打破带隙基准电路的零电流状态。启动电路的控制端连接至带隙基准电路的输出端，使得启动电路只有在带隙基准电路的输出电压达到预期的电压值后才能关闭。启动电路在上电时，第三电压输出端直接为基准晶体管提供工作电流，使得基准晶体管脱离零电流状态而进入正常工作状态。

Description

启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方 法、核心电路的工作方法
技术领域
本发明涉及带隙基准电路的启动电路技术领域，具体涉及启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法。
背景技术
带隙基准电路利用PN结电压的负温度系数和不同电流密度下两个PN结电压差的正温度系数相互补偿，从而得到温度漂移很低的输出电压。理论证明，这个输出电压值约等于硅的带隙电压，所以这种电路被称为带隙基准电路。带隙基准电路通常与启动电路共同组成电源来提供稳定的电压输出。当电源上电时，在没有启动电路的情况下，带隙基准电路可能有以下两个简并点：
（1）带隙基准电路的运放的输入端为地电位，核心电路处于零电流状态；
（2）正常工作状态，基极和集电极短接的三极管导通，并遵从电路的原理工作在相应的电流密度下。
理论上只有第二种状态才能稳定的存在，但是由于漏电流的存在而使第一种状态也有稳定存在的可能。
原装耗材芯片带隙基准电压源的核心电路如图1中所示，包含由MSP0、MSP1、MSP2、MSP3、MSN0、MSN1、MSN2、MSN3、MSN4组成的启动电路，和其他器件组成的带隙基准电路。可以通过调节带隙基准电路中的电阻R2，获得任意的VREF。传统的带隙基准电路的两个三极管都只有一个电流通路，因而可以很容易确定带隙基准电路两个简并点的位置。只要在一段时间内，给三极管电路一个小小的启动电流，电路就会向着正常工作的工作点逼近并最终稳定工作。但是，在图1所示的核心电路中，当MP1、MP3的漏极电位很低而不足以开启三极管Q0、Q1时，分别与两个三极管Q0和Q1并联的电阻R3、R4的存在也能为电路提供电流通路，使得带隙基准电路存在出了上述两个简并点以外，还存在第三个简并点：
（3）运放OPA的输入端为某个电位，但不能使三极管Q0、Q1导通，因此电路处于未知状态。
因此，图1中所示的核心电路存在下述技术问题：
1)由于电阻R3和R4的存在，当MP1、MP3的漏极电位很低，不足以开启三极管Q0、Q1时，R3和R4为电路提供电流通路而使得电路处于第三个简并点，造成电路不能正常的启动。
2)电源电压的非正常下降变化并恢复稳定后，电路也可能处于第三个简并点。
3)带隙基准电路并未获得期望电压值时候，启动电路已经关闭。
发明内容
本发明为解决上述技术问题中的一个或者多个，提供一种启动电路，包括：
第一电压输出端，与带隙基准电路的第一偏压输入端电连接；
第二电压输出端，与带隙基准电路的第二偏压输入端电连接；
第三电压输出端，与带隙基准电路的基准晶体管的发射极电连接；
启动电压控制端，与带隙基准电路的输出端电连接；
所述启动电路，在有电源输入时通过所述第一电压输出端和所述第二电压输出端为所述带隙基准电路提供工作电流；
所述启动电路，在有电源输入时通过所述第三电压输出端为所述带隙基准电路的基准晶体管提供工作电流；
所述启动电路，在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭。
上述技术方案中，启动电路在上电时使得带隙基准电路的第一偏压输入端和第二偏压输入端获得偏压，打破带隙基准电路的零电流状态。启动电路的控制端连接至带隙基准电路的输出端，使得启动电路只有在带隙基准电路的输出电压达到预期的电压值后才能关闭。启动电路在上电时，第三电压输出端直接为基准晶体管提供工作电流，使得基准晶体管脱离零电流状态而进入正常工作状态。
作为优选，还包括启动电压提供模块、偏压输出模块；所述启动电压提供模块电连接所述偏压输出模块、所述启动电压控制端，使得所述启动电压提供模块：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为所述偏压输出模块提供启动电压，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时停止为所述偏压输出模块提供启动电压；所述偏压输出模块电连接所述第一电压输出端和所述第二电压输出端，使得所述偏压输出模块：在有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间输出电压；在没有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间无电压输出。
作为优选，所述启动电路电压提供模块，包括启动电压产生单元、控制单元；所述控制单元电连接所述启动电压产生单元、所述启动电压控制端，使得所述控制单元：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时保持所述启动电压产生单元开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭所述启动电压产生单元。
作为优选，还包括基准晶体管电压输出模块；所述基准晶体管电压输出模块的输出端电连接所述第三电压输出端，使得基准晶体管电压输出模块：在有启动电压输入时输出电压至所述第三电压输出端；在没有启动电压输入在所述第三电压输出端无电压输出。
作为优选，还包括：启动电压提供模块；所述启动电压提供模块电连接所述基准晶体管电压输出模块、所述启动电压控制端，使得所述启动电压提供模块：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为所述基准晶体管电压输出模块提供启动电压，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时停止为所述基准晶体管电压输出模块提供启动电压。
作为优选，所述启动电路电压提供模块，包括启动电压产生单元、控制单元；所述控制单元电连接所述启动电压产生单元、所述启动电压控制端，使得所述控制单元：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时保持所述启动电压产生单元开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭所述启动电压产生单元。
作为优选，包括启动电压提供模块、偏压输出模块、基准晶体管电压输出模块；所述启动电压提供模块电连接所述偏压输出模块、所述启动电压控制端、所述基准晶体管电压输出模块，使得所述启动电压提供模块：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为所述偏压输出模块和所述基准晶体管电压输出模块提供启动电压，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时停止为所述偏压输出模块和所述基准晶体管电压输出模块提供启动电压；所述偏压输出模块电连接所述第一电压输出端和所述第二电压输出端，使得所述偏压输出模块：在有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间输出电压；在没有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间无电压输出；所述基准晶体管电压输出模块的输出端电连接所述第三电压输出端，使得基准晶体管电压输出模块：在有启动电压输入时输出电压至所述第三电压输出端；在没有启动电压输入在所述第三电压输出端无电压输出。
作为优选，所述启动电路电压提供模块，包括启动电压产生单元、控制单元；所述控制单元电连接所述启动电压产生单元、所述启动电压控制端，使得所述控制单元：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时保持所述启动电压产生单元开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭所述启动电压产生单元。
本发明还提供一种核心电路，包括如上述任一项所述启动电路和带隙基准电路。
本发明还提供一种耗材芯片：包括上述的核心电路。
本发明还提供一种耗材：包括上述的耗材芯片。
本发明还提供一种带隙基准电路的启动方法，具体如下：
在带隙基准电路的输出电压未达到所述带隙基准电路的预期输出电压时为带隙基准电路提供工作电流，在带隙基准电路的输出电压达到所述带隙基准电路的预期输出电压时不为所述带隙基准电路提供工作电流。
上述技术方案中，启动电路在上电时使得带隙基准电路的第一偏压输入端和第二偏压输入端获得偏压，打破带隙基准电路的零电流状态。启动电路的控制端连接至带隙基准电路的输出端，使得启动电路只有在带隙基准电路的输出电压达到预期的电压值后才能关闭。
作为优选，为所述带隙基准电路的基准晶体管提供工作电流。使得启动电路在上电时，第三电压输出端直接为基准晶体管提供工作电流，使得基准晶体管脱离零电流状态而进入正常工作状态。
作为优选，输出电压至所述基准晶体管的发射极为所述基准晶体管提供工作电流。
本发明还提供一种核心电路的工作方法，适用于包括启动电路和带隙基准电路的核心电路；所述启动电路采用上述任一项所述的方法启动所述带隙基准电路。
本发明还提供一种带隙基准电路的启动方法：所述带隙基准电路的启动包括：为所述带隙基准电路提供工作电流和为所述带隙基准电路的基准晶体管提供工作电流。上述技术方案中，启动电路在上电时使得带隙基准电路的第一偏压输入端和第二偏压输入端获得偏压，打破带隙基准电路的零电流状态。启动电路在上电时，第三电压输出端直接为基准晶体管的发射极提供电压，使得基准晶体管脱离零电流状态而进入正常工作状态。
作为优选，在带隙基准电路的输出电压未达到所述带隙基准电路的预期输出电压时为带隙基准电路提供工作电流，在带隙基准电路的输出电压达到所述带隙基准电路的预期输出电压时不为所述带隙基准电路提供工作电流。启动电路的控制端连接至带隙基准电路的输出端，使得启动电路只有在带隙基准电路的输出电压达到预期的电压值后才能关闭。
作为优选，在带隙基准电路的输出电压未达到所述带隙基准电路的预期输出电压时为所述带隙基准电路的基准晶体管提供工作电流，在带隙基准电路的输出电压达到所述带隙基准电路的预期输出电压时不为所述带隙基准电路的基准晶体管提供工作电流。
本发明还提供一种核心电路的工作方法，适用于包括采用上述任一项所述启动电路和带隙基准电路的核心电路。
附图说明
附图1 是现有技术的耗材芯片的核心电路。
附图2是本发明的核心电路的系统图一。
附图3是本发明的核心电路的系统图二。
附图4是本发明的核心电路的系统图三。
附图5是本发明的核心电路的系统图四。
附图6是本发明的核心电路的电路图五。
具体实施方式
下面将结合附图对本发明的实施方式进行详细描述。
本具体实施例仅仅是对本发明的解释，其并不是对发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都收到专利法的保护。
实施例一
一种核心电路包括：带隙基准电路和用于启动所述带隙基准电路的启动电路。如图2所示，核心电路包括由启动电压提供模块、偏压输出模块、基准晶体管电压输出模块组成的启动电路，和其余器件组成的带隙基准电路。
启动电路包括：
第一电压输出端PBias1，与带隙基准电路的第一偏压输入端（场效应管MP8/MP6/MP4/MP2/MP0的栅极）电连接；
第二电压输出端PBias2，与带隙基准电路的第二偏压输入端（场效应管MP9/MP7/MP5/MP3/MP1的栅极或者MP7的漏极）电连接；
第三电压输出端Vb，与带隙基准电路的基准晶体管Q1的发射极电连接；
启动电压控制端Ctrl，与带隙基准电路的输出端VREF电连接；
电源端VDD，连接电源；
接地端GND，接地。
启动电压提供模块的电源端和地分别与启动电路的电源VDD和地GND电连接，启动电压提供模块还包括用于输出启动电压的输出端Vstart，以及控制启动电压的输出的控制端Vctrl。控制端Vctrl电连接启动电压控制端Ctrl、输出端Vstart分别电连接偏压输出模块和基准晶体管电压输出模块，使得启动电压提供模块：在启动电压控制端Ctrl的电压（即带隙基准电路的输出端VREF的电压）未达到带隙基准电路的预期输出电压（例如，预期输出电压3.3V）时为偏压输出模块和基准晶体管电压输出模块提供启动电压，在启动电压控制端Ctrl的电压达到带隙基准电路的预期输出电压时停止为偏压输出模块和基准晶体管电压输出模块提供启动电压。如图3所示，启动电路电压提供模块包括由场效应管MSP0、MSP1组成的启动电压产生单元和由场效应管MSN0组成的控制单元。场效应管MSP1的漏极作为输出端Vstart，场效应管MSN0的栅极作为控制端Vctrl。场效应管MSN0：在启动电压控制端Ctrl的电压未达到带隙基准电路的预期输出电压时保持启动电压产生单元开启，输出启动电压；在启动电压控制端Ctrl的电压达到带隙基准电路的预期输出电压时关闭启动电压产生单元，不输出启动电压。
偏压输出模块的电源端与启动电压提供模块的输出端Vstart电连接，偏压输出模块的地与启动电路的地GND电连接。偏压输出模块还分别电连接第一电压输出端PBias1和第二电压输出端PBias2的两个输出端，使得偏压输出模块：在电源端有启动电压输入时在第一电压输出端PBias1和第二电压输出端PBias2之间输出电压；在电源端没有启动电压输入时在第一电压输出端PBias1和第二电压输出端PBias2之间无电压输出。如图4所示，偏压输出模块由场效应管MSN3、MSN2、MSN4组成，场效应管MSN2、MSN3的栅极均连接至启动电压输出模块的输出端，场效应管MSN3的漏极电连接第一电压输出端PBias1，场效应管MSN2的漏极电连接第二电压输出端PBias2，使得当启动电压输出模块输出启动电压时，第一电压输出端PBias1和第二输电压输出端PBias2之间输出电压，为带隙基准电路提供工作电流。
基准晶体管电压输出模块的输入端与启动电压提供模块的输出端Vstart电连接，基准晶体管电压输出模块的输出端与启动电路的第三电压输出端Vb电连接。使得基准晶体管电压输出模块：在输入端有启动电压输入时输出电压至第三电压输出端Vb；在没有启动电压输入在第三电压输出端Vb无电压输出。如图5所示，基准晶体管电压输出模块由反相器INV0和场效应管MSP4组成。反相器INV0的输入端与启动电压提供模块的输出端Vstart电连接，场效应管MSP4的漏极作为输出端电连接第三电压输出端Vb，启动电压提供模块输出的启动电压输出至与带隙基准电路的基准晶体管Q1的发射极电连接的第三电压输出端Vb，从而直接为基准晶体管Q1提供工作电流。
本实施例的核心电路的详细电路如图6所示，包括上述由场效应管MSP0、MSP1、MSN0、MSN2、MSN3、MSN4、MSP4和INV0组成的启动电路，其中MSP0、MSP1、MSN0可以在启动电路上电时（即电源输入端VDD有电源输入时）产生一个启动电压VStart，该启动电压能够使带隙基准电路获得第一电压输出端PBias1输出的电压和第二电压输出端PBias2输出的电压，从而获得工作电流；启动电压VStart经过反相器INV0后连接到带隙基准电路的基准晶体管Q1的发射极，使基准晶体管Q1能够摆脱零电流状态；而由带隙基准电路的输出电压VREF控制的控制的单元MSN0管，可以使得只有在带隙基准电路的输出电压达到预期的电压值的时候，启动电路才会关断。
本实施例的启动电路，采用下述方法启动带隙基准电路：为带隙基准电路提供工作电流和为带隙基准电路的基准晶体管提供工作电流。例如，在带隙基准电路的输出电压未达到带隙基准电路的预期输出电压时为带隙基准电路提供工作电流，在带隙基准电路的输出电压达到带隙基准电路的预期输出电压时不为带隙基准电路提供工作电流。具体的，通过输出电压至基准晶体管的发射极为基准晶体管提供工作电流。来解决了背景技术中所提出的多个技术问题。
本实施例的核心电路的启动电路开启工作状态：
1.当启动电路上电（即电源输入端VDD有电源输入时）的时候，由于MSP0、MSP1两个PMOS管的栅极接地GND，使得MSP0的栅极和源极之间的电压VGS低于其开启电压。
2.场效应管MSP0将会导通，同样原理的MSP1也将会导通，但是此时并没有VREF产生，所以场效应管MSN0是截止的。所以此时将会形成启动电压VStart，并随着VDD电压的升高而升高。
3.启动电压VStart连接到场效应管MSN2和MSN3的栅极，随着启动电压VStart的升高，当场效应管MSN2、MSN3的栅极电压大于其开启电压的时候，这两个NMOS管就会导通，打破第一电压输出端PBias1和第二电压输出端PBias2的未知状态，使得带隙基准电路有电流的流入（即产生工作电流）。
本实施例的启动电路使得带隙基准电路的基准晶体管Q1有电流流过（即为基准晶体管提供工作电流）：
图1所示的带隙基准电路，当启动电路上电（即电源输入端VDD有电源输入时）以后，第一电压输出端PBias1和第二电压输出端PBias2之间产生偏压后，该偏压本应该使得带隙基准电路进入到正常工作状态，带隙基准电路的两个三极管Q0和Q1应该导通，但是由于这两个三极管两侧分别并联了R3和R4电阻，电阻R3和R4成为电流通路，有可能造成场效应管MP1和MP3的漏极电压不能开启核心电路中的三极管 Q0和Q1，带隙基准电路将不能正常的工作。
如图6所示，本实施中的带隙基准电路，加入了基准晶体管电压输出模块。该模块包括受启动电压VStart控制的反相器INV0及INV0所控制的场效应管MSP4，MSP4的源极接电源VDD，漏极接到三极管Q1的发射极。当启动电路上电的时候（即电源输入端VDD有电源输入时），启动电压VStart随着电源VDD的电压升高而升高，当电源VDD和启动电压VStart上升到可以使反相器INV0工作的时候， INV0开始工作将会使场效应管MSP4导通，该PMOS管的导通能够将电源VDD的电压传输到三极管Q1的发射极端，有效的避免因为电阻R3和R4形成的电流支路使三极管Q1不能开启的情况。 从而通过以上方法，有效的避免三极管Q1无法导通的情况，使电路脱离第三个简并点而处于所需要的第二个简并点。
启动电路确保带隙基准电路产生预期电压：
图1中所示启动电路的关断是通过MSN0的导通来实现。MSN0的导通将会使启动电压VStart降低到不能够开启任何MOS管，带隙基准电路进入正常工作状态。但是，由于MSN0是由MSN1的漏极控制，而当场效应管MSP2和MSP3导通后就会使场效应管MSN1的漏极产生一个高电压，进而使得MSN0导通。在这种情况下，如果应用图1所示核心电路的耗材芯片在上电时电源VDD的电压上升速度过慢，由于MSN0的导通使得并未上升到一定电压值的启动电压Vstart拉低，MSN2和MNS3截止，启动电路关断。因此，图1所示的启动电路在电源VDD未上升到一定电压值前，启动电路就会处于不停的开启后关断，关断后重启开启的震荡状态，造成带隙基准电路的输出电压VREF并未达到预期值并且在此期间会不停震荡。
而如图6所示本实施例的核心电路中，控制启动电路关断的控制单元MSN0的控制电压并不是由图1中场效应管MSP2和MSP3所连接的MSN1的漏极电压而控制，而是将带隙基准电路的输出电压VREF连接到MSN0的栅极。这样只有当带隙基准电路的输出端VREF产生预期的电压值的时候，MSN0管子才会导通，启动电路才会关闭。因为当带隙基准电路的输出端VREF产生预期电压的时候，要求的电源VDD一定已经到达正常工作的电压，所以不会有因为电源VDD上电慢而引起的启动电路重复开启和关断的状态。通过以上方法，有效避免了由于电源上电慢可能引起的带隙基准电路的输出电压VREF的震荡现象。
电源VDD非正常变化后避免带隙基准电路进入第三简并点 ：
在核心电路的供电过程中，难以避免电源VDD的不正常变化。但是如图1所示的核心电路，当电源VDD经历了不正常变化然后又重新稳定后，也有可能使带隙基准电路进入我们不需要的简并点，而无法正常工作。
而如图6所示本实施例的核心电路中，由于启动电路的MSN0是由带隙基准电路的输出端VREF的电压控制的，所以当电源VDD非正常变化重新稳定后，如果带隙基准电路的输出端VREF的电压未到达预期值，启动电路就会重启启动，从而能够使带隙基准电路避免进入不需要的简并点的状态，使带隙基准电路重新恢复正常工作。
综上所述，本发明的核心在于提供一种受VREF控制的启动电路，该启动电路的优势如下：
1）能有效的避免因带隙基准电路中与基极和集电极短接的三极管并联的电阻形成的电流支路使三极管不能开启的情况；
2）避免因为电源上电慢而引起的启动电路重复开启和关断；
3）通过指定带隙基准电路输出的VREF能即时有效得调节启动电路工作在需要的状态。
实施例二
一种耗材芯片，包括实施例一所述的核心电路。
实施例三
一种耗材包括实施例二所述的耗材芯片。
虽然结合附图描述了本发明的实施方式，但是本领域普通技术人员可以在所附权利要求的范围内做出各种变形或修改。

Claims (19)

1.一种启动电路，其特征在于，包括：
第一电压输出端，与带隙基准电路的第一偏压输入端电连接；
第二电压输出端，与带隙基准电路的第二偏压输入端电连接；
第三电压输出端，与带隙基准电路的基准晶体管的发射极电连接；
启动电压控制端，与带隙基准电路的输出端电连接；
所述启动电路，在有电源输入时通过所述第一电压输出端和所述第二电压输出端为所述带隙基准电路提供工作电流；
所述启动电路，在有电源输入时通过所述第三电压输出端为所述带隙基准电路的基准晶体管提供工作电流；
所述启动电路，在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭。
2.根据权利要求1所述的一种启动电路，其特征在于，包括启动电压提供模块、偏压输出模块；
所述启动电压提供模块电连接所述偏压输出模块、所述启动电压控制端，使得所述启动电压提供模块：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为所述偏压输出模块提供启动电压，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时停止为所述偏压输出模块提供启动电压；
所述偏压输出模块电连接所述第一电压输出端和所述第二电压输出端，使得所述偏压输出模块：在有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间输出电压；在没有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间无电压输出。
3.根据权利要求2所述的一种启动电路，其特征在于：
所述启动电路电压提供模块，包括启动电压产生单元、控制单元；
所述控制单元电连接所述启动电压产生单元、所述启动电压控制端，使得所述控制单元：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时保持所述启动电压产生单元开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭所述启动电压产生单元。
4.根据权利要求1所述的一种启动电路，其特征在于，还包括：
基准晶体管电压输出模块；
所述基准晶体管电压输出模块的输出端电连接所述第三电压输出端，使得基准晶体管电压输出模块：在有启动电压输入时输出电压至所述第三电压输出端；在没有启动电压输入在所述第三电压输出端无电压输出。
5.根据权利要求4所述的一种启动电路，其特征在于，还包括：
启动电压提供模块；
所述启动电压提供模块电连接所述基准晶体管电压输出模块、所述启动电压控制端，使得所述启动电压提供模块：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为所述基准晶体管电压输出模块提供启动电压，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时停止为所述基准晶体管电压输出模块提供启动电压。
6.根据权利要求5所述的一种启动电路，其特征在于：
所述启动电路电压提供模块，包括启动电压产生单元、控制单元；
所述控制单元电连接所述启动电压产生单元、所述启动电压控制端，使得所述控制单元：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时保持所述启动电压产生单元开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭所述启动电压产生单元。
7.根据权利要求1所述的一种启动电路，其特征在于：包括启动电压提供模块、偏压输出模块、基准晶体管电压输出模块；
所述启动电压提供模块电连接所述偏压输出模块、所述启动电压控制端、所述基准晶体管电压输出模块，使得所述启动电压提供模块：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时为所述偏压输出模块和所述基准晶体管电压输出模块提供启动电压，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时停止为所述偏压输出模块和所述基准晶体管电压输出模块提供启动电压；
所述偏压输出模块电连接所述第一电压输出端和所述第二电压输出端，使得所述偏压输出模块：在有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间输出电压；在没有启动电压输入时在所述第一电压输出端和所述第二电压输出端之间无电压输出；
所述基准晶体管电压输出模块的输出端电连接所述第三电压输出端，使得基准晶体管电压输出模块：在有启动电压输入时输出电压至所述第三电压输出端；在没有启动电压输入在所述第三电压输出端无电压输出。
8.根据权利要求7所述的一种启动电路，其特征在于：
所述启动电路电压提供模块，包括启动电压产生单元、控制单元；
所述控制单元电连接所述启动电压产生单元、所述启动电压控制端，使得所述控制单元：在所述启动电压控制端的电压未达到所述带隙基准电路的预期输出电压时保持所述启动电压产生单元开启，在所述启动电压控制端的电压达到所述带隙基准电路的预期输出电压时关闭所述启动电压产生单元。
9.一种核心电路，包括启动电路和带隙基准电路，其特征在于：
所述启动电路如权利要求1-8中任一项所述。
10.一种耗材芯片，其特征在于：包括权利要求9所述的核心电路。
11.一种耗材，其特征在于：包括权利要求10所述的耗材芯片。
12.一种带隙基准电路的启动方法，其特征在于：
在带隙基准电路的输出电压未达到所述带隙基准电路的预期输出电压时为带隙基准电路提供工作电流，在带隙基准电路的输出电压达到所述带隙基准电路的预期输出电压时不为所述带隙基准电路提供工作电流。
13.根据权利要求12所述的一种带隙基准电路的启动方法，其特征在于：
为所述带隙基准电路的基准晶体管提供工作电流。
14.根据权利要求13所述的一种带隙基准电路的启动方法，其特征在于：
输出电压至所述基准晶体管的发射极为所述基准晶体管提供工作电流。
15.一种核心电路的工作方法，适用于包括启动电路和带隙基准电路的核心电路；其特征在于：
所述启动电路采用权利要求12-14中任一项所述的方法启动所述带隙基准电路。
16.一种带隙基准电路的启动方法，其特征在于：
带隙基准电路的启动包括：为所述带隙基准电路提供工作电流和为所述带隙基准电路的基准晶体管提供工作电流。
17.根据权利要求16所述的一种带隙基准电路的启动方法，其特征在于：
在带隙基准电路的输出电压未达到所述带隙基准电路的预期输出电压时为带隙基准电路提供工作电流，在带隙基准电路的输出电压达到所述带隙基准电路的预期输出电压时不为所述带隙基准电路提供工作电流。
18.根据权利要求16所述的一种带隙基准电路的启动方法，其特征在于：
在带隙基准电路的输出电压未达到所述带隙基准电路的预期输出电压时为所述带隙基准电路的基准晶体管提供工作电流，在带隙基准电路的输出电压达到所述带隙基准电路的预期输出电压时不为所述带隙基准电路的基准晶体管提供工作电流。
19.一种核心电路的工作方法，适用于包括启动电路和带隙基准电路的核心电路；其特征在于：
所述启动电路采用权利要求16-18中任一项所述的方法启动所述带隙基准电路。
CN201811068080.9A 2018-09-13 2018-09-13 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法 Pending CN109343631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811068080.9A CN109343631A (zh) 2018-09-13 2018-09-13 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811068080.9A CN109343631A (zh) 2018-09-13 2018-09-13 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法

Publications (1)

Publication Number Publication Date
CN109343631A true CN109343631A (zh) 2019-02-15

Family

ID=65304991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811068080.9A Pending CN109343631A (zh) 2018-09-13 2018-09-13 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法

Country Status (1)

Country Link
CN (1) CN109343631A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908426A (zh) * 2019-10-30 2020-03-24 西安空间无线电技术研究所 一种总剂量防护带隙基准源电路
CN113641208A (zh) * 2021-08-18 2021-11-12 珠海博雅科技有限公司 带隙基准电路
CN114035636A (zh) * 2021-11-12 2022-02-11 深圳飞骧科技股份有限公司 带隙基准启动电路及射频芯片
CN114442713A (zh) * 2020-11-02 2022-05-06 圣邦微电子（北京）股份有限公司 一种微功耗的电流基准启动电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105912060A (zh) * 2016-05-31 2016-08-31 杭州旗捷科技有限公司 一种墨盒芯片
CN106155172A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有无过冲特性的启动电路及带隙基准电路
CN106155160A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性和自启动电路的带隙基准电路
CN106843350A (zh) * 2016-12-20 2017-06-13 宁波芯路通讯科技有限公司 带隙基准电路
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
CN208766549U (zh) * 2018-09-13 2019-04-19 杭州旗捷科技有限公司 启动电路、核心电路、耗材芯片、耗材

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155172A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有无过冲特性的启动电路及带隙基准电路
CN106155160A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性和自启动电路的带隙基准电路
CN105912060A (zh) * 2016-05-31 2016-08-31 杭州旗捷科技有限公司 一种墨盒芯片
CN106843350A (zh) * 2016-12-20 2017-06-13 宁波芯路通讯科技有限公司 带隙基准电路
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
CN208766549U (zh) * 2018-09-13 2019-04-19 杭州旗捷科技有限公司 启动电路、核心电路、耗材芯片、耗材

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110908426A (zh) * 2019-10-30 2020-03-24 西安空间无线电技术研究所 一种总剂量防护带隙基准源电路
CN110908426B (zh) * 2019-10-30 2022-04-22 西安空间无线电技术研究所 一种总剂量防护带隙基准源电路
CN114442713A (zh) * 2020-11-02 2022-05-06 圣邦微电子（北京）股份有限公司 一种微功耗的电流基准启动电路
CN114442713B (zh) * 2020-11-02 2024-03-15 圣邦微电子（北京）股份有限公司 一种微功耗的电流基准启动电路
CN113641208A (zh) * 2021-08-18 2021-11-12 珠海博雅科技有限公司 带隙基准电路
CN113641208B (zh) * 2021-08-18 2022-03-01 珠海博雅科技股份有限公司 带隙基准电路
CN114035636A (zh) * 2021-11-12 2022-02-11 深圳飞骧科技股份有限公司 带隙基准启动电路及射频芯片
CN114035636B (zh) * 2021-11-12 2022-07-08 深圳飞骧科技股份有限公司 带隙基准启动电路及射频芯片
WO2023082564A1 (zh) * 2021-11-12 2023-05-19 深圳飞骧科技股份有限公司 带隙基准启动电路及射频芯片

Similar Documents

Publication Publication Date Title
CN109343631A (zh) 启动电路、核心电路、耗材芯片、耗材、带隙基准电路的启动方法、核心电路的工作方法
CN208766549U (zh) 启动电路、核心电路、耗材芯片、耗材
CN107943182B (zh) 带隙基准源启动电路
CN108958344A (zh) 基体偏压产生电路
US20040046532A1 (en) Low dropout voltage regulator using a depletion pass transistor
CN107209524B (zh) 线性电源和使用其的电子装置
CN105680431B (zh) 一种可调节限流保护电路
CN101335518A (zh) 半导体装置
CN101510107A (zh) 恒流电路
CN103633617B (zh) 一种应用于大功率电机驱动芯片的过流保护检测电路
CN102207743A (zh) 内部电源电压生成电路
CN109461467A (zh) 门极控制电路
TW202113530A (zh) 基體偏壓產生電路
CN109039328A (zh) 支持压力测试的具有栅极钳位的驱动器电路
CN103019295B (zh) 启动重置信号产生装置及方法
CN102055458B (zh) 保险和容限驱动器架构和方法
CN101178608A (zh) 一种具有温度保护电路的低压差线性稳压器
CN108075755B (zh) 功率模块与其控制方法
CN106155160B (zh) 一种具有高电源抑制比特性和自启动电路的带隙基准电路
CN105811925B (zh) 环形振荡器
CN109491447A (zh) 一种应用于带隙基准电路的启动电路
CN110045777A (zh) 逆流防止电路以及电源电路
CN106843350A (zh) 带隙基准电路
CN109698688A (zh) 反相器
CN106209029B (zh) 环形振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination