CN114023723A - 高压器件测试结构及缺陷检测方法 - Google Patents

高压器件测试结构及缺陷检测方法 Download PDF

Info

Publication number
CN114023723A
CN114023723A CN202111226509.4A CN202111226509A CN114023723A CN 114023723 A CN114023723 A CN 114023723A CN 202111226509 A CN202111226509 A CN 202111226509A CN 114023723 A CN114023723 A CN 114023723A
Authority
CN
China
Prior art keywords
test
voltage
voltage device
trench isolation
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111226509.4A
Other languages
English (en)
Inventor
夏禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111226509.4A priority Critical patent/CN114023723A/zh
Publication of CN114023723A publication Critical patent/CN114023723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种高压器件测试结构，包括：衬底和测试单元，所述衬底包括：中压IO区以及位于中压IO区两侧的两个低压核心区；所述测试单元包括：依次相连的第一焊盘、第一个第一测试部件、第二测试部件、第二个第一测试部件和第二焊盘，各所述第一测试部件分别对应设置于各所述低压核心区上，所述第二测试部件设置于所述中压IO区上。本发明还提供一种缺陷检测方法。本申请利用第一测试部件对应检测低压核心区上是否有Dummy Poly的残留以及利用第二测试部件对应检测中压IO区上是否有Dummy Poly的残留，可以针对高压器件金属栅极制程稳定性实现大量且全面的检测，提高了检测的速度和效率。

Description

高压器件测试结构及缺陷检测方法
技术领域
本申请涉及半导体器件技术领域，具体涉及一种高压器件测试结构及缺陷检测方法。
背景技术
随着晶体管的尺寸不断的缩小，HKMG(高K绝缘层+金属栅极)逐步取代原有的二氧化硅绝缘层+多晶硅栅的配置，成为28nm以下制程不可或缺的一部分。
金属栅极制程通常先采用Dummy Poly制作无定型硅栅(伪多晶硅栅栅)，然后在后续制程将Dummy Poly通过干法刻蚀工艺、湿法刻蚀工艺去除以形成沟槽，最后在该沟槽中填入金属材料形成金属栅极。但是由于在高压器件中，低压核心区的栅氧化层和中压IO区的栅氧化层的厚度差异较大，导致STI/AA(浅沟道隔离结构/有源区)的台阶差异相对也较大。而STI/AA台阶的差异又会直接影响Dummy Poly去除的制程窗口(window)。试验数据表明，如果台阶差异存在过大，将使得Dummy Poly无法全局的被去除干净，影响后续金属材料的填入，造成器件失效。
为了检测金属栅极制程稳定性，目前只能通过缺陷扫描的方法，但该方法采样速度较低，无法大量且全面的检测。
发明内容
本申请提供了一种高压器件测试结构及缺陷检测方法，可以解决高压器件中在检测金属栅极制程稳定性时，缺陷扫描的采样速度较低以及检测太过局限的问题。
一方面，本申请实施例提供了一种高压器件测试结构，包括：
衬底，所述衬底包括：两个低压核心区和一个中压IO区，所述低压核心区分别位于所述中压IO区的两相对侧；
测试单元，所述测试单元包括：第一焊盘、第二焊盘、两个第一测试部件和一个第二测试部件，其中，所述第一焊盘、第一个所述第一测试部件、所述第二测试部件、第二个所述第一测试部件和所述第二焊盘依次相连，各所述第一测试部件分别对应设置于各所述低压核心区上，所述第二测试部件设置于所述中压IO区上。
可选的，在所述高压器件测试结构中，所述低压核心区包含多个第一浅沟道隔离结构和多个第一有源区，所述第一浅沟道隔离结构和所述第一有源区从左往右依次交替排布，所述第一测试部件至少设置于所有的所述第一有源区上；所述中压IO区包含多个第二浅沟道隔离结构和多个第二有源区，所述第二浅沟道隔离结构和所述第二有源区从左往右依次交替排布，所述第二测试结构至少覆盖所有的所述第二浅沟道隔离结构和所述第二有源区的交界面。
可选的，在所述高压器件测试结构中，所述第一测试部件包括：多个并排设置并且依次串连的第一杆部。
可选的，在所述高压器件测试结构中，所述第一杆部在宽度上的尺寸为28nm～55nm，相邻的所述第一杆部之间的间距为80nm～150nm。
可选的，在所述高压器件测试结构中，所述第一杆部均匀铺设于所述第一有源区的表面和所述第一浅沟道隔离结构的表面。
可选的，在所述高压器件测试结构中，所述第二测试部件包括：多个并排设置并且依次串连的第二杆部。
可选的，在所述高压器件测试结构中，所述第二杆部在宽度上的尺寸为80nm～900nm，相邻的所述第二杆部之间的间距为100nm～500nm。
可选的，在所述高压器件测试结构中，所述第二杆部均匀铺设于所述第二有源区的表面和所述第二浅沟道隔离结构的表面，并且所有的所述第二浅沟道隔离结构和第二有源区的交界面上均对应设置有一个所述第二杆部。
可选的，在所述高压器件测试结构中，所述测试单元还包括：第三焊盘和第四焊盘，所述第三焊盘设置于第一个所述第一测试部件和所述第二测试部件之间，所述第四焊盘设置于所述第二测试部件和第二个所述第一测试部件之间。
可选的，在所述高压器件测试结构中，所述第一测试部件和所述第二测试部件均为蛇形结构。
另一方面，本申请实施例提供了一种缺陷检测方法，包括：
提供所述高压器件测试结构；
在所述高压器件测试结构的测试单元的第一焊盘和所述测试结构的测试单元的第二焊盘之间施加电压；
检测所述测试单元的第一测试部件和所述测试单元的第二测试部件的电流；
根据所述电流计算出所述第一测试部件和所述第二测试部件的电阻；
根据所述电阻的数值大小来判断高压器件表面是否存在缺陷。
本申请技术方案，至少包括如下优点：
本申请利用所述第一测试部件对应检测所述低压核心区上是否有Dummy Poly的残留以及利用所述第二测试部件对应检测所述中压IO区上是否有Dummy Poly的残留，可以针对高压器件金属栅极制程稳定性实现大量且全面的检测，提高了检测的速度和效率，避免了高压无法大量且全面地检测的情况，提高了器件检测的全面性，也避免了高压器件失效的情况，保证了器件的良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的衬底俯视示意图；
图2是本发明实施例的衬底剖视示意图；
图3是本发明实施例的测试单元的示意图；
图4是本发明实施例的高压器件测试结构俯视示意图；
图5是本发明实施例的高压器件测试结构剖视示意图；
其中，附图标记说明如下：
100-衬底，10-低压核心区，11-第一有源区，12-第一浅沟道隔离结构，20-中压IO区，21-第二有源区，22-第二浅沟道隔离结构，23-第二有源区与第二浅沟道隔离结构的交界面；
200-测试单元，31-第一焊盘，32-第二焊盘，33-第三焊盘，34-第四焊盘，40-第一测试部件，41-第一杆部，50-第二测试杆部，51-第二杆部。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种高压器件测试结构，参考图4和图5，图4是本发明实施例的高压器件测试结构俯视示意图，图5是本发明实施例的高压器件测试结构剖视示意图，所述高压器件测试结构包括：衬底100和测试单元200。
具体的，请参考图1和图2，图1是本发明实施例的衬底俯视示意图，图2是本发明实施例的衬底剖视示意图，所述衬底100包括：两个低压核心区10和一个中压IO区20，所述低压核心区10分别位于所述中压IO区20的两相对侧。进一步的，所述低压核心区10包含多个第一浅沟道隔离结构12和多个第一有源区11，所述第一浅沟道隔离结构12和所述第一有源区11从左往右依次交替排布，由于所述第一浅沟道隔离结构12和所述第一有源区11在衬底中它们二者应力不同的原因，所以所述第一浅沟道隔离结构12的上表面会高出所述第一有源区11的上表面一些。在本实施例中，所述第一浅沟道隔离结构12和所述第一有源区11在所述中压IO区20中可以有多组，从图1中可以看出，各组所述第一浅沟道隔离结构12和所述第一有源区11前后排布。所述中压IO区20可以包含多个第二浅沟道隔离结构22和多个第二有源区21，所述第二浅沟道隔离结构22和所述第二有源区21也是从左往右依次交替排布。
进一步的，请参考图3，图3是本发明实施例的测试单元示意图。所述测试单元200包括：第一焊盘31、第二焊盘32、两个第一测试部件40和一个第二测试部件50，其中，所述第一焊盘31、第一个所述第一测试部件40、所述第二测试部件50、第二个所述第一测试部件40和所述第二焊盘32依次相连，各所述第一测试部件40分别对应设置于各所述低压核心区10上，所述第二测试部件50设置于所述中压IO区20上。本申请将所述第一测试部件40设置于所述低压核心区10上，将所述第二测试部件50设置于所述中压IO区20上，从而检测所述低压核心区10和/或所述中压IO区20上是否有Dummy Poly的残留，从而针对高压器件金属栅极制程稳定性实现大量且全面的检测，从而提高了检测的速度和效率。
在高压器件的制造过程中，所述低压核心区10在后道工艺中去除形成在所述第一有源区11和所述第一浅沟道隔离结构12上的dummy poly时，因所述第一浅沟道隔离结构12的上表面稍高于所述第一有源区11的上表面，所述第一有源区11的上表面容易有dummypoly的残留。此外，所述中压IO区20中，因在执行LDD IMP(轻掺杂漏离子注入)工艺之后，所述第二有源区21边缘的所述第二浅沟道隔离结构22因LDD IMP工艺的关系会形成小的缺口，导致所述第二有源区21边缘的所述第二浅沟道隔离结构22会低于第二有源区21，而且较厚的中压栅氧化层的厚度还会加大高度差，使第二有源区21边缘的dummy poly过厚，导致所述第二浅沟道隔离结构22和所述第二有源区21的交界面23位置的dummy poly容易去不干净。所以本发明中，参考图4，所述第一测试部件40至少设置于所有的所述第一有源区11上，所述第二测试结构50至少覆盖所有的所述第二浅沟道隔离结构22和所述第二有源区21的交界面23。这样可以保证本发明提供的高压器件测试结构可以覆盖到所有的可能残留dummy poly的表面，从而在利用该高压器件测试结构检测时，可以快速并精准的发现高压器件表面的所有缺陷，提高了高压器件金属栅极制程的稳定性，提高了高压器件的良率。
较佳的，所述第一测试部件40和所述第二测试部件50均为蛇形结构。所述第一测试部件40和所述第二测试部件50均可以是金属栅。
具体的，参考图3-图5，所述第一测试部件40包括：多个并排设置并且依次串连的第一杆部41。所述第一杆部41均匀铺设于所述第一有源区11的表面和所述第一浅沟道隔离结构12的表面。所述第一杆部41自身的宽度尺寸以及相邻的所述第一杆部41之间的间距均可以根据所述低压核心区10整体衬底上表面的面积的大小以及其中的所述第一有源区11的上表面的面积的大小和所述第一浅沟道隔离结构12的上表面的面积的大小来调节，本发明需要保证所述第一杆部41至少均匀铺设于所述第一有源区11的表面以方便检测所述第一有源区11的表面是否有dummy poly的残留。本实施例中，所述第一杆部41在宽度上的尺寸可以设置为28nm～55nm，相邻的所述第一杆部41之间的间距可以为80nm～150nm。
进一步的，参考图3-图5，所述第二测试部件50包括：多个并排设置并且依次串连的第二杆部51。所述第二杆部51均匀铺设于所述第二有源区21的表面和所述第二浅沟道隔离结构22的表面，并且所有的所述第二浅沟道隔离结构22和第二有源区21的交界面23上均对应设置有一个所述第二杆部51。所述第二杆部51自身的宽度尺寸以及相邻的所述第二杆部51之间的间距均可以根据所述中压IO区20整体衬底上表面的面积的大小以及其中的所述第二有源区21的上表面的面积的大小和所述第二浅沟道隔离结构22的上表面的面积的大小来调节，本发明需要保证所述第二杆部51至少所有的所述第二浅沟道隔离结构22和第二有源区21的交界面23以方便检测所述第二浅沟道隔离结构22和第二有源区21的交界面23位置是否有dummy poly的残留。在本实施例中，所述第二杆部51在宽度上的尺寸为80nm～900nm，相邻的所述第二杆部51之间的间距为100nm～500nm。
另一方面，本申请实施例提供了一种缺陷检测方法，包括：
提供所述高压器件测试结构；
在所述高压器件测试结构的测试单元200的第一焊盘31和所述测试结构的测试单元200的第二焊盘32之间施加电压；
检测所述测试单元200的第一测试部件40和所述测试单元200的第二测试部件50的电流；
根据所述电流计算出所述第一测试部件40和所述第二测试部件50的电阻；
根据所述电阻的数值大小来判断所述低压核心区10表面和所述中压IO区20表面是否存在缺陷，即根据该电阻的数值大小判断所述低压核心区10的第一有源区11和/或所述中压IO区所有的所述第二浅沟道隔离结构22和第二有源区21的交界面23是否存在dummypoly的残留。
较佳的，所述测试单元200还包括：第三焊盘33和第四焊盘34，所述第三焊盘33设置于第一个所述第一测试部件40和所述第二测试部件50之间，所述第四焊盘34设置于所述第二测试部件50和第二个所述第一测试部件40之间。本申请实施例提供的缺陷检测方法也可以在所述第一焊盘31和第三焊盘33之间施加电压，检测第一个所述第一测试部件40的电流，根据该电流计算出所述第一个所述第一测试部件40的电阻，根据电阻的数值大小来判断所述低压核心区10表面是否存在缺陷(判断所述低压核心区10表面是否有dummy poly的残留)。同理，本申请实施例提供的缺陷检测方法也可以在所述第三焊盘33和所述第四焊盘34之间施加电压，检测所述第二测试部件50的电流，根据该电流计算出所述第二测试部件50的电阻，根据电阻的数值大小来判断所述中压IO区20表面是否存在缺陷(判断所述中压IO区20表面是否有dummy poly的残留)。同理，本申请实施例提供的缺陷检测方法也可以在第四焊盘34和所述第二焊盘32之间施加电压，检测第二个所述第一测试部件40的电流，根据该电流计算出所述第二个所述第一测试部件40的电阻，根据电阻的数值大小来判断对应的这个所述低压核心区10表面是否存在缺陷(判断所述低压核心区10表面是否有dummypoly的残留)。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (11)

1.一种高压器件测试结构，其特征在于，包括：
衬底，所述衬底包括：两个低压核心区和一个中压IO区，所述低压核心区分别位于所述中压IO区的两相对侧；
测试单元，所述测试单元包括：第一焊盘、第二焊盘、两个第一测试部件和一个第二测试部件，其中，所述第一焊盘、第一个所述第一测试部件、所述第二测试部件、第二个所述第一测试部件和所述第二焊盘依次相连，各所述第一测试部件分别对应设置于各所述低压核心区上，所述第二测试部件设置于所述中压IO区上。
2.根据权利要求1所述的高压器件测试结构，其特征在于，所述低压核心区包含多个第一浅沟道隔离结构和多个第一有源区，所述第一浅沟道隔离结构和所述第一有源区从左往右依次交替排布，所述第一测试部件至少设置于所有的所述第一有源区上；所述中压IO区包含多个第二浅沟道隔离结构和多个第二有源区，所述第二浅沟道隔离结构和所述第二有源区从左往右依次交替排布，所述第二测试结构至少覆盖所有的所述第二浅沟道隔离结构和所述第二有源区的交界面。
3.根据权利要求2所述的高压器件测试结构，其特征在于，所述第一测试部件包括：多个并排设置并且依次串连的第一杆部。
4.根据权利要求3所述的高压器件测试结构，其特征在于，所述第一杆部在宽度上的尺寸为28nm～55nm，相邻的所述第一杆部之间的间距为80nm～150nm。
5.根据权利要求3所述的高压器件测试结构，其特征在于，所述第一杆部均匀铺设于所述第一有源区的表面和所述第一浅沟道隔离结构的表面。
6.根据权利要求2所述的高压器件测试结构，其特征在于，所述第二测试部件包括：多个并排设置并且依次串连的第二杆部。
7.根据权利要求6所述的高压器件测试结构，其特征在于，所述第二杆部在宽度上的尺寸为80nm～900nm，相邻的所述第二杆部之间的间距为100nm～500nm。
8.根据权利要求6所述的高压器件测试结构，其特征在于，所述第二杆部均匀铺设于所述第二有源区的表面和所述第二浅沟道隔离结构的表面，并且所有的所述第二浅沟道隔离结构和第二有源区的交界面上均对应设置有一个所述第二杆部。
9.根据权利要求1所述的高压器件测试结构，其特征在于，所述测试单元还包括：第三焊盘和第四焊盘，所述第三焊盘设置于第一个所述第一测试部件和所述第二测试部件之间，所述第四焊盘设置于所述第二测试部件和第二个所述第一测试部件之间。
10.根据权利要求1所述的高压器件测试结构，其特征在于，所述第一测试部件和所述第二测试部件均为蛇形结构。
11.一种缺陷检测方法，其特征在于，包括：
提供如权利要求1至10中的任一项所述的高压器件测试结构；
在所述高压器件测试结构的测试单元的第一焊盘和所述测试结构的测试单元的第二焊盘之间施加电压；
检测所述测试单元的第一测试部件和所述测试单元的第二测试部件的电流；
根据所述电流计算出所述第一测试部件和所述第二测试部件的电阻；
根据所述电阻的数值大小来判断高压器件表面是否存在缺陷。
CN202111226509.4A 2021-10-21 2021-10-21 高压器件测试结构及缺陷检测方法 Pending CN114023723A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111226509.4A CN114023723A (zh) 2021-10-21 2021-10-21 高压器件测试结构及缺陷检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111226509.4A CN114023723A (zh) 2021-10-21 2021-10-21 高压器件测试结构及缺陷检测方法

Publications (1)

Publication Number Publication Date
CN114023723A true CN114023723A (zh) 2022-02-08

Family

ID=80057073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111226509.4A Pending CN114023723A (zh) 2021-10-21 2021-10-21 高压器件测试结构及缺陷检测方法

Country Status (1)

Country Link
CN (1) CN114023723A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140564A1 (en) * 2011-12-06 2013-06-06 Globalfoundries Inc. Electrical Test Structure for Devices Employing High-K Dielectrics or Metal Gates
US20130234138A1 (en) * 2012-03-12 2013-09-12 Globalfoundries Inc. Electrical test structure for determining loss of high-k dielectric material and/or metal gate material
CN104425455A (zh) * 2013-09-09 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构边沟问题的测试结构和方法
CN104576614A (zh) * 2013-10-22 2015-04-29 三星电子株式会社 半导体器件、半导体器件的测试结构和测试方法
CN108630659A (zh) * 2017-03-15 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测结构及其制备方法、检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140564A1 (en) * 2011-12-06 2013-06-06 Globalfoundries Inc. Electrical Test Structure for Devices Employing High-K Dielectrics or Metal Gates
US20130234138A1 (en) * 2012-03-12 2013-09-12 Globalfoundries Inc. Electrical test structure for determining loss of high-k dielectric material and/or metal gate material
CN104425455A (zh) * 2013-09-09 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构边沟问题的测试结构和方法
CN104576614A (zh) * 2013-10-22 2015-04-29 三星电子株式会社 半导体器件、半导体器件的测试结构和测试方法
CN108630659A (zh) * 2017-03-15 2018-10-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测结构及其制备方法、检测方法

Similar Documents

Publication Publication Date Title
KR100398955B1 (ko) 이이피롬 메모리 셀 및 형성 방법
US20050247930A1 (en) Shallow trench isolation void detecting method and structure for the same
WO2019105398A1 (en) Dynamic random access memory array, semiconductor layout structure and fabrication method thereof
JPH09199730A (ja) 半導体装置及びその製造方法
CN102760726B (zh) 半导体检测结构及其形成方法、检测方法
CN211017081U (zh) 半导体结构
TW564512B (en) Test key of detecting whether the overlay of gate structure and deep trench capacitor of DRAM with vertical transistors is normal and test method of the same
CN114023723A (zh) 高压器件测试结构及缺陷检测方法
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
CN101853843B (zh) 半导体器件栅氧化层完整性的测试结构
CN104425455B (zh) 浅沟槽隔离结构边沟问题的测试结构和方法
CN114927505A (zh) 一种芯片的测试结构及测试方法
CN105448734A (zh) 一种改善器件双峰效应的方法和半导体器件
CN112259568B (zh) 应用于图像传感器的接触孔形成方法
CN111933544B (zh) 栅氧化层测试结构及其制造方法、栅氧化层测试基板
CN108037131B (zh) 一种对插塞缺陷进行检测的方法
CN112420518A (zh) Cis器件的多晶硅栅形成方法
JP4876440B2 (ja) 半導体装置
CN102427029A (zh) 一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺
JP2007317743A (ja) 半導体装置
CN114975365A (zh) 测试结构和测试方法
CN103904000A (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN114038835A (zh) FinFET的寄生电容测试结构和方法
CN216719941U (zh) 晶圆的测试结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination