CN113990767A - 一种电压法测试扩散结深的方法 - Google Patents

一种电压法测试扩散结深的方法 Download PDF

Info

Publication number
CN113990767A
CN113990767A CN202111264807.2A CN202111264807A CN113990767A CN 113990767 A CN113990767 A CN 113990767A CN 202111264807 A CN202111264807 A CN 202111264807A CN 113990767 A CN113990767 A CN 113990767A
Authority
CN
China
Prior art keywords
photoetching
junction depth
patterns
adjacent
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111264807.2A
Other languages
English (en)
Inventor
王怡鑫
侯斌
刘威
张文鹏
胡长青
王西岐
李照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202111264807.2A priority Critical patent/CN113990767A/zh
Publication of CN113990767A publication Critical patent/CN113990767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明一种电压法测试扩散结深的方法,先对硅衬底片的上部分进行氧化,之后按设计的版图对氧化层进行光刻,图形的形状为正方形且呈阵列式分布,每行相邻的两个图形间距依次增加,每相邻两行的间距大于所述两行中任意两个相邻图形间距的最大值,最后去除光刻区域的氧化层和光刻时的光阻剂;在硅衬底片的光刻区域注入或掺入杂质,之后去除表面的氧化层;将两根探针与图示仪连接,按光刻图形间距从小到大的顺序,用两根探针在样片上相邻的两个光刻图形上进行测试,片击穿时继续在下一个相邻的两个光刻图形上测试,直到无法击穿时记录上一个的图形的间距,再结合杂质横向扩散距离与扩散结深的比值,即可得到扩散结深,该方法成本低,适用范围广泛。

Description

一种电压法测试扩散结深的方法
技术领域
本发明属于结深测试技术领域,具体为一种电压法测试扩散结深的方法。
背景技术
在半导体生产制造过程中,通过离子注入退火或高温扩散的方式使杂质向衬底硅片的确定区域内扩散,并达到一定的深度,这个深度即扩散结深。各类掺杂区域的扩散结深是形成各种半导体器件的关键参数,且该参数能在每一步掺杂步骤后测量。
通过对扩散结深进行监测,一方面可以监控该步工艺加工过程是否稳定,另一方面也可保证该步工艺加工结果满足器件设计要求,从而保证最终形成的器件各项性能指标满足要求。
目前,测试扩散结深的方法有C-V法、扩展电阻法、磨结染色法、染色SEM法等,无论是这些方法中的哪种测试方法,均需购置专用的测试设备,不仅对测试工作造成麻烦,而且还增加了成本。
发明内容
针对现有技术中存在的问题,本发明的目的在于提供一种电压法测试扩散结深的方法,采用常用的图示仪及探针,结合版图设计,便可利用电压法来测试扩散结深。
本发明采用以下技术方案予以实现:
一种电压法测试扩散结深的方法,包括如下步骤:
步骤1,先对硅衬底片的上部分进行氧化,硅衬底片的上部分形成氧化层,之后按照设计的版图对氧化层进行光刻,设计的版图中图形的形状为正方形且呈阵列式分布,每行中相邻的两个图形间距依次增加,每相邻两行的间距大于所述两行中任意两个相邻图形间距的最大值,最后去除光刻区域的氧化层和光刻时的光阻剂;
步骤2,在步骤1得到的硅衬底片的光刻区域注入或掺入杂质,所述杂质为N型或P型,之后去除硅衬底片表面的氧化层,得到测试样片;
步骤3,将两根探针与图示仪连接,按照光刻图形间距从小到大的顺序,用两根探针的探测端分别在测试样片上相邻的两个光刻图形上进行电压测试,当测试样片击穿时,继续在下一个相邻的两个光刻图形上进行电压测试,直到测试样片无法击穿时,记录上一个相邻的两个光刻图形的间距,再结合杂质横向扩散距离与扩散结深的比值,得到测试样片中的扩散结深。
优选的,步骤1中所述图形的边长为5~200μm,每行中相邻的两个图形间距为3~200μm。
优选的,步骤1中每行中相邻的两个图形间距依次增加0.1~5μm。
优选的,步骤1在1000~1200℃下对硅衬底片的上部分氧化2~2.5h,其中氢气流速为3~7L/min,氧气流速为5~9L/min,形成的氧化层厚度为800~1100nm。
优选的,步骤1采用湿法腐蚀法去除光刻区域的氧化层。
优选的,步骤2先采用900~1200℃的扩散温度掺入所述杂质,或者在注入剂量为1013~1017cm-2、注入能量为20~160keV的条件下注入所述杂质并800~1200℃退火,再去除硅衬底片表面的氧化层。
优选的,步骤2用HF酸将硅衬底片表面的氧化层漂净,得到测试样片。
优选的,步骤3将测试样片放在探针台的承片台上,两根探针的探测端分别压在测试样片上相邻的两个光刻图形上进行电压测试。
优选的,步骤3使用0V~10V的扫描电压在相邻的两个光刻图形上进行电压测试。
优选的,步骤3采用如下的公式得到测试样片中的扩散结深:
Figure BDA0003326618400000031
其中Xj为测试样片中的扩散结深,d为步骤3记录的相邻两个光刻图形的间距,a为步骤2所述杂质的横向扩散距离与测试样片中的扩散结深的比值。
与现有技术相比,本发明具有以下有益效果:
本发明一种电压法测试扩散结深的方法,先对硅衬底片的上部分进行氧化,这样硅衬底片的上部分可形成氧化层;在版图设计时图形的形状为正方形且呈阵列式分布,每行中相邻的两个图形间距依次增加,每相邻两行的间距大于这两行中图形间距的最大值,这样按照该版图对氧化层进行光刻,便于之后在得到的硅衬底片的光刻区域注入或掺入N型或P型杂质,图形之间也不会因此产生影响,氧化层可对注入杂质或扩散杂质起到有效的掩蔽作用,便于在硅衬底片中形成需要的扩散结深。去除硅衬底片表面的氧化层,即可得到测试样片,通过将两根探针与图示仪连接,这样探针的探测端便可在测试样片上相邻的两个光刻图形上进行电压测试,进而调出测试曲线判断测试样片是否击穿,击穿时继续在下一个相邻的两个光刻图形上进行电压测试,直到测试样片无法击穿时,通过该方法可得到图形间测试曲线为击穿特性时对应的最大图形间距,该间距即为2倍的杂质横向扩散距离,再结合杂质横向扩散距离与扩散结深的比值,得到测试样片中的扩散结深。本发明采用常用的图示仪及探针即可实现,无需购买专用测试设备,与其他测试设备相比,该方法设备成本更低,理论简单易于理解,不同的工艺技术人员可以根据不同的结深范围设计不同间距的版图,遵循此方法均可以得到测试重复性较高的结果,绝对偏差约1%,适用范围广泛。
附图说明
图1为本发明所示的电压法测试扩散结深的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述;以下实施例仅仅是本发明一部分的实施例,而不是全部的实施例,不用来限制本发明的范围。
参见图1,本发明一种电压法测试扩散结深的方法,包括以下步骤:
1)在光刻版上进行版图设计,得到一系列相同尺寸的呈阵列式分布的图形分布。图形设计具体为边长为5μm~200μm的正方形,这样的图形尺寸能满足之后探针的正常测试;
每行中相邻的两个图形的间距设计为3μm~200μm,图形间距在光刻版所在平面第一行按从左到右的顺序依次增加0.1μm~5μm,第二行最开始的两个图形的间距比第一行最后两个图形的间距大0.1μm~5μm,间距越小扩散结深测试的分辨率越高,重复性越好;每相邻两行之间的图形间距要大于这两行中任意两个相邻图形间距的最大值,按照上述规则,即相邻两行之间的图形间距大于下行中最右边的两个图形的间距;
2)准备与注入杂质或扩散杂质类型相反的硅衬底片,对硅衬底片的上部分进行氧化,采用1000℃~1200℃、氢气:氧气体积比为0.7~1.4(安全比例,也可以是其他的)、氢气流速(3~7)L/min、氧气流速(5~9)L/min、2h~2.5h,硅衬底片的一部分厚度与氧气反应形成800nm~1100nm的氧化层,生长该氧化层的目的是对注入杂质或扩散杂质起到有效的掩蔽作用。在氧化层上涂布光阻剂(简写为PR),用步骤1)设计的版图进行光刻;
3)采用湿法腐蚀法去除光刻区域的氧化层,露出下面的硅衬底,然后去除表面的光阻剂,得到处理后的硅衬底片;
这样得出的图形尺寸就会与版图设计一致;
4)在步骤3)得到的硅衬底片光刻区域采用注入剂量(1013~1017)cm-2,注入能量20keV~160keV的条件注入N型杂质或P型杂质,经过800℃~1200℃的高温退火过程后得到一个2μm~100μm的扩散结深;
或者采用扩散温度900℃~1200℃、N型或P型杂质气氛下掺入N型或P型杂质,得到一个2μm~100μm的扩散结深;
5)根据湿法腐蚀工艺,用HF酸去除表面的氧化层,得到测试样片;
6)将图示仪的电流档位打到1μA,电压档位打到100mV,即一档对应1μA和100mV;将测试样片放在探针台的承片台上,调整两根探针的位置,去除氧化层后,由于掩蔽区与掺杂区表面硅损失量不一样,所以仍然可以看见光刻图形,因此按照光刻图形间距从小到大的顺序,对准相邻的两个光刻图形后压上两根探针,将两根探针分别与图示仪的高、低电位连接,调节扫描电压旋钮,对这相邻的两个光刻图形进行电压测试,调出测试曲线,电压一般选择为0V~10V的扫描电压,当测试样片击穿时,继续在下一个相邻的两个光刻图形上进行电压测试,直到测试样片无法击穿时,通过该方法可得出相邻两个光刻图形间测试曲线为击穿特性时对应的最大图形间距(如图1中刚击穿的点对应的图形间距),该图形间距为杂质横向扩散距离的2倍,再根据杂质横向扩散距离与扩散结深的比值,按以下公式计算出扩散结深:
Figure BDA0003326618400000051
d为图形间距,d/2为杂质横向扩散距离;a为杂质横向扩散距离与扩散结深的比值,本发明所选硅衬底片对应的典型值为0.8,一般会有微弱的变化,可通过其他方法测得;Xj为扩散结深,单位为μm。
实施例1
1)在光刻版上进行版图设计,图形设计为边长为20μm的正方形,每行中相邻的两个图形的间距设计为3μm~30μm,图形间距在光刻版所在平面第一行按从左到右的顺序依次增加0.1μm,第二行最开始的两个图形的间距比第一行最后两个图形的间距大0.1μm,每相邻两行之间的图形间距大于下行中最右边的两个图形的间距即可;
2)准备与注入杂质类型相反的硅衬底片,对硅衬底片的上部分进行氧化,采用1000℃、氢气流速3L/min、氧气流速5L/min、2h,硅衬底片的一部分厚度与氧气反应形成800nm的氧化层,在氧化层上涂布PR,用步骤1)设计的版图进行光刻;
3)采用湿法腐蚀法去除光刻区域的氧化层,露出下面的硅衬底,然后去除表面的PR,得到处理后的硅衬底片;
4)在步骤3)得到的硅衬底片光刻区域采用注入剂量1013cm-2,注入能量20keV的条件注入N型杂质,经过800℃的高温退火过程后得到一个扩散结深;
5)根据湿法腐蚀工艺,用HF酸将表面的氧化层漂净干净,得到测试样片;
6)将图示仪的电流档位打到1μA,电压档位打到100mV,将测试样片放在探针台的承片台上,调整两根探针的位置,按照光刻图形间距从小到大的顺序,对准相邻的两个光刻图形后压上两根探针,将两根探针分别与图示仪的高、低电位连接,调节扫描电压旋钮,对这相邻的两个光刻图形进行电压测试,调出测试曲线,电压选择为0V~10V的扫描电压,在下一个相邻的两个光刻图形上进行电压测试时,无法击穿后停止操作,该图形间距为14.4μm,按以下公式计算出扩散结深:
Figure BDA0003326618400000071
d为图形间距,因此,扩散结深为9μm。
实施例2
1)在光刻版上进行版图设计,图形设计为边长为200μm的正方形,每行中相邻的两个图形的间距设计为5~200μm,图形间距在光刻版所在平面第一行按从左到右的顺序依次增加1μm,第二行最开始的两个图形的间距比第一行最后两个图形的间距大1μm,每相邻两行之间的图形间距大于下行中最右边的两个图形的间距即可;
2)准备与注入杂质类型相反的硅衬底片,对硅衬底片的上部分进行氧化,采用1200℃、氢气流速7L/min、氧气流速9L/min、2.5h,硅衬底片的一部分厚度与氧气反应形成1100nm的氧化层,在氧化层上涂布PR,用步骤1)设计的版图进行光刻;
3)采用湿法腐蚀法去除光刻区域的氧化层,露出下面的硅衬底,然后去除表面的PR,得到处理后的硅衬底片;
4)在步骤3)得到的硅衬底片光刻区域采用注入剂量1015cm-2,注入能量160keV的条件注入P型杂质,经过1200℃的高温退火过程后得到一个扩散结深;
5)根据湿法腐蚀工艺,用HF酸将表面的氧化层漂净干净,得到测试样片;
6)将图示仪的电流档位打到1μA,电压档位打到100mV,将测试样片放在探针台的承片台上,调整两根探针的位置,按照光刻图形间距从小到大的顺序,对准相邻的两个光刻图形后压上两根探针,将两根探针分别与图示仪的高、低电位连接,调节扫描电压旋钮,对这相邻的两个光刻图形进行电压测试,调出测试曲线,电压选择为0V~10V的扫描电压,在下一个相邻的两个光刻图形上进行电压测试时,无法击穿后停止操作,该图形间距为45μm,按实施例1的公式计算出扩散结深:
Xj=28.1μm。
实施例3
1)在光刻版上进行版图设计,图形设计为边长为50μm的正方形,每行中相邻的两个图形的间距设计为3μm~100μm,图形间距在光刻版所在平面第一行按从左到右的顺序依次增加1μm,第二行最开始的两个图形的间距比第一行最后两个图形的间距大1μm,每相邻两行之间的图形间距大于下行中最右边的两个图形的间距即可;
2)准备与扩散杂质类型相反的硅衬底片,对硅衬底片的上部分进行氧化,采用1100℃、氢气流速5L/min、氧气流速7L/min、2.5h,硅衬底片的一部分厚度与氧气反应形成1000nm的氧化层,在氧化层上涂布PR,用步骤1)设计的版图进行光刻;
3)采用湿法腐蚀法去除光刻区域的氧化层,露出下面的硅衬底片,然后去除表面的PR,得到处理后的硅衬底片;
4)在步骤3)得到的硅衬底片采用扩散温度1100℃、P型杂质气氛下掺入P型杂质,得到一个扩散结深;
5)根据湿法腐蚀工艺,用HF酸将表面的氧化层漂净干净,得到测试样片;
6)将图示仪的电流档位打到1μA,电压档位打到100mV,将测试样片放在探针台的承片台上,调整两根探针的位置,按照光刻图形间距从小到大的顺序,对准相邻的两个光刻图形后压上两根探针,将两根探针分别与图示仪的高、低电位连接,调节扫描电压旋钮,对这相邻的两个光刻图形进行电压测试,调出测试曲线,电压选择为0V~5V的扫描电压,在下一个相邻的两个光刻图形上进行电压测试时,无法击穿后停止操作,该图形间距为56μm,按实施例1的公式计算出扩散结深:
Xj=35μm。
以上内容仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种电压法测试扩散结深的方法,其特征在于,包括如下步骤:
步骤1,先对硅衬底片的上部分进行氧化,硅衬底片的上部分形成氧化层,之后按照设计的版图对氧化层进行光刻,设计的版图中图形的形状为正方形且呈阵列式分布,每行中相邻的两个图形间距依次增加,每相邻两行的间距大于所述两行中任意两个相邻图形间距的最大值,最后去除光刻区域的氧化层和光刻时的光阻剂;
步骤2,在步骤1得到的硅衬底片的光刻区域注入或掺入杂质,所述杂质为N型或P型,之后去除硅衬底片表面的氧化层,得到测试样片;
步骤3,将两根探针与图示仪连接,按照光刻图形间距从小到大的顺序,用两根探针的探测端分别在测试样片上相邻的两个光刻图形上进行电压测试,当测试样片击穿时,继续在下一个相邻的两个光刻图形上进行电压测试,直到测试样片无法击穿时,记录上一个相邻的两个光刻图形的间距,再结合杂质横向扩散距离与扩散结深的比值,得到测试样片中的扩散结深。
2.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤1中所述图形的边长为5~200μm,每行中相邻的两个图形间距为3~200μm。
3.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤1中每行中相邻的两个图形间距依次增加0.1~5μm。
4.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤1在1000~1200℃下对硅衬底片的上部分氧化2~2.5h,其中氢气流速为3~7L/min,氧气流速为5~9L/min,形成的氧化层厚度为800~1100nm。
5.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤1采用湿法腐蚀法去除光刻区域的氧化层。
6.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤2先采用900~1200℃的扩散温度掺入所述杂质,或者在注入剂量为1013~1017cm-2、注入能量为20~160keV的条件下注入所述杂质并800~1200℃退火,再去除硅衬底片表面的氧化层。
7.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤2用HF酸将硅衬底片表面的氧化层漂净,得到测试样片。
8.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤3将测试样片放在探针台的承片台上,两根探针的探测端分别压在测试样片上相邻的两个光刻图形上进行电压测试。
9.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤3使用0V~10V的扫描电压在相邻的两个光刻图形上进行电压测试。
10.根据权利要求1所述的电压法测试扩散结深的方法,其特征在于,步骤3采用如下的公式得到测试样片中的扩散结深:
Figure FDA0003326618390000021
其中Xj为测试样片中的扩散结深,d为步骤3记录的相邻两个光刻图形的间距,a为步骤2所述杂质的横向扩散距离与测试样片中的扩散结深的比值。
CN202111264807.2A 2021-10-28 2021-10-28 一种电压法测试扩散结深的方法 Pending CN113990767A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111264807.2A CN113990767A (zh) 2021-10-28 2021-10-28 一种电压法测试扩散结深的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111264807.2A CN113990767A (zh) 2021-10-28 2021-10-28 一种电压法测试扩散结深的方法

Publications (1)

Publication Number Publication Date
CN113990767A true CN113990767A (zh) 2022-01-28

Family

ID=79743606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111264807.2A Pending CN113990767A (zh) 2021-10-28 2021-10-28 一种电压法测试扩散结深的方法

Country Status (1)

Country Link
CN (1) CN113990767A (zh)

Similar Documents

Publication Publication Date Title
Patton et al. Physics, technology, and modeling of polysilicon emitter contacts for VLSI bipolar transistors
CN114883213A (zh) 半导体工艺的集成化监测方法
US9696368B2 (en) Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device
JP2008103598A (ja) 半導体ウエーハの評価方法
CN113990767A (zh) 一种电压法测试扩散结深的方法
US6754553B2 (en) Implant monitoring using multiple implanting and annealing steps
CN110364449B (zh) 栅氧掺氮退火温度的监控方法
KR102029708B1 (ko) 반도체 웨이퍼의 평가 방법
JPS63153826A (ja) 上面n+ゲッタリング技術を用いた雑音低減方法、低雑音半導体素子及び低雑音集積回路
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
US20180301337A1 (en) Semiconductor device manufacturing method and semiconductor device
CN109473369B (zh) 一种监控高温炉管内掺杂浓度的方法
JP6413938B2 (ja) 半導体基板の評価方法
CN111639441A (zh) 改善硅基功率晶体管电流放大倍数高低温变化率的方法
CN116313874B (zh) 监测外延层电阻率的方法
CN116884891B (zh) 炉管设备的工艺匹配方法
JPH06267878A (ja) 半導体集積回路装置の製造方法
CN117059509B (zh) 改善离子注入监控稳定性的方法
KR20070065730A (ko) 에피택셜 웨이퍼 및 그 금속오염 검출방법
JP7176483B2 (ja) 半導体基板の評価方法および評価用半導体基板
CN111341834B (zh) 一种测试结构及半导体器件
Sung et al. The impact of poly-removal techniques on thin thermal oxide property in poly-buffer LOCOS technology
US20070096095A1 (en) Test pattern for semiconductor device and method for measuring pattern shift
JP4570935B2 (ja) 半導体基板の評価方法及び半導体基板評価用素子
CN114242571A (zh) 一种半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination