CN113972200A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN113972200A
CN113972200A CN202111085658.3A CN202111085658A CN113972200A CN 113972200 A CN113972200 A CN 113972200A CN 202111085658 A CN202111085658 A CN 202111085658A CN 113972200 A CN113972200 A CN 113972200A
Authority
CN
China
Prior art keywords
substrate
inductor
layer
semiconductor structure
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111085658.3A
Other languages
English (en)
Inventor
顾杰斌
夏伟锋
王壮苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mct Semiconductors Co ltd
Original Assignee
Mct Semiconductors Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mct Semiconductors Co ltd filed Critical Mct Semiconductors Co ltd
Priority to CN202111085658.3A priority Critical patent/CN113972200A/zh
Publication of CN113972200A publication Critical patent/CN113972200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体结构及其制备方法，将电感设置在衬底中，在衬底上设置其他有源器件和无源器件，有效的利用了衬底来节约电感的体积，将现有技术中设置在衬底上的电感的空间节省出来，从而使得整体结构更紧凑，体积更小，集成度更高。

Description

半导体结构及其制备方法
技术领域
本发明属于集成电路技术领域，特别涉及一种半导体结构及其制备方法。
背景技术
随着集成电路产业的发展，集成度越发提高，因此，如何更进一步的缩小体积，提高集成度，是业界的追求方向。
发明内容
本发明的一个目的在于，提供一种半导体结构及其制备方法，缩小器件的体积，提高集成度。
为了解决上述问题，根据本发明的第一方面，提供一种半导体结构，包括：
衬底，设置于所述衬底中的电感；以及
设置于所述衬底的一个表面上的有源器件和/或无源器件。
可选的，对于所述的半导体结构，还包括：
焊垫，所述焊垫设置在所述电感周围；
绝缘层，所述绝缘层至少设置于所述衬底的所述一个表面上；
金属布线层，所述金属布线层设置于所述衬底与所述有源器件和/或无源器件之间，所述金属布线层至少实现所述电感、所述焊垫与所述有源器件和/或无源器件之间的导通。
可选的，对于所述的半导体结构，还包括塑封层，所述塑封层覆盖所述衬底、所述有源器件和/或无源器件。
可选的，对于所述的半导体结构，所述衬底中具有环状的螺旋线通道，所述螺旋线通道中设置有导电材料层，所述导电材料层的首段和尾端相临但不接触，并引出有连接极。
可选的，对于所述的半导体结构，所述衬底包括键合在一起的第一基板和第二基板，所述螺旋线通道和所述导电材料层皆分布在所述第一基板和所述第二基板中。
根据本发明的第二方面，提高一种半导体结构的制备方法，包括：
在衬底中加工出电感；
在所述衬底上形成有源器件和/或无源器件。
可选的，对于所述的半导体结构的制备方法，在衬底中加工出电感之前或者之后，还包括：在所述衬底中所述电感周围设置焊垫。
可选的，对于所述的半导体结构的制备方法，在所述衬底上形成有源器件和/或无源器件之前，还包括：
在所述衬底的至少一个表面上形成绝缘层；
在绝缘层上开窗，至少暴露出所述焊垫和所述电感的连接极；以及
在所述绝缘层上形成金属布线层，所述金属布线层至少连接至所述焊垫和所述电感的连接极。
可选的，对于所述的半导体结构的制备方法，在所述衬底上形成有源器件和/或无源器件之后，还包括：
形成塑封层，所述塑封层覆盖所述衬底和所述有源器件和/或无源器件；以及
划片切割。
本发明提供的半导体结构及其制备方法，将电感设置在衬底中，在衬底上设置其他有源器件和无源器件，有效的利用了衬底来节约电感的体积，将现有技术中设置在衬底上的电感的空间节省出来，从而使得整体结构更紧凑，体积更小，集成度更高。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1是根据本发明实施例中半导体结构的结构示意图；
图2是根据本发明实施例中衬底的示意图；
图3是根据本发明实施例中在衬底中形成有电感和焊垫的示意图；
图4A是根据本发明实施例中一种电感的结构示意图；
图4B是根据本发明实施例中一种电感的俯视示意图；
图4C是根据本发明实施例中一种电感的仰视示意图；
图4D是根据本发明实施例中一种电感的俯视透视图；
图4E是根据本发明实施例中一种电感的仰视透视图；
图4F是根据本发明实施例中另一种电感的俯视示意图；
图4G是根据本发明实施例中另一种电感的仰视示意图；
图4H是根据本发明实施例中另一种电感的俯视透视图；
图4I是根据本发明实施例中另一种电感的透视图；
图4J是根据本发明实施例中又一种电感的示意图；
图5是根据本发明实施例中形成绝缘层的示意图；
图6是根据本发明实施例中形成金属布线层的示意图；
图7是根据本发明实施例中形成有源器件和无源器件的示意图；
图8是根据本发明实施例中的制备方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于一个层或衬底上，和/或还可以全部或部分位于一个层或衬底“中”。另外，应该理解，当层被称作在一个层“下”时，它可以直接位于一个层下，和/或还可以全部或部分位于一个层或衬底“中”。另外，可以基于附图进行关于在各层“上”和“下”的指代。
实施例1
本发明实施例1提供了一种半导体结构，下面对本实施例的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。本实施例的结构可以参考图1，具体的，本实施例1包括如下内容：
衬底10，设置于所述衬底10中的电感20；以及
设置于所述衬底10的一个表面上的有源器件60和/或无源器件70。
在一个优选例中，所述衬底10例如可以是硅衬底，根据其他需要，还可以选择其他类型的衬底，例如硅锗衬底、玻璃衬底、SOI衬底等。在本发明实施例中，所述衬底10为单晶硅衬底。
所述衬底10中具有环状的螺旋线通道，所述螺旋线通道可以是3-6圈，或者更多，例如10圈以上。
请参考图4A-图4E所示，所述螺旋线通道中设置有导电材料层201，所述导电材料层201的首段和尾端相临但不接触，并引出有连接极A/B。如图4A所示，相邻导电材料层201之间的间隙202为衬底。
在一个优选例中，所述导电材料层201可以是金属材料，例如金属单质，或者合金，如金、银、铜、铝、锌铝合金、锡合金、高铅合金、铝合金等。
所述连接极A/B例如可以直接设置在所述导电材料层201的首段和尾端上，并且，二者可以共面，从而既方便加工，又便于后续与金属导线连接。
具体的，所述衬底10可以是由两个基板键合而成，即包括第一基板101和第二基板102，所述第一基板101中设置有多个第一通道，所述第二基板102中设置有多个第二通道，在键合后，所述第一基板101和所述第二基板102中的第一通道和第二通道对接成一个完整的螺旋线通道，并且，所述螺旋线通道首尾相连接或者首尾相临近，形成环状的螺旋线通道。
在一个优选例中，所述螺旋线通道的宽度可以是20微米以下，例如15微米、10微米甚至更小。当然，所述螺旋线通道的宽度可以大于20微米，例如100微米、1mm等等。
本发明中对所述螺旋线通道的宽度并不做特别的限定，根据实际需求，本领域技术人员可以选择合适的尺寸。
另外，电感20还可以是其他形式，如图4F-图4I，以及图4J，分别示意了在衬底10中形成的不同类型的电感20。
在一个优选例中，所述衬底10中还设置有焊垫30，所述焊垫30设置在所述电感20周围。
其中，可以是每个所述电感20周围都设置有相应的焊垫30。相邻电感20周围的焊垫30优选为不共用。
本发明实施例中还包括有绝缘层40，所述绝缘层40至少设置于所述衬底10的所述一个表面上。
优选的，所述绝缘层40可以设置在所述衬底10的相对的两个表面上，其中，所述两个表面中的一个表面上设置有有源器件60或者无源器件70。
所述绝缘层40例如可以包括二氧化硅层、氮化硅层、氮氧化硅层等，或者可以是多层结构，例如ONO结构等。
所述半导体结构还包括有金属布线层50，所述金属布线层50设置于所述衬底10与所述有源器件60和/或无源器件70之间，所述金属布线层50至少实现所述电感20、所述焊垫10与所述有源器件60和/或无源器件70之间的导通。可以理解的是，当所述金属布线层50连接所述电感20和所述焊垫30时，所述金属布线层50穿过所述绝缘层40。
另外，在另一表面上，所述电感20也可以与所述焊垫30相连接。
所述金属布线层50的具体走线方式，本发明中并不做特别限定，可以根据实际需要形成的有源器件和/或无源器件的具体布局方式而调整。
所述金属布线层50例如可以选择为金、银、铜等材料，或者其他半导体材料。
所述有源器件60例如可以包括CMOS结构，或者其他具有源极和漏极的结构，如FINFET等。
所述无源器件70例如可以包括电阻、电容。而电感由于已经设置在衬底中，因此位于所述衬底上的无源器件中通常可以不包括电感。然而，并不意味着本发明中不能够在所述衬底上另行设置电感，根据实际需要，电感既可以是设置在所述衬底中，也可以在所述衬底上设置另外的电感。
本发明所述的半导体结构中，还可以包括有塑封层80，所述塑封层覆盖所述衬底10、所述有源器件60和/或无源器件70。
所述塑封层80即为封装工艺时所用的材料，例如为脂类等。在塑封完成后，可以进行切片，获得相应的一个个芯片。
实施例2
本发明实施例2提供一种半导体结构的制备方法，下面对本实施例的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。本实施例的结构可以参考图1-图8，具体的，本实施例2包括如下内容：
如图8所示，一种半导体结构的制备方法，包括：
在衬底10中加工出电感20；
在所述衬底10上形成有源器件60和/或无源器件70。
具体的，对于在衬底10中加工出电感20的步骤，可以包括：
提供第一基板101，在第一基板101中设置多个第一通道；
提供第二基板102，在第二基板102中设置多个第二通道；
将所述第一基板101和所述第二基板102键合，键合后所述第一通道和所述第二通道对接，对接后形成一个环形的螺旋线通道。
可以理解的是，在本发明实施例中，螺旋线可以是呈折线状，而可以不是圆滑曲线。
在本发明实施例中，环形的螺旋线通道的外轮廓可以围绕呈方形，也可以是圆形，或者多边形等。
在螺旋线通道形成后，在所述螺旋线通道的一端进行热熔导电液的注入，经冷却后，即可获得导电材料层201。
进一步的，在导电材料层201的两端设置连接极A/B，以便于更好的与后续的金属布线层连接导通。
此外，本发明实施例中，还包括在所述衬底10中形成焊垫30。
所述焊垫30可以是分布在所述电感20周围。在一个例子中，所述焊垫30贯穿所述衬底10设置。
所述焊垫30可以是在键合之前形成，也可以是在键合之后形成，也可以是在电感20加工完成后形成。
在电感20和焊垫30制备完成后，在所述衬底10的至少一个表面上形成绝缘层40。具体的，所述绝缘层40形成在所述导电材料层201两端所在的表面上。
所述绝缘层40例如包括二氧化硅层、氮化硅层、氮氧化硅层等，或者可以是多层结构，例如ONO结构等。这些绝缘层的形成工艺已为本领域技术人员所熟知，本领域技术人员可以根据需要灵活选择，此处不进行详述。
待绝缘层40形成后，在绝缘层上开窗，至少暴露出所述焊垫30和所述电感20的连接极。
例如，可以通过光刻刻蚀工艺实现；或者，通过CMP工艺实现；还可以是，在制备绝缘层时，预先设置掩模遮盖所述焊垫和所述连接极，待所述绝缘层形成后，去除所述掩模即可。
之后，在所述绝缘层40上形成金属布线层50，所述金属布线层50至少连接至所述焊垫30和所述电感20的连接极。
其中，图示的金属布线层50只为示意，并非限制本发明中的金属布线层的连接方式。
所述金属布线层50还可以用于将后续形成的有源器件60和/或无源器件70进行连接。
之后，进行有源器件和/或无源器件的制备，有源器件和无源器件的制备在半导体工艺中已经较为成熟，本领域技术人员可以根据实际需要，选择合适的制备工艺进行加工。本发明对此不进行赘述。
在有源器件60和/或无源器件70制备完成后，本发明的半导体结构已基本制备完成。
此外，可以进行后端操作，例如，形成塑封层，所述塑封层覆盖所述衬底和所述有源器件和/或无源器件；以及划片切割。
综上所述，本发明提供的半导体结构及其制备方法，将电感设置在衬底中，在衬底上设置其他有源器件和无源器件，有效的利用了衬底来节约电感的体积，将现有技术中设置在衬底上的电感的空间节省出来，从而使得整体结构更紧凑，体积更小，集成度更高。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种半导体结构，包括：
衬底，设置于所述衬底中的电感；以及
设置于所述衬底的一个表面上的有源器件和/或无源器件。
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
焊垫，所述焊垫设置在所述电感周围；
绝缘层，所述绝缘层至少设置于所述衬底的所述一个表面上；
金属布线层，所述金属布线层设置于所述衬底与所述有源器件和/或无源器件之间，所述金属布线层至少实现所述电感、所述焊垫与所述有源器件和/或无源器件之间的导通。
3.根据权利要求1所述的半导体结构，其特征在于，还包括塑封层，所述塑封层覆盖所述衬底、所述有源器件和/或无源器件。
4.根据权利要求1所述的半导体结构，其特征在于，所述衬底中具有环状的螺旋线通道，所述螺旋线通道中设置有导电材料层，所述导电材料层的首段和尾端相临但不接触，并引出有连接极。
5.根据权利要求4所述的半导体结构，其特征在于，所述衬底包括键合在一起的第一基板和第二基板，所述螺旋线通道和所述导电材料层皆分布在所述第一基板和所述第二基板中。
6.一种半导体结构的制备方法，包括：
在衬底中加工出电感；
在所述衬底上形成有源器件和/或无源器件。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，在衬底中加工出电感之前或者之后，还包括：在所述衬底中所述电感周围设置焊垫。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述衬底上形成有源器件和/或无源器件之前，还包括：
在所述衬底的至少一个表面上形成绝缘层；
在绝缘层上开窗，至少暴露出所述焊垫和所述电感的连接极；以及
在所述绝缘层上形成金属布线层，所述金属布线层至少连接至所述焊垫和所述电感的连接极。
9.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述衬底上形成有源器件和/或无源器件之后，还包括：
形成塑封层，所述塑封层覆盖所述衬底和所述有源器件和/或无源器件；以及
划片切割。
CN202111085658.3A 2021-09-16 2021-09-16 半导体结构及其制备方法 Pending CN113972200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111085658.3A CN113972200A (zh) 2021-09-16 2021-09-16 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111085658.3A CN113972200A (zh) 2021-09-16 2021-09-16 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113972200A true CN113972200A (zh) 2022-01-25

Family

ID=79586618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111085658.3A Pending CN113972200A (zh) 2021-09-16 2021-09-16 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113972200A (zh)

Similar Documents

Publication Publication Date Title
TW571416B (en) Semiconductor device and method of fabricating the same
TWI425611B (zh) 微電子總成及製造一經堆疊微電子總成之方法
CN111066144B (zh) 芯片封装结构及其制造方法
KR100282285B1 (ko) 적층된 다중칩 모듈 및 그의 제조방법
US8446000B2 (en) Package structure and package process
EP2513968B1 (en) Panel based lead frame packaging method and device
US20160351504A1 (en) Semiconductor package and mounting structure thereof
US20140367850A1 (en) Stacked package and method of fabricating the same
JP2008182235A (ja) 側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージ
JPS61288455A (ja) 多層半導体装置の製造方法
JP2004071898A (ja) 回路装置およびその製造方法
US6177719B1 (en) Chip scale package of semiconductor
KR102562315B1 (ko) 반도체 패키지
CN106158786A (zh) 半导体封装体及其制作方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US7755155B2 (en) Packaging structure and method for fabricating the same
CN105990268B (zh) 电子封装结构及其制法
CN106898589B (zh) 集成电路
KR20020012061A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
JP4230543B2 (ja) 「チップサイズパッケージ」を有する半導体装置の製造方法
US20150162327A1 (en) Semiconductor module
US20080135939A1 (en) Fabrication method of semiconductor package and structure thereof
CN113972200A (zh) 半导体结构及其制备方法
US10978432B2 (en) Semiconductor package
US11488946B2 (en) Package method of a modular stacked semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination