CN1139503A - 在位流和crc计算中建立单元边界的设备 - Google Patents

在位流和crc计算中建立单元边界的设备 Download PDF

Info

Publication number
CN1139503A
CN1139503A CN94194655.XA CN94194655A CN1139503A CN 1139503 A CN1139503 A CN 1139503A CN 94194655 A CN94194655 A CN 94194655A CN 1139503 A CN1139503 A CN 1139503A
Authority
CN
China
Prior art keywords
input
output
memory component
composite set
converting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94194655.XA
Other languages
English (en)
Inventor
J.W.G.尼兰达
F.A.G.万坎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke PTT Nederland NV
Original Assignee
Koninklijke PTT Nederland NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke PTT Nederland NV filed Critical Koninklijke PTT Nederland NV
Publication of CN1139503A publication Critical patent/CN1139503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Abstract

本发明公开了一种在位流中建立边界的设备，它把该位流中的第一数目位变换为第二数目位(亦即确定CRC)和把第二数目位和该位流中的第三数目位比较。变换装置包括折扣装置，它用于对位于第一数目位之外的至少一位对变换过程的影响打折扣。该设备在一个最小时间跨度后在位流中建立边界，即使对每一位移位非常高的位速率也是一样。

Description

在位流和CRC计算中建立单元边界的设备
发明背景
本发明涉及的是一种用于在一个位流中建立边界(单元轮廓画)的设备，包括：-把该位流中第一数目位变换为第二数目位的变换装置，和-把该位流中第二数目位与第三数目位比较的比较装置，该位流的第一数目、第二数目和第三数目中的每一个至少等于1。
这样的设备通常已经公知。如果要建立的边界位于从该位流的第一数目位离开一个已知的距离，那么只要能确认位流的第二数目位与第三数目位一致的话，就能知道该边界的位置。在这个意义上，所述第三数目位位于例如直接相邻于第一数目位处，或在从第一数目位离开一个已知的距离处，同时至少在该边界被建立起来之前，变换过程和随后的比较过程应该以规则的间隔发生。
一个例如根据CCITTI.4324.5定义的位流由多个单元组成，每个单元包括53个8位的字节。给定一个特定的位时钟，在这样的位流中建立单元边界的问题用技术术语来说叫“单元轮廓勾画”。每一单元有一个头，它包含比方5个字节。在这种场合下的变换过程包括对组成该头的比方5个字节中的前4个字节(第一数目位)进行循还冗余码即CRC的计算，计算出的CRC的长度为1个字节(第二数目位)。在这种场合下的比较过程包括互相比较计算出的CRC(第二数目位)和组成头的比方5个字节的第5字节(第三数目位)。CRC的计算是根据与该CRC关联的一个生成多项式，例如G(x)＝x8＋x2＋x＋1或(100000111)进行的。前4个字节U(x)乘以x8(或者右边补00000000)，然后用G(x)除，其结果产生数值Q(x)和余数R(x)。于是，U(x)上的CRC等于该余数R(x)。
在前4个字节上的CRC的计算以及随后把计算出的CRC和第5字节的比较应该以规则的间隔进行。原则上这应该通过移位来实现，在最坏的情况下在53乘以8减1次移位后会得到要建立的边界。然而，如果位速率非常高的话(例如600兆位/秒)，由于在一个位周期内很难实现所述CRC的计算，便选择了不同的解决方案。这种不同的解决方案包括对每一字节移位就前4个字节计算CRC和随后把计算出的CRC与第5字节比较，它包括在57次字节移位后仍未发现相应于第5字节的CRC时要进行一位移位，因此，相对于最多57次字节移位，每一字节移位又包含计算和随后的比较等等。在最坏的情况下，该解决方案在大约八倍的57次字节移位后能得到要建立的边界，这意味着对于前面提到的解决方案，平均来说需要更多的计算和比较，和平均来说仅在时间跨距大约八倍之多后才能建立该边界。然而，另一方面，对一次计算和随后的比较可以使用八乘以更多的时间。
按照该发明的已知设备有缺点，特别是使用这种设备，在最坏的情况下，仅在八个或更多的单元通过时才能建立边界。发明总结
本发明的一个目的是提供前面提到的类型的一种设备，借助于该种设备，平均说来可以迅速地建立边界。
为此目的，根据本发明的设备的特征在于，变换装置包括折扣装置，它用于对位于第一数目位之外的至少一位对变换过程的影响打折扣。
使用按照本发明的设备，对每一位移位来说，从第一数目位变换到第二数目位是确定的(也就是说CRC是确定的)，但是并非由每次重新进行的完全的变换(计算一个完全的CRC)确定，而是仅由在一位移位后最新移入的位和刚移出的位对正被确定的前次变换(先前的CRC)的效果来确定。
本发明特别是根据洞悉下面的事实而作出的：属于第一数目位的每一位的变换效果可以以一个修正因子表示，该修正因子依赖于正在谈到的位值，以及以修正因子表示的刚刚移出的位的变换效果应该从变换结果(第二数目位)中减去，同样该修正因子依赖于正在谈论的位值。
按照本发明的设备的第一个实施例的特征在于，变换装置包括一个反馈串联电路，它至少具有第四数目的存储器元件。
作为被使用的反馈串联电路的结果，对每一位移位来说，为接收位于第一数目位之内的一位，一个输入已足够。第四数目(存储器元件)通常等于第二和第三数目(位)。
按照本发明的设备的第二个实施例的特征在于，串联电路包括至少一个组合装置，它把存储器元件连接到-变换装置的一个输入端，以接收至少一个位于第一数目位之内的位以及-另一存储器元件，该串联电路还包括至少另一个组合装置，它把另一存储器元件连接到-变换装置的另一输入端，以接收至少一个位于第一数目位之外的位以及-另一存储器元件。
通过该组合装置，实现前面提到的反馈，同时通过另一组合装置，实现前面提到的折扣过程。
按照本发明的设备的第三和简单的实施例的特征在于，存储器元件包括触发器电路和组合装置包括模2加法器。
按照本发明的设备的第四实施例将详细介绍，其特征在于，变换装置包括第一组合装置，其第一输入连接到变换装置的一个输入端，其第二输入连接到第八存储器元件的输出端，第八存储器元件的输入连接到第七存储器元件的输出端，第七存储器元件的输入连接到第六组合装置的输出端，第六组合装置的第一输入连接到第六存储器元件的输出端，而其第二输入连接到变换装置的另一输入端，第六存储器元件的输入连接到第五组合装置的输出端，第五组合装置的第一输入连接到第五存储器元件的输出端上，其第二输入连接到变换装置的另一输入端，第五存储器元件的输入连接到第四存储器元件的输出端，第四存储器元件的输入连接到第三存储器元件的输出端，第三存储器元件的输入连接到第四组合装置的输出端，第四组合装置的第一输入连接到第二存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第二存储器元件的输入连接到第三组合装置的输出端，第三组合装置的第一输入连接到第二组合装置的输出端，其第二输入连接到变换装置的另一输入端，第二组合装置的第一输入连接到第一存储器元件的输出端上，其第二输入连接到第一组合装置的输出端，第一存储器元件的输入连接到第一组合装置的输出端，存储器元件的八个输出的每一个输出连接到变换装置的至少八个输出中的一个输出上。
本发明另外还涉及变换装置，它用于在一个位流中建立边界的设备中，该变换装置把位流中的第一数目位变换为第二数目位，该第一数目和第二数目中的每一个至少等于1。
按照本发明的变换装置的特征在于，变换装置包括折扣装置，它用于对位于第一数目位之外的至少一位对变换过程的影响打折扣。使用按照本发明的设备，对每一位移位来说，从第一数目位变换到第二数目位是确定的(也就是说CRC是确定的)，但是并非由每次重新进行的完全的变换(计算一个完全的CRC)确定，而是仅由在一位移位后最新移入的位和刚移出的位对正被确定的前次变换(先前的CRC)的效果来确定。
按照本发明的变换装置的第一个实施例的特征在于，该变换装置包括一个反馈串联电路，它至少具有第四数目的存储器元件。
作为被使用的反馈串联电路的结果，对每一位移位来说，为接收位于第一数目位之内的一位，一个输入已足够。第四数目(存储器元件)通常等于第二和第三数目(位)。
按照本发明的变换装置的第二个实施例的特征在于，该串联电路包括至少一个组合装置，它把存储器元件连接到-变换装置的一个输入端，以接收至少一个位于第一数目位之内的位以及-另一存储器元件，该串联电路还包括至少另一个组合装置，它把另一存储器元件连接到-变换装置的另一输入端，以接收至少一个位于第一数目位之外的位以及-另一存储器元件。
通过该组合装置，实现前面提到的反馈，同时通过另一组合装置，实现前面提到的折扣过程。
按照本发明的变换装置的第三和简单的实施例的特征在于，存储器元件包括触发器电路和组合装置包括模2加法器。
按照本发明的变换装置的第四实施例将详细介绍，其特征在于，变换装置包括第一组合装置，其第一输入连接到变换装置的一个输入端，其第二输入连接到第八存储器元件的输出端，第八存储器元件的输入连接到第七存储器元件的输出端，第七存储器元件的输入连接到第六组合装置的输出端，第六组合装置的第一输入连接到第六存储器元件的输出端，其第二输入连接到变换装置的另一输入端，第六存储器元件的输入连接到第五组合装置的输出端，第五组合装置的第一输入连接到第五存储器元件的输出端，其第二输入连接到变换装置的另一输入端，第五存储器元件的输入连接到第四存储器元件的输出端，第四存储器元件的输入连接到第三存储器元件的输出端，第三存储器元件的输入连接到第四组合装置的输出端，第四组合装置的第一输入连接到第二存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第二存储器元件的输入连接到第三组合装置的输出端，第三组合装置的第一输入连接到第二组合装置的输出端，其第二输入连接到变换装置的另一输入端，第二组合装置的第一输入连接到第一存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第一存储器元件的输入连接到第一组合装置的输出端，存储器元件的八个输出的每一个输出连接到变换装置的至少八个输出中的一个输出上。
应该注意，无折扣装置的反馈串联电路本来从HDLC(高级数据链路控制)技术已知，这种技术用于例如关于32位计算CRC，它是通过相继把32位移位到该反馈串联电路中而实现的。然而，正是在这种HDLC技术的场合，在位流中的该字节边界和/或单元边界事前已经知道，并由一标志指示(亦即一个唯一的位模式，它在该位流中的任何其它点不出现)。因为已经知道该字节和/或单元边界，因此，在一个字节边界和/或单元边界被检测到之后，对这32位来说，将其移位到反馈串联电路是可能的，它在该32位的最后一位被移入后直接产生8位的CRC，这个8位的CRC应该与由下8位形成的CRC比较。对于ATM技术，其中全然不知和/或不能预测在位流中的边界，无附加电路的裸反馈串联电路就没有多大用处，因为对每一新的位，所有31个相邻的位也必须移位到反馈串联电路中，同时对每一新的位，所述新位和相邻的31位一起能够产生一个CRC。本发明另外还特别根据洞悉下述事实而作出：反馈串联电路确实对ATM技术有用，因而也对在一个位流中建立边界有用，如果不属于该32位且邻近所述32位的位的效果对每一新近移入的位折扣掉的话。
在发送侧插入码字和在接收侧检测码字的系统已在AU-B-58011/90中说明。在一个ATM位流中建立边界的另一方法在AU-A-77042/91中说明。参考文献CCITTI.4324AU-A-77042/91AU-B-58011/90所有的参考文献在此均认为结合在本申请中。特定的实施例
本发明将参照图中绘出的特定的实施例详细解释，其中：
图1表示按照本发明的一个设备，包括按照本发明的变换装置。
图1绘出的按照本发明的设备包括变换装置10，比较装置27和移位寄存器30。变换装置10配备有输入19和另一输入20，8个存储器元件11、12、13、14、15、16、17和18，以及6个组合装置21、22、23、24、25和26。
变换装置10包括第一组合装置21，其第一输入连接到变换装置10的一个输入19上，其第二输入连接到第八存储器元件18的输出端，第八存储器元件18的输入连接到第七存储器元件17的输出端，第七存储器元件17的输入连接到第六组合装置26的输出端，第六组合装置的第一输入连接到第六存储器元件16的输出端，其第二输入连接到变换装置10的另一输入端20，第六存储器元件的输入连接到第五组合装置25的输出端，第五组合装置的第一输入连接到第五存储器元件15的输出端，其第二输入连接到变换装置10的另一输入端20，第五存储器元件15的输入连接到第四存储器元件14的输出端，第四存储器元件14的输入连接到第三存储器元件13的输出端，第三存储器元件13的输入连接到第四组合装置24的输出端，第四组合装置的第一输入连接到第二存储器元件12的输出端，其第二输入连接到第一组合装置21的输出端，第二存储器元件12的输入连接到第三组合装置23的输出端，第三组合装置的第一输入连接到第二组合装置22的输出端，其第二输入连接到变换装置10的另一输入端20，第二组合装置22的第一输入连接到第一存储器元件11的输出端，其第二输入连接到第一组合装置21的输出端，第一存储器元件11的输入连接到第一组合装置21的输出端，存储器元件11到18的八个输出的每一个输出连接到变换装置10的八个输出中的一个输出上。
变换装置10的这8个输出中的每一个输出都连接到比较装置27的8个输入中的一个上，比较装置27另外还配备输出28。移位寄存器30包括40个存储器段31到70和一个输入29。存储器段31到38的8个输出的每一个输出连接到比较装置27的另外8个输入的一个输入上。存储器段38的输出连接到输入19上，和存储器段70的输出连接到变换装置10的另一输入20上。
把要在其中建立边界的位流供给移位寄存器30的输入端29。存储器段31到38包含第三数目位，在这种情形下是8位(1字节)，它们供给比较装置27。在变换装置10的输出端出现第二数目位，在这种情形下是8位(1字节)，类似地，它们也供给比较装置27。一旦第二数目位和第三数目位彼此一致，比较装置27就产生一个同步信号通过28。存储器段39到70包括第一数目位，在这种情形下是32位(4字节)，它们由变换装置10变换为第二数目位。此处应该注意，变换装置10仅在经过一个时钟脉冲周期才处理出现在输入端19和20上的位(因为存储器元件的存在)，这影响供给输入19和20的位的选择。这是因为在前一时钟脉冲周期期间，第一数目位位于存储器段38到69中，而位于第一数目位之外的至少一位(第33位)位于存储器段70中。
到目前为止，这种变换过程是通过计算在第一数目位之上的CRC(循还冗余码)来实现的，CRC的计算是根据与该CRC关联的生成多项式，例如G(x)＝x8＋x2＋x＋1(或100000111)，进行的。第一数目位，亦即前4个字节U(x)，乘以x8(或在最低有效位侧补以00000000)，之后用G(x)除，结果产生值Q(x)和余数R(x)。U(x)上的CRC于是等于余数R(x)。所述余数R(x)相应于第二数目位。
按照本发明，变换过程现在仅由第一数目位中的一位和位于第一数目位之外的一位实现，前者存在于存储器段38中(在前一时钟脉冲周期期间)，被供给变换装置10的输入19，后者存储在存储器段70中(在前一时钟脉冲周期期间)，被供给变换装置10的输入20。部分由于被使用的折扣装置23、25和26(3个组合装置)的结果，变换装置10产生和迄今为止已知的变换装置同样的结果，先前的变换装置根据与该CRC关联的生成多项式执行前面提到的完全的CRC计算。如果使用不同的多项式的话，总的来说对变换装置，特别来说对折扣装置，显然必须具有不同的结构，以便再次能够产生和迄今为止已知的变换装置同样的结果，先前的变换装置根据其它生成多项式执行前面提到的完全的CRC计算。
变换装置10的8个存储器元件形成第四数目存储器元件的一个反馈电路，因此该第四数目在这种情形下等于8。6个组合装置位于这个串联电路中。该串联电路包括组合装置21，它把存储器元件11连接到变换装置10的输入19(以便接收位于第一数目位之内的至少一位)和存储器元件18上。该串联电路另外包括组合装置23、25和26，分别连接存储器元件12、16和17到变换装置10的另一输入20(以便接收位于第一数目位之外的至少一位)和存储器元件11、15和16上。这些存储器元件例如由触发器电路形成，而变换装置例如由模2加法器或EXOR门形成。
变换装置10的作用参考下面的叙述详细解释。在不使用折扣装置23、25和26以及另一输入20时，变换装置10精确根据移入的32位U(x)的生成多项式如G(x)＝x8＋x2＋x＋1(或100000111)产生CRC，该CRC另外又乘以x8(即在最低有效位侧补00000000)，然后用G(x)除，结果得到值Q(x)和余数R(x)，该余数R(x)相应于该CRC。所有这些均可由熟悉本技术领域的人员用已知的方式容易地证明。然后如果一个后继的位通过移位寄存器30的输入29移入，则在变换装置10的8个输出上出现一个并非32位而是33位的CRC，显然这是不希望的。因此应该把33位的结果减掉。这是通过使用折扣装置23、25和26实现的，下面说明。
由于多项式除法是线性运算，所以可以通过确定其范式以简单的方式确定33位的结果。这通过把该33位补32个0(亦即100000000000000000000000000000000)，乘以x8(亦即在最低有效位侧补8个零即00000000)，然后用G(x)除(亦即100000111)，结果产生值Q(x)和余数R(x)(亦即01100010)。所述余数R(x)是范式，其在用第33位的位值(1或0)乘以后，应该在变换过程中减去。由于模2减相应于模2加，因此在存储器段70上出现的位应该通过3个模2加法器23、25和26分别供给第二存储器段12(因为01100010)、第六存储器段16(因为01100010)和第七存储器段17(因为(01100010)。这样第33位的效果在变换过程期间被减去，其结果是正确的CRC最终出现在变换装置10的8个输出上。
应该再次强调，如果使用不同的多项式和/或不同的第一、第二和第三数目位的话，图中所示的设备的结构将改变。因此本发明不局限于所示的特定的实施例，而是既包括配备有折扣装置的建立边界的任何设备也包括属于这些设备并配备有折扣装置的任何变换装置。

Claims (10)

1.在一个位流中建立边界的设备，包括-把该位流中的第一数目位变换为第二数目位的变换装置，和-把该位流中第二数目位与第三数目位比较的比较装置，其第一数目、第二数目和第三数目中的每一个至少等于1，特征在于，该变换装置包括折扣装置，它用于对位于第一数目位之外的至少一位对变换过程的影响打折扣。
2.根据权利要求1的设备，其特征在于，变换装置包括一个至少有第四数目存储器元件的反馈串联电路。
3.根据权利要求2的设备，其特征在于，串联电路包括至少一个组合装置，它把存储器元件连接到-变换装置的输入端，以接收至少一个位于第一数目位之内的位以及-另一存储器元件，串联电路还包括至少另一个组合装置，它把另一存储器元件连接到-变换装置的另一输入端，以接收至少一个位于第一数目位之外的位以及-另一存储器元件。
4.根据权利要求3的设备，其特征在于，存储器元件包括触发器电路和组合装置包括模2加法器。
5.根据权利要求1到4中的任何一个权利要求的设备，其特征在于，变换装置包括第一组合装置，其第一输入连接到变换装置的一个输入端，其第二输入连接到第八存储器元件的输出端，第八存储器元件的输入连接到第七存储器元件的输出端，第七存储器元件的输入连接到第六组合装置的输出端，第六组合装置的第一输入连接到第六存储器元件的输出端，其第二输入连接到变换装置的另一输入端，第六存储器元件的输入连接到第五组合装置的输出端，第五组合装置的第一输入连接到第五存储器元件的输出端，其第二输入连接到变换装置的另一输入端，第五存储器元件的输入连接到第四存储器元件的输出端，第四存储器元件的输入连接到第三存储器元件的输出端，第三存储器元件的输入连接到第四组合装置的输出端，第四组合装置的第一输入连接到第二存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第二存储器元件的输入连接到第三组合装置的输出端，第三组合装置的第一输入连接到第二组合装置的输出端，其第二输入连接到变换装置的另一输入端，第二组合装置的第一输入连接到第一存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第一存储器元件的输入连接到第一组合装置的输出端，存储器元件的八个输出的每一个输出连接到变换装置的至少八个输出中的一个输出上。
6.用于在位流中建立边界的设备中的变换装置，该变换装置把位流中的第一数目位变换为第二数目位，第一数目和第二数目的每一个至少等于1，其特征在于，变换装置包括折扣装置，它用于对位于第一数目位之外的至少一位对变换过程的影响打折扣。
7.根据权利要求6的变换装置，其特征在于，变换装置包括一个至少有第四数目存储器元件的反馈串联电路。
8.根据权利要求7的变换装置，其特征在于，串联电路包括至少一个组合装置，它把存储器元件连接到-变换装置的输入端，以接收至少一个位于第一数目位之内的位以及-另一存储器元件，串联电路还包括至少另一个组合装置，它把另一存储器元件连接到-变换装置的另一输入端，以接收至少一个位于第一数目位之外的位以及-另一存储器元件。
9.根据权利要求8的变换装置，其特征在于，存储器元件包括触发器电路和组合装置包括模2加法器。
10.根据权利要求6到9中的任何一个权利要求的变换装置，其特征在于，变换装置包括第一组合装置，其第一输入连接到变换装置的一个输入端，其第二输入连接到第八存储器元件的输出端，第八存储器元件的输入连接到第七存储器元件的输出端，第七存储器元件的输入连接到第六组合装置的输出端，第六组合装置的第一输入连接到第六存储器元件的输出端，其第二输入连接到变换装置的另一输入端，第六存储器元件的输入连接到第五组合装置的输出端，第五组合装置的第一输入连接到第五存储器元件的输出端，其第二输入连接到变换装置的另一输入端，第五存储器元件的输入连接到第四存储器元件的输出端，第四存储器元件的输入连接到第三存储器元件的输出端，第三存储器元件的输入连接到第四组合装置的输出端，第四组合装置的第一输入连接到第二存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第二存储器元件的输入连接到第三组合装置的输出端，第三组合装置的第一输入连接到第二组合装置的输出端，其第二输入连接到变换装置的另一输入端，第二组合装置的第一输入连接到第一存储器元件的输出端，其第二输入连接到第一组合装置的输出端，第一存储器元件的输入连接到第一组合装置的输出端，存储器元件的八个输出的每一个输出连接到变换装置的至少八个输出中的一个输出上。
CN94194655.XA 1993-12-27 1994-12-23 在位流和crc计算中建立单元边界的设备 Pending CN1139503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9302266A NL9302266A (nl) 1993-12-27 1993-12-27 Inrichting voor het vaststellen van grenzen in een bitstroom, en converteermiddelen voor toepassing in de inrichting.
NL9302266 1993-12-27

Publications (1)

Publication Number Publication Date
CN1139503A true CN1139503A (zh) 1997-01-01

Family

ID=19863319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94194655.XA Pending CN1139503A (zh) 1993-12-27 1994-12-23 在位流和crc计算中建立单元边界的设备

Country Status (14)

Country Link
US (1) US5724034A (zh)
EP (1) EP0737390B1 (zh)
JP (1) JP3002713B2 (zh)
KR (1) KR100189267B1 (zh)
CN (1) CN1139503A (zh)
AT (1) ATE181193T1 (zh)
AU (1) AU683712B2 (zh)
CA (1) CA2179296C (zh)
CZ (1) CZ189296A3 (zh)
DE (1) DE69419035T2 (zh)
NL (1) NL9302266A (zh)
NO (1) NO962729L (zh)
PL (1) PL175567B1 (zh)
WO (1) WO1995018495A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19519946A1 (de) * 1995-06-02 1996-12-05 Thomson Brandt Gmbh Verfahren zur Synchronisation eines aus Informationsdaten und einem anschließenden Prüfsummenfeld bestehenden empfangenen Datenblocks sowie Vorrichtung zur Durchführung des Verfahrens
CN1189018C (zh) * 1996-04-26 2005-02-09 皇家菲利浦电子有限公司 磁带录制/再现装置、编码装置、磁带录制/再现方法
DE69731932T2 (de) * 1996-10-29 2006-02-16 International Business Machines Corp. Verfahren und Vorrichtung für zweistufige CRC-32-Berechnung
US6928608B2 (en) * 2001-08-14 2005-08-09 Optix Networks Ltd. Apparatus and method for accelerating cyclic redundancy check calculations
JP2003078421A (ja) * 2001-09-04 2003-03-14 Canon Inc 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720830A (en) * 1985-12-02 1988-01-19 Advanced Micro Devices, Inc. CRC calculation apparatus having reduced output bus size
JP2816223B2 (ja) * 1990-03-02 1998-10-27 株式会社日立製作所 セル同期回路
JPH04211547A (ja) * 1990-03-20 1992-08-03 Fujitsu Ltd 同期回路
US5131012A (en) * 1990-09-18 1992-07-14 At&T Bell Laboratories Synchronization for cylic redundancy check based, broadband communications network
US5267249A (en) * 1991-05-09 1993-11-30 Codex Corporation Device and method for asynchronous cyclic redundancy checking for digital receivers
CA2129236C (en) * 1992-12-29 1998-12-22 Shiping Li Efficient crc remainder coefficient generation and checking device and method
CA2145017C (en) * 1994-03-31 2000-02-15 Masaru Murakami Cell multiplexer having cell delineation function

Also Published As

Publication number Publication date
CA2179296A1 (en) 1995-07-06
EP0737390B1 (en) 1999-06-09
KR100189267B1 (ko) 1999-06-01
NO962729D0 (no) 1996-06-27
DE69419035D1 (de) 1999-07-15
AU683712B2 (en) 1997-11-20
US5724034A (en) 1998-03-03
CZ189296A3 (en) 1996-11-13
CA2179296C (en) 2000-10-17
AU1384895A (en) 1995-07-17
NO962729L (no) 1996-08-21
EP0737390A1 (en) 1996-10-16
DE69419035T2 (de) 2000-01-27
WO1995018495A1 (en) 1995-07-06
ATE181193T1 (de) 1999-06-15
PL175567B1 (pl) 1999-01-29
JP3002713B2 (ja) 2000-01-24
JPH09500777A (ja) 1997-01-21
PL315146A1 (en) 1996-10-14
NL9302266A (nl) 1995-07-17

Similar Documents

Publication Publication Date Title
US5204859A (en) Method and apparatus for detecting a frame alignment word in a data system
US4852099A (en) Error correction method using Reed-Solomon code
US4682334A (en) Synchronous data transmission method and device implementing same
US20030189954A1 (en) Frame synchronization circuit
CN1139503A (zh) 在位流和crc计算中建立单元边界的设备
CA1260145A (en) Synchronizing signal decoding
US5715259A (en) Cyclic redundancy check synchronizer
CA1054719A (en) Circuit for curtailing effects of bit errors in pulse coded transmission
US4224680A (en) Parity prediction circuit for adder/counter
US4530095A (en) Comparison of digital bit streams using modified parity
US5093831A (en) Fast calculation circuit for cyclic redundancy check code
US5517512A (en) Cyclic coding and cyclic redundancy code check processor
US5565864A (en) Absolute encoder
WO1995001683A1 (fr) Procede et appareil de detection d'un code cyclique
SU1282324A1 (ru) Измеритель характеристик аналого-цифровых преобразователей
JPS63292841A (ja) フレ−ム同期方式
EP0348188B1 (en) Data transmission
SU1241262A1 (ru) Устройство дл контрол технологического процесса
JPS6254257B2 (zh)
SU756405A1 (en) Device for comparing the difference of numbers with tolerances
SU1125632A1 (ru) Устройство дл восстановлени непрерывных функций по дискретным отсчетам
JPS60219852A (ja) コ−ド処理方式
Bajic et al. Short STM-1 framing structures
CN1819499A (zh) 一种主备低阶指针处理电路同步的方法
JPH06188745A (ja) パリティチェック方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned