CN113938125A - 多通道可配置可测试与修调的数字信号隔离器 - Google Patents

多通道可配置可测试与修调的数字信号隔离器 Download PDF

Info

Publication number
CN113938125A
CN113938125A CN202111230050.5A CN202111230050A CN113938125A CN 113938125 A CN113938125 A CN 113938125A CN 202111230050 A CN202111230050 A CN 202111230050A CN 113938125 A CN113938125 A CN 113938125A
Authority
CN
China
Prior art keywords
circuit
trimming
test
signal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111230050.5A
Other languages
English (en)
Other versions
CN113938125B (zh
Inventor
曾京波
奚剑雄
何乐年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202111230050.5A priority Critical patent/CN113938125B/zh
Publication of CN113938125A publication Critical patent/CN113938125A/zh
Application granted granted Critical
Publication of CN113938125B publication Critical patent/CN113938125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种多通道可配置可测试与修调的数字信号隔离器，包括多通道双向传输核心电路、发送接收配置模块、测试修调模块、输出驱动使能模块，其中发送接收配置模块包括封装内部多位PAD及MODE控制电路，输出驱动使能模块包括输出驱动使能电路、输出驱动使能PAD、通路I/O PAD，测试修调模块包括测试修调模式选择电路、SPI接口电路、测试采样选择电路。本发明数字信号隔离器无需额外增加任何PAD，方便用户使用，可以随时进入测试修调模式，可以大大增加芯片的应用范围、节省芯片的测试修调成本和周期。

Description

多通道可配置可测试与修调的数字信号隔离器
技术领域
本发明属于集成电路设计技术领域，具体涉及一种多通道可配置可测试与修调的数字信号隔离器。
背景技术
隔离器主要用于处理不同电压域之间低压信号的传输，常用于电机控制、隔离ADC、隔离驱动等应用中。根据隔离介质的不同，数字信号隔离器可分为光耦隔离器、磁耦隔离器和电容隔离器；用SiO2做隔离介质的电容型隔离器，采用标准CMOS工艺，具有传输速率高、延时低、寿命长、耐压高等优点。
数字信号隔离器通常包括发送端即调制模块、接收端即解调模块、隔离电容模块，发送端将传输信号调制为可以经过隔离电容的信号，接收端将经过隔离电容的信号解调回传输信号，隔离电容连接信号发射和接收端，调制解调方案一般分为脉冲调制和OOK调制两种方案。
如公开号为CN112865785A的中国专利提供了一种数字信号隔离器，包括依次连接的编码电路、耦合传输电路和解码电路，该数字信号隔离器适用于数字信号的耦合隔离传输，提高了CMTI性能，并且能够实现信号和能量的同时传输，能够提高隔离器的耐压能力，传输效果显著优于现有的电容隔离器、磁隔离器等。又如公开号为CN105897251A的中国专利提供了一种数字信号隔离器及其方法，数字信号隔离器包括发送模块和接收模块，发送过程为检测输入信号的上升沿和下降沿产生两个不同大小的电压信号，接收过程为发送过程的两个不同大小的电压信号通过变压器产生的相应的感应电压，相应的感应电压通过放大、比较、整形产生输出信号的上升沿和下降沿；该数字信号隔离器无需对反脉冲进行特殊处理，从而提高了通讯速率。
随着芯片工艺的发展与演进，芯片功能越来越复杂，芯片测试难度也在不断的提高；为确保芯片的功能正常，芯片在出厂前必须经过严格的测试。目前，芯片的验证测试和修调在芯片的整个开发过程中占据70％以上的而时间；隔离器属于信号链产品，对信号精度、准确性具有较高要求，同一批次不同片芯片之间尚存在许多偏差，而芯片封装后，很难改变内部的电路以进行修调。
发明内容
鉴于上述，本发明提供了一种多通道可配置可测试与修调的数字信号隔离器，可以大大增加芯片的应用范围、节省芯片的测试修调成本和周期。
一种多通道可配置可测试与修调的数字信号隔离器，包括：
多通道双向传输核心电路，用于对数字信号进行调制、传输及解调；
发送接收配置模块，用于配置所述核心电路各通道的信号传输方向，使各通道在正常工作模式下发送或接收信号；
测试修调模块，用于控制所述核心电路为正常工作模式或测试修调模式，并在测试修调模式下对核心电路中各关键元器件进行参数修调；
输出驱动使能模块，用于接受外部信号指令，以控制核心电路的数字信号传输。
进一步地，所述发送接收配置模块包括封装在内部的多位PAD以及MODE控制电路，PAD通过内部PMOS电流源默认将电位上拉至高，进而通过将PAD打线到基板使PAD电位下拉为低以改变PAD信号，使得多位PAD信号以二进制码的形式输入至MODE控制电路中；MODE控制电路将不同的配置方式编码成对应的多位二进制码，通过控制每个通道的发送或接收端使能信号来实现不同的配置方式，进而通过简单的逻辑电路选择即可实现二进制码到多通道发送或接收端使能信号的编码。
进一步地，所述测试修调模块包括：
测试修调模式选择电路，通过其内部寄存器在系统上电过程中控制核心电路为正常工作模式或测试修调模式，并以指令的形式输出；
SPI接口电路，其内部包含M+N个寄存器，根据模式选择电路输出的指令控制内部的寄存器工作，其中N个寄存器用于测试，M个寄存器用于修调，N为想要的测试信息数量，M为想要修调的元器件数量；
N个测试采样选择电路，根据用于测试的N个寄存器信号选择相应的测试点信号通过PAD输出；
M个修调电路，根据用于修调的M个寄存器信号控制核心电路中各关键元器件进行参数修调。
进一步地，所述输出驱动使能模块包括：
输出驱动使能电路，用于控制核心电路是否进行数字信号传输；
输出驱动使能PAD，用于接受外部信号以控制测试修调模式选择电路以及输出驱动使能电路；
通路I/O PAD，作为核心电路各通道的信号输入及输出端口。
进一步地，所述测试修调模式选择电路通过输出驱动使能PAD的外部高电平或低电平信号控制核心电路处于正常工作模式或测试修调模式，若输出驱动使能PAD为低电平信号，则控制SPI接口电路退出Reset状态，即进入测试修调模式，SPI接口电路控制寄存器接收从复用接口输入的外部信号，并将修调参数信号给核心电路；若输出驱动使能PAD为高电平信号，则控制SPI接口电路保持在Reset状态，即进入正常工作模式，SPI接口电路控制寄存器将设定好的默认参数信号给核心电路。
进一步地，所述测试修调模式选择电路输出测试修调模式的使能信号指令，核心电路工作在测试修调模式下，SPI接口电路退出Reset状态，核心电路中任意三路通道的通路I/O PAD复用为SPI输入接口，其余通道的通路I/O PAD复用为测试信号输出端口，同时所有通道的信号发送或接收按照配置正常工作，且输出驱动使能电路与测试采样选择电路共同连接到作为测试信号输出端口的通路I/O PAD上；外部SPI接口信号通过SPI接口电路控制内部多位寄存器修调核心电路中主要元器件参数以改变隔离器性能，在下次进入正常工作模式后，可通过正常工作的通道输出信号来进行修调后的结果观察；同样，外部SPI接口信号通过SPI接口电路控制内部多位寄存器将测试点信号通过测试采样选择电路输出到复用为测试信号输出端口的通路I/O PAD上，可以观察任意通道的观测点工作状态。
进一步地，所述输出驱动使能PAD不使能时即测试修调模式下，核心电路仍正常工作，所有通道无信号传出，此时可将测试信息通过SPI接口输入，进行测试操作观察测试结果，并将修调信息通过SPI接口输入；所述输出驱动使能PAD使能时即正常工作模式下，可观察修调后的核心电路各通道信号传输质量结果。
进一步地，所述测试修调模式选择电路传出测试修调模式使能信号后，外部接口信号直接接入SPI接口电路，控制多位寄存器实现测试修调功能。在多通道数字隔离器进入测试修调模式后，其中三路隔离器通路的I/O PAD复用为SPI接口信号输入端，其余路隔离器通路的I/O PAD可复用为测试信号输出端口，隔离器所有通路内部电路发送、接收端正常工作，外部SPI接口信号通过SPI接口电路控制内部多位寄存器将测试点信号通过测试采样选择电路输出到复用为测试信号输出端口的其余通路的I/O PAD，可以观察任意通路的观测点工作状态。外部SPI接口信号通过SPI接口电路控制内部多位寄存器修调隔离器通道核心电路许多主要参数以改变隔离器性能，在下次进入正常工作模式后，可通过正常工作通路输出信号来进行修调后的结果观察。
进一步地，所述SPI接口电路包括多位测试寄存器、多位修调寄存器，通过外部接口输入多位二进制码，不同二进制码对应不同的多位测试寄存器或者多位修调寄存器的输出，来控制想要测试的信号从其余通路I/O PAD输出或者控制隔离器核心通路处于不同的修调参数下。
进一步地，所述多位测试寄存器及测试采样选择电路，通过外部接口输入多位二进制码控制测试寄存器输出测试采样选择电路控制信号，上述测试采样选择电路由多个传输门及单位增益负反馈电路组成，传输门前接到采样点信号上，后接到单位增益负反馈电路，单位增益负反馈电路输出接到复用为测试信号输出端口的通路I/O PAD。上述测试采样选择电路控制信号控制传输门的关闭或导通，默认状态下为关闭，通过传输门的关闭或导通，将采样点测试信号通过复用为测试信号输出端口的通路I/O PAD传出观测。
进一步地，所述多通道双向传输数字隔离器通路核心电路包括振荡器、发送端调制电路、片内耐高压隔离电容、接收端解调电路、驱动输出电路以及基准模块。通过多位使能选择对基准模块偏置电流源电流并连位数选择，控制修调数字隔离器通路核心电路内运放、比较器等电路的电流大小；通过传输门开关选择对偏置电压源分压电阻导通选择，控制修调LDO、内部基准等电路电压大小；通过传输门开关选择分压器不同分压，控制修调振荡器频率大小。
进一步地，所述多位修调寄存器、上述数字隔离器通路核心电路的使能管、传输门，通过外部接口输入多位二进制码控制修调寄存器输出数字隔离器通路核心电路内重要电路使能管、传输门控制信号。上述使能管、传输门控制信号控制使能管、传输门的关闭或导通实现对电路的修调，在输出驱动使能PAD给高电平后，通过正常工作通道的I/O PAD观察修调后的通路信号质量。
进一步地，所述测试修调模式选择电路寄存器传出正常工作使能信号，数字隔离器工作在正常通路模式下，SPI接口电路保持在Reset状态，SPI接口电路内部寄存器传出默认参数控制信号。信号从通路的I/O PAD传输，即使其同时复用为SPI接口，但因SPI接口电路保持在Reset状态，故不会控制寄存器信号传出。
进一步地，所述发送接收配置模块和测试修调模块，为了方便客户使用，无需额外操作，根据客户需求发送接收配置模块通过打线直接定好配置方案；为了实现数字隔离器既能测试又能正常工作，测试修调模块通过输出驱动使能PAD信号不使能进入测试修调模式，若正常使能则进入正常工作模式。通过输出驱动使能PAD给低电平进入测试修调模式，进行工作点测试观察，同时进行修调操作，接下来输出驱动使能PAD给高电平后进入正常工作模式，进行修调后的通路信号观察，操作方便。
本发明多通道可配置可测试与修调的数字信号隔离器无需额外增加任何PAD，方便用户使用，可以随时进入测试修调模式，可以大大增加芯片的应用范围、节省芯片的测试修调成本和周期。
附图说明
图1为本发明数字信号隔离器的结构示意图。
图2为本发明发送接收配置模块及逻辑电路的结构示意图。
图3为本发明测试修调模块的结构示意图。
图4为SPI接口电路的结构示意图。
图5为测试采样选择电路的结构示意图。
图6为电压修调电路的结构示意图。
图7为电流修调电路的结构示意图。
具体实施方式
为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。
如图1所示，本发明多通道可配置可测试修调的数字隔离器主要由多通道双向传输数字隔离器通路核心电路19、发送接收配置模块18、测试修调模块16、输出驱动电路17、四通道信号I/O PAD11～14、输出驱动使能PAD10、封装内部四位MODE PAD15组成。信号通过四通道信号I/O PAD11～14输入或输出，可以双向传输，同时其中三通道信号I/O PAD11～13在测试修调模式可复用为SPI输入端，数字隔离器通路核心电路19可配置成发送端或接收端电路，发送接收配置模块18通过封装内部多位MODE PAD15配置成不同的发送接收模式，输出驱动使能PAD10通过输出驱动电路17控制数字隔离器输出驱动使能，同时测试修调模块16通过复用输出驱动使能PAD10输入的使能功能控制进入正常工作模式或者测试修调模式，同时通道信号I/O PAD14可复用为测试时观测点信号输出端I/O PAD。
如图2所示，本实施方式中发送接收配置模块主要由封装内部四位MODE PAD20～23、发送接收配置模块逻辑电路24、数字隔离器通路发送、接收端使能信号25组成。PAD20～23通过内部PMOS电流源将默认电位拉至高，即PAD20～23默认电位为高，通过将PAD20～23打线到基板使PAD20～23电位为低来改变PAD20～23信号值。上述PAD20～23以此方式输入多位二进制码，可将多通道数字隔离器配置成四正向零反向、三正向一反向、二正向二反向、二正向零反向等配置方式。如图2所示，将四条通路正向传播信号、零条通路反向传播信号设定成四位PAD20～23为1111，通过发送接收配置模块逻辑电路24，将1111输入编码为通路发送、接收端使能信号25的tx1_en、tx2_en、tx3_en、tx4_en输出都为高电平，rx1_en、rx2_en、rx3_en、rx4_en输出都为低电平，即实现了四条正向通路，在接收端用同样方案不同编码，设置成四条接收通路，即实现四条完整通路。
如图3所示，本实施方式中测试修调模块主要由四路通道I/O PAD30～33、SPI接口电路模块34、隔离器核心通路35、输出驱动使能电路36、发送端输出驱动使能PAD37、测试采样选择电路38组成。SPI接口电路34包括多位测试寄存器、多位修调寄存器，在输出驱动使能PAD37不使能时，通过复用为SPI接口的I/O PAD30～32输入多位二进制码，不同二进制码对应不同的多位测试寄存器或者多位修调寄存器的输出，来控制想要测试的信号从通道I/O PAD33传出，或者在不同的修调参数下，在输出驱动使能PAD37使能后，通过四路通道I/OPAD30～33观察正常工作通路的传输信号质量。
当发送端输出驱动使能PAD37输入低电平时，则控制SPI接口电路34退出Reset状态，四路通道I/O PAD30～33皆无信号输出，其中三路通道I/O PAD30～32复用为SPI输入端，第四路通道I/O PAD33复用为测试时观测点信号传出PAD，同时此四路隔离器通道核心电路35仍正常按照发送接收配置工作，可以将任意通路的观察点信号通过测试点采样选择电路38传出到通道I/O PAD33来进行工作状态测试观察。同时通过SPI接口电路34进行对四条通道核心电路35的参数修调，在输出驱动使能PAD37使能后，通过四路通道I/O PAD30～33观察正常工作通路的传输信号质量。
当发送端输出驱动使能PAD37输入高电平时，则控制SPI接口电路34保持Reset状态，此时虽三路通道I/O PAD30～32依旧接到SPI输入端，但因Reset状态下，故SPI输入接口不作用，只做通道输入输出端，通道I/O PAD33也正常作为通道输入输出端，数字隔离器正常工作。
如图4所示，本实施方式中SPI接口电路主要由输出驱动使能PAD40、三路复用SPI接口通道I/O PAD41～43、SPI接口电路模块44、SPI接口电路寄存器45组成。三路复用SPI接口通道41～43分别接到SPI接口电路44的sclk、ss、sdi端，输出驱动使能PAD40接到SPI接口电路44的rstn端，通过控制内部多位寄存器45将所有通路测试点信号通过测试采样选择电路输出，以及通过多位寄存器控制正常工作隔离器通道核心电路参数修调。
如图5所示，本实施方式中测试采样选择电路主要由SPI接口电路寄存器50、测试点信号51、传输门52、单位增益负反馈电路53、复用为测试信号输出端口的通道I/O PAD54组成。通过SPI接口电路寄存器50控制传输门52的关闭与导通；若导通，则测试点信号51再通过单位增益负反馈电路53输出到复用为测试信号输出端口的通道I/O PAD54；若关闭，则无信号传出。
如图6所示，本实施方式中电压修调电路主要由SPI接口电路二位寄存器60、开关管61、62、分压电阻63、64组成。SPI接口电路二位寄存器60通过控制开关管61、62的导通与关闭，修改接入电路的分压电阻63、64来对电压进行修调。
如图7所示，本实施方式中电流修调电路主要由SPI接口电路二位寄存器70、多位电流源71组成，SPI接口电路二位寄存器70通过控制电流源的位数来对电流进行修调。
上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明，熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。

Claims (7)

1.一种多通道可配置可测试与修调的数字信号隔离器，其特征在于，包括：
多通道双向传输核心电路，用于对数字信号进行调制、传输及解调；
发送接收配置模块，用于配置所述核心电路各通道的信号传输方向，使各通道在正常工作模式下发送或接收信号；
测试修调模块，用于控制所述核心电路为正常工作模式或测试修调模式，并在测试修调模式下对核心电路中各关键元器件进行参数修调；
输出驱动使能模块，用于接受外部信号指令，以控制核心电路的数字信号传输。
2.根据权利要求1所述的数字信号隔离器，其特征在于：所述发送接收配置模块包括封装在内部的多位PAD以及MODE控制电路，PAD通过内部PMOS电流源默认将电位上拉至高，进而通过将PAD打线到基板使PAD电位下拉为低以改变PAD信号，使得多位PAD信号以二进制码的形式输入至MODE控制电路中；MODE控制电路将不同的配置方式编码成对应的多位二进制码，通过控制每个通道的发送或接收端使能信号来实现不同的配置方式，进而通过简单的逻辑电路选择即可实现二进制码到多通道发送或接收端使能信号的编码。
3.根据权利要求1所述的数字信号隔离器，其特征在于：所述测试修调模块包括：
测试修调模式选择电路，通过其内部寄存器在系统上电过程中控制核心电路为正常工作模式或测试修调模式，并以指令的形式输出；
SPI接口电路，其内部包含M+N个寄存器，根据模式选择电路输出的指令控制内部的寄存器工作，其中N个寄存器用于测试，M个寄存器用于修调，N为想要的测试信息数量，M为想要修调的元器件数量；
N个测试采样选择电路，根据用于测试的N个寄存器信号选择相应的测试点信号通过PAD输出；
M个修调电路，根据用于修调的M个寄存器信号控制核心电路中各关键元器件进行参数修调。
4.根据权利要求1所述的数字信号隔离器，其特征在于：所述输出驱动使能模块包括：
输出驱动使能电路，用于控制核心电路是否进行数字信号传输；
输出驱动使能PAD，用于接受外部信号以控制测试修调模式选择电路以及输出驱动使能电路；
通路I/O PAD，作为核心电路各通道的信号输入及输出端口。
5.根据权利要求3所述的数字信号隔离器，其特征在于：所述测试修调模式选择电路通过输出驱动使能PAD的外部高电平或低电平信号控制核心电路处于正常工作模式或测试修调模式，若输出驱动使能PAD为低电平信号，则控制SPI接口电路退出Reset状态，即进入测试修调模式，SPI接口电路控制寄存器接收从复用接口输入的外部信号，并将修调参数信号给核心电路；若输出驱动使能PAD为高电平信号，则控制SPI接口电路保持在Reset状态，即进入正常工作模式，SPI接口电路控制寄存器将设定好的默认参数信号给核心电路。
6.根据权利要求3所述的数字信号隔离器，其特征在于：所述测试修调模式选择电路输出测试修调模式的使能信号指令，核心电路工作在测试修调模式下，SPI接口电路退出Reset状态，核心电路中任意三路通道的通路I/O PAD复用为SPI输入接口，其余通道的通路I/O PAD复用为测试信号输出端口，同时所有通道的信号发送或接收按照配置正常工作，且输出驱动使能电路与测试采样选择电路共同连接到作为测试信号输出端口的通路I/O PAD上；外部SPI接口信号通过SPI接口电路控制内部多位寄存器修调核心电路中主要元器件参数以改变隔离器性能，在下次进入正常工作模式后，可通过正常工作的通道输出信号来进行修调后的结果观察；同样，外部SPI接口信号通过SPI接口电路控制内部多位寄存器将测试点信号通过测试采样选择电路输出到复用为测试信号输出端口的通路I/O PAD上，可以观察任意通道的观测点工作状态。
7.根据权利要求4所述的数字信号隔离器，其特征在于：所述输出驱动使能PAD不使能时即测试修调模式下，核心电路仍正常工作，所有通道无信号传出，此时可将测试信息通过SPI接口输入，进行测试操作观察测试结果，并将修调信息通过SPI接口输入；所述输出驱动使能PAD使能时即正常工作模式下，可观察修调后的核心电路各通道信号传输质量结果。
CN202111230050.5A 2021-10-19 2021-10-19 多通道可配置可测试与修调的数字信号隔离器 Active CN113938125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111230050.5A CN113938125B (zh) 2021-10-19 2021-10-19 多通道可配置可测试与修调的数字信号隔离器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111230050.5A CN113938125B (zh) 2021-10-19 2021-10-19 多通道可配置可测试与修调的数字信号隔离器

Publications (2)

Publication Number Publication Date
CN113938125A true CN113938125A (zh) 2022-01-14
CN113938125B CN113938125B (zh) 2023-02-24

Family

ID=79283615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111230050.5A Active CN113938125B (zh) 2021-10-19 2021-10-19 多通道可配置可测试与修调的数字信号隔离器

Country Status (1)

Country Link
CN (1) CN113938125B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115567050A (zh) * 2022-08-30 2023-01-03 贵州振华风光半导体股份有限公司 一种熔丝修调电路
CN117318734A (zh) * 2023-11-27 2023-12-29 芯来智融半导体科技(上海)有限公司 芯片信号发射电路及方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434137A2 (en) * 1989-12-19 1991-06-26 Koninklijke Philips Electronics N.V. System for partitioning and testing submodule circuits of an integrated circuit
US5479127A (en) * 1994-11-10 1995-12-26 National Semiconductor Corporation Self-resetting bypass control for scan test
US5481471A (en) * 1992-12-18 1996-01-02 Hughes Aircraft Company Mixed signal integrated circuit architecture and test methodology
US5805609A (en) * 1995-06-07 1998-09-08 Samsung Electronics Co., Ltd. Method and apparatus for testing a megacell in an ASIC using JTAG
US5872908A (en) * 1995-05-31 1999-02-16 Texas Instruments Incorporated IC with isolated analog signal path for testing
US6108804A (en) * 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
US20020048191A1 (en) * 2000-10-03 2002-04-25 Tamio Ikehashi Semiconductor device and testing method thereof
US6539511B1 (en) * 1999-05-06 2003-03-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit devices with test circuit
US20040059537A1 (en) * 2002-09-24 2004-03-25 Mcintosh Colin S. Test mode control circuit for reconfiguring a device pin of an integrated circuit chip
US20050108603A1 (en) * 2003-11-17 2005-05-19 Wolfgang Spirkl Input switching arrangement for a semiconductor circuit and test method for unidirectional input drivers in semiconductor circuits
CN201133951Y (zh) * 2007-11-28 2008-10-15 张敬彬 双向信号光电隔离装置及双向信号光电隔离集成芯片
CN101395488A (zh) * 2006-03-01 2009-03-25 皇家飞利浦电子股份有限公司 带有使用jtag接口的测试访问控制电路的ic电路
CN105445648A (zh) * 2015-12-18 2016-03-30 浙江大华技术股份有限公司 一种测试修调电路及一种集成电路
CN109154633A (zh) * 2016-04-29 2019-01-04 德州仪器公司 全垫覆盖边界扫描
US10571518B1 (en) * 2018-09-26 2020-02-25 Nxp B.V. Limited pin test interface with analog test bus
CN111273154A (zh) * 2020-01-21 2020-06-12 浙江大华技术股份有限公司 管脚复用的测试修调系统、方法、计算机设备和存储介质
CN111381623A (zh) * 2018-12-29 2020-07-07 无锡华润矽科微电子有限公司 用于基准电压修调的系统及相应的基准电压修调的方法
CN213069089U (zh) * 2020-07-24 2021-04-27 湖南进芯电子科技有限公司 芯片测试模式切换电路

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434137A2 (en) * 1989-12-19 1991-06-26 Koninklijke Philips Electronics N.V. System for partitioning and testing submodule circuits of an integrated circuit
US5481471A (en) * 1992-12-18 1996-01-02 Hughes Aircraft Company Mixed signal integrated circuit architecture and test methodology
US5479127A (en) * 1994-11-10 1995-12-26 National Semiconductor Corporation Self-resetting bypass control for scan test
US5872908A (en) * 1995-05-31 1999-02-16 Texas Instruments Incorporated IC with isolated analog signal path for testing
US5805609A (en) * 1995-06-07 1998-09-08 Samsung Electronics Co., Ltd. Method and apparatus for testing a megacell in an ASIC using JTAG
US6108804A (en) * 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
US6539511B1 (en) * 1999-05-06 2003-03-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit devices with test circuit
US20020048191A1 (en) * 2000-10-03 2002-04-25 Tamio Ikehashi Semiconductor device and testing method thereof
US20040059537A1 (en) * 2002-09-24 2004-03-25 Mcintosh Colin S. Test mode control circuit for reconfiguring a device pin of an integrated circuit chip
US20050108603A1 (en) * 2003-11-17 2005-05-19 Wolfgang Spirkl Input switching arrangement for a semiconductor circuit and test method for unidirectional input drivers in semiconductor circuits
CN101395488A (zh) * 2006-03-01 2009-03-25 皇家飞利浦电子股份有限公司 带有使用jtag接口的测试访问控制电路的ic电路
CN201133951Y (zh) * 2007-11-28 2008-10-15 张敬彬 双向信号光电隔离装置及双向信号光电隔离集成芯片
CN105445648A (zh) * 2015-12-18 2016-03-30 浙江大华技术股份有限公司 一种测试修调电路及一种集成电路
CN109154633A (zh) * 2016-04-29 2019-01-04 德州仪器公司 全垫覆盖边界扫描
US10571518B1 (en) * 2018-09-26 2020-02-25 Nxp B.V. Limited pin test interface with analog test bus
CN111381623A (zh) * 2018-12-29 2020-07-07 无锡华润矽科微电子有限公司 用于基准电压修调的系统及相应的基准电压修调的方法
CN111273154A (zh) * 2020-01-21 2020-06-12 浙江大华技术股份有限公司 管脚复用的测试修调系统、方法、计算机设备和存储介质
CN213069089U (zh) * 2020-07-24 2021-04-27 湖南进芯电子科技有限公司 芯片测试模式切换电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. KAERIYAMA, S. UCHIDA, M. FURUMIYA, M. OKADA, T. MAEDA AND M.: "《A 2.5 kV Isolation 35 kV/us CMR 250 Mbps Digital Isolator in Standard 》", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
史广达: "《高速数字信号隔离器芯片的研究与设计》", 《知网》 *
赵凯: "《基于FPGA可移植Flash测试平台设计与实现》", 《知网》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115567050A (zh) * 2022-08-30 2023-01-03 贵州振华风光半导体股份有限公司 一种熔丝修调电路
CN115567050B (zh) * 2022-08-30 2023-10-24 贵州振华风光半导体股份有限公司 一种熔丝修调电路
CN117318734A (zh) * 2023-11-27 2023-12-29 芯来智融半导体科技(上海)有限公司 芯片信号发射电路及方法
CN117318734B (zh) * 2023-11-27 2024-02-02 芯来智融半导体科技(上海)有限公司 芯片信号发射电路及方法

Also Published As

Publication number Publication date
CN113938125B (zh) 2023-02-24

Similar Documents

Publication Publication Date Title
CN113938125B (zh) 多通道可配置可测试与修调的数字信号隔离器
EP1721397B1 (en) Integrated post-amplifier, laser driver, and controller
US20060238037A1 (en) Differential current driving type transmission system
CN113608936B (zh) 一种多路接口测试系统及方法
CN101145384B (zh) 半导体存储器装置及其数据掩蔽方法
CN109885433B (zh) 一种快速测试spi通信模块的方法
US20230237000A1 (en) Detecting load capacitance on serial communication data lines
CN113552537B (zh) 一种应用于相控阵雷达的波控驱动芯片
JP2006505982A (ja) インターフェース・トランシーバの電力を管理するための方法および装置
US20040203477A1 (en) Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage
CN112286853B (zh) 一种支持多协议的fpga系统及数据处理方法
US20080267267A1 (en) Data interface method and apparatus
US20050089106A1 (en) Data transmission system and method
US10622086B2 (en) Input/output terminal characteristic calibration circuit and semiconductor apparatus including the same
KR100800487B1 (ko) 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치
CN114244909B (zh) 协议转换电路和相关设备
CN111431596B (zh) 一种信号升速方法及电路
CN115996075A (zh) 具有电流隔离的集成电路和用于集成电路的方法
CN212012673U (zh) 网络切换器
CN211956461U (zh) 串行数据通信电路及系统
CN106469104A (zh) 一种多通道pcb连接组件测试装置
KR100690275B1 (ko) 테스트 모드에서 전압모드로 동작하는 전류모드 반도체집적회로장치
WO2004068707A3 (en) High-speed flip-flop circuitry and method for operating the same
CN110825681B (zh) 一种基于lbe总线的smhk381的测试方法
CN111800278B (zh) 一种网络切换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant