CN1139277A - 快速电可擦可编程只读存储器单元及其制造方法 - Google Patents

快速电可擦可编程只读存储器单元及其制造方法 Download PDF

Info

Publication number
CN1139277A
CN1139277A CN96105549A CN96105549A CN1139277A CN 1139277 A CN1139277 A CN 1139277A CN 96105549 A CN96105549 A CN 96105549A CN 96105549 A CN96105549 A CN 96105549A CN 1139277 A CN1139277 A CN 1139277A
Authority
CN
China
Prior art keywords
drain region
silicon chip
oxide
forms
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96105549A
Other languages
English (en)
Other versions
CN1091951C (zh
Inventor
安秉振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1139277A publication Critical patent/CN1139277A/zh
Application granted granted Critical
Publication of CN1091951C publication Critical patent/CN1091951C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本发明的Split栅型快速EEPROM单元，利用一加到用厚绝缘膜将隧道区与沟道隔离的结构上的高电压，执行编程和擦除操作，此时该单元能防止结区和栅极间的层叠区的强电场引发的带间隧穿和二次热载流子所导致的单元的隧道氧化膜的减薄。

Description

快速电可擦可编程只读存储器单元及其制造方法
本发明涉及快速EEPROM单元及其制造方法，尤其涉及分裂栅型的快速EEPROM及其制造方法，本发明通过隔开隧道区和沟道能改进器件的可靠性。
通常，在制造半导体器件的过程中，一个既具有电编程序和擦除作用的快速EEPROM(电可擦可编程只读存储器)单元可分成叠层栅结构和分裂栅结构。
如图1A所示，一个常规叠层型快速EEPROM单元有一种结构，在漏区7和源区8之间的硅基片上顺序层叠隧道氧化膜5，浮栅6，层间绝缘膜11和控制栅12。
如图1B所示，一个常规分裂型快速EEPROM单元有一种结构，在漏区7和源区8之间的硅基片上顺序形成沟道氧化膜5，浮栅6，层间绝缘膜11和调节栅12，在漏区7上它是层叠结构，还有包括层叠结构上层的控制栅12向源区8延伸的结构。在延仲的控制栅12下而的硅利底1变成选择栅沟道区9。
尽管因为叠层栅结构与分裂栅结构相比能减少每个单元的面积，而使它具有能实现器件的高密度的优点，但它的缺点是，在进行擦除时它是过擦除。另一方面，尽管分裂栅结构能克服叠层栅结构的缺点，因为它与叠层栅相比不能减少每个单元的面积，所以它具有不能实现器件的高密度有缺点。
另一方面，当给叠层栅型和分裂栅型快速EEPROM单元施加一个高电压时，该单元能执行编程和擦除的操作。当利用高电压执行编程和擦除操作时，由于在结区和栅极间的层叠区所形成的强电场，产生了带间隧穿和二次热载流子。然而，因为通常形成厚度约为100的薄单元隧道氧化膜，带间隧穿和二次热载流子的发生，导致了隧道氧化膜的变薄，从而降低了器件的可靠性。
本发明的目的是提供一种快速EEPROM单元及其制造方法，它可以减小由于高电压而引起的隧道氧化膜的减薄，同时，解决擦除单元时过擦除的问题。
为实现上述目的，一种制造快速EEPROM单元的方法包括以下步骤：
在硅基片的一区域形成一隐埋漏区；
形成第一和第二场氧化层，其中所说第二场氧化层是在所说隐埋漏区的所说硅基片上形成，所说第一场氧化层是在与第二场氧化层相距一定距离的硅基片的一部分上形成；
在所说第一和第二场氧层之间的所说硅基片上形成栅氧化层；
在形成所说栅氧化层后，在生成结构上依次形成第一多晶硅层和层间绝缘层；
依次形成所说层间绝缘层、所说第一多晶硅层和所说栅氧化层图形，由此形成控制栅；
在所说控制栅和所说第二场氧化层之间的所说硅基片上形成漏区，使所说漏区与所说隐埋漏区连接；
在形成所说漏区后，在生成结构上形成浮栅氧化层，其中在所说漏区上形成的所说浮栅氧化层比在其它区上形成的所说浮栅氧化层厚；
刻蚀在所说漏区和第二场氧化层上形成的所说浮栅氧化层的一部分，露出所说漏区与所说场氧化层重叠的部分；
除去在所说第一场氧化层和所说控制栅之间的硅基片上的所说浮栅氧化层；
依次形成隧道氧化层和第二多晶硅层；
通过形成所说第二多晶硅层图形，形成浮栅；和
在所说第一场氧化层和所说控制栅间的所说硅基片上形成源区。
根据本发明的快速EEPROM单元包括：
具有第一和第二场氧化层的硅基片；
在所说第一和第二场氧化层之间的所说硅基片上，以层叠结构形成的一栅氧化层，一控制栅和一层间绝缘层；
在所说控制栅和所说第二场氧化层之间的硅基片表面上的浮栅氧化层；
暴露与所说第二场氧化层相邻的所说硅基片的部分，其中所形成的靠近所说控制栅的浮栅氧化层的部分比靠近所说第二场氧化层的所说浮栅氧化层其它部分厚；
在所说第二场氧化层下形成的隐埋漏区；
在所说浮栅氧化层下形成的漏区，其中所说漏区与所说隐埋漏区连接；
在所说控制栅和所说第一场氧化层的所说硅基片部分形成的源区；
为隔离所说硅基片、所说层间绝缘层和所说控制栅而形成的隧道氧化层；和
在所说隧道氧化层上形成的浮栅。
为了进一步理解本发明的实质和目的，应参照下列详细说明和附图。
图1A表示常规叠层栅型快速EEPUOM单元的剖面图；
图1B表示常规分裂栅型快速EEPROM单元的剖面图；
图2A～图2H表示解释制造本发明的快速EEPROM单元方法的器件的剖面图；
图3A和图3B是解释根据本发明所制造的快速EEPROM单元运行的状态图；
相同的标号代表附图各剖面图中的相同部分。
下面参照附图详细说明本发明。
图2A至2H是用于解释根据本发明的制造快速EEPROM单元方法的截面图。
参照图2A，将高浓度的杂质离子注入硅基片1的一部分，形成隐埋N+漏区3，此后，用LOCOS(局部硅氧化)工艺形成厚度为2000至5000的第一场氧化层2A和第二场氧化层2B，然后，在第一场氧化层2A和第二场氧化层2B之间的硅基片1上形成栅氧化层4。根据上述工艺，第二场氧化层2B与隐埋N+漏区3重叠。
图2B是表示在形成栅氧化层4之后，在生成结构上依次形成的第一多晶硅层10和层间绝缘层11A的截面图。如果层间绝缘层11A是由一氧化层和一氮化层构成，那么，该氧化层是用氧化工艺，在第一多晶硅层10上形成，该氮化层是用淀积工艺，在该氧化层上形成。
用第一光刻胶图形13作掩膜，通过刻蚀工艺，依次形成层间绝缘层11A，第一多晶硅层10和栅氧化层4图形，从而形成如图2C所示的控制栅10A。
去除第一光刻胶图形13后，由光掩膜暴露出漏区8A处的硅基片1，并将高浓度的N型杂质离子注入到露出的硅基片中，从而形成如图2D所示的与隐埋N+漏区相连接的漏区8A。
图2E是表示由对如图2D所示的整个表面进行氧化工艺而形成的浮栅氧化层14的形成的截面图。根据上述工艺，因为在如图2D所示的工艺中所注入的N型杂质离子引起在漏区8A的硅基片处氧化速度增加，所以在漏区上形成的浮栅氧化层14比在硅基片1的其它区域所形成的要厚。
参照图2F，用第二光刻胶图形15作掩膜，进行湿法刻蚀工艺，暴露出漏区8A与第二场氧化层2B重叠的部分，其中，第二光刻胶图形是用来给漏区8A和第二场氧化层2B开口。
在去除第二光刻胶图形15和用第二光刻胶图形15覆盖的浮栅氧化层14后，在图2F的整个表面上形成80至120厚的隧道氧化层，然后，通过淀积第二多晶硅和形成如图2G所示的第二多晶硅图形，形成浮栅。
参照图2H，将高浓度的N型杂质离子注入硅基片1的源区7A，形成源区7A，从而形成快速EEPROM单元。
下面对由上述工艺制造的快速EEPROM单元做如下总结：
在硅基片1上形成第一和第二场氧化层2A和2B，在第一场氧化层2A和第二场氧化层2B之间的硅基片1部分上形成栅氧化层4、控制栅10A和层间绝缘层11A。在控制栅10A和第二场氧化层2B之间的硅基片1的表面上形成浮栅氧化层14，其中所形成的与控制栅10A相邻的浮栅氧化层14比所形成的与第二场氧化层2B相邻的要厚。
在第二场氧化层2B下形成隐埋漏区3，在浮栅氧化层14下形成漏区8A，其中漏区8A与与隐埋漏区相连接。在第一场氧化层2A和控制栅10A之间的硅基片部分形成源区7A。形成浮栅，其一端延伸到源区7A的一部分，其另一端延伸到第二场氧化层2B的一部分，通过隧道氧化层5A使浮栅与硅基片1、层间绝缘层11A、浮栅氧化层14、第二场氧化层2B及控制栅10A隔离。
下面参照图3A和3B，对根据本发明的快速EEPROM单元的电运行进行描述。
图3A和3B是用于解释根据本发明的快速EEPROM单元的电运行的示意图。
图3A是用于解释根据本发明的快速EEPROM单元的编程操作的示意图。
当硅基片1、源区7A和漏区8A接地，给控制栅10A加16伏的高电压时，由于漏区8A和浮栅12间的强电场，在隧道氧化层5A发生Fowler-Nordheim隧穿，这样在浮栅12处电极充电，从而完成编程操作。
图3B是用于解释根据本发明的快速EEPROM单元的擦除操作的示意图。当硅基片1、源区7A和控制栅10A接地时，同时给漏区8A加约12伏的高电压，利用由漏区8A和浮栅12间的强电场导致的Fowler-Nordheim隧穿，在浮栅处充电极充电，从而完成擦除操作。
如上所述，根据本发明的分裂栅型快速EEPROM单元当对以厚的绝缘膜将隧穿区与沟道隔开的结构施加强电场进行编程和擦去时，可以防止由于带-带隧穿导致的单元隧道氧化膜的退化和在结区和栅电极之间的重叠区所形成的强电场而产生的二次热载流子，同时保持分裂栅结构的。当驱动单元时可防止过擦去的优点。
虽然在优选实施例中以特定的形式进行了描述，但上述描述只是用来说明本发明的原理，可以理解本发明不限于这里所公开的和说明的优选实施例，因此在本发明的精神和范畴内可以作出各式各样的变形，这些均被包含于本发明的进一步的实施例中。

Claims (11)

1、一种制造快速EEPROM单元的方法，包括以下步骤：
在硅基片的一区域形成一隐埋漏区；
形成第一和第二场氧化层，其中所说第二场氧化层是在所说隐埋漏区的所说硅基片上形成，所说第一场氧化层是在与第二场氧化层相距一定距离的硅基片的一部分上形成；
在所说第一和第二场氧层之间的所说硅基片上形成栅氧化层；
在形成所说栅氧化层后，在生成结构上依次形成第一多晶硅层和层间绝缘层；
依次形成所说层间绝缘层、所说第一多晶硅层和所说栅氧化层图形，由此形成控制栅；
在所说控制栅和所说第二场氧化层之间的所说硅基片上形成漏区，使所说漏区与所说隐埋漏区连接；
在形成所说漏区后，在生成结构上形成浮栅氧化层，其中在所说漏区上形成的所说浮栅氧化层比在其它区上形成的所说浮栅氧化层厚；
刻蚀在所说漏区和第二场氧化层上形成的所说浮栅氧化层的一部分，露出所说漏区与所说场氧化层重叠的部分；
除去在所说第一场氧化层和所说控制栅之间的硅基片上的所说浮栅氧化层；
依次形成隧道氧化层和第二多晶硅层；
通过形成所说第二多晶硅层图形，形成浮栅；和
在所说第一场氧化层和所说控制栅间的所说硅基片上形成源区。
2、根据权利要求1的方法，其特征在于由LOCOS工艺形成2000至5000厚的所说第一和第二场氧化层。
3、根据权利要求1的方法，其特征在于所形成的所说栅氧化层厚为300至500。
4、根据权利要求1的方法，其特征在于所说层间绝缘层由具有氧化层和氮化层的双层结构构成。
5、根据权利要求1的方法，其特征在于所说浮栅氧化层是由湿法氧化工艺形成。
6、根据权利要求1的方法，其特征在于所说隧道氧化层的厚为80至120。
7、一种快速EEPROM单元，包括：
具有第一和第二场氧化层的硅基片；
在所说第一和第二场氧化层之间的所说硅基片上，以层叠结构形成的一栅氧化层，一控制栅和一层间绝缘层；
在所说控制栅和所说第二场氧化层之间的硅基片表面上的浮棚氧化层；
暴露与所说第二场氧化层相邻的所说硅基片的部分，其中所形成的靠近所说控制棚的浮栅氧化层的部分比靠近所说第二场氧化层的所说浮栅氧化层其它部分厚；
在所说第二场氧化层下形成的隐埋漏区；
在所说浮栅氧化层下形成的漏区，其中所说漏区与所说隐埋漏区连接；
在所说控制栅和所说第一场氧化层的所说硅基片部分形成的源区；
为隔离所说硅基片、所说层间绝缘层和所说控制栅而形成的隧道氧化层；和
在所说隧道氧化层上形成的浮栅。
8、根据权利要求7的快速EEPROM单元，其特征在于由LOCOS工艺形成2000至5000厚的所说第一和第二场氧化层。
9、根据权利要求7的快速EEPROM单元，其特征在于所说栅氧化层厚为300至500。
10、根据权利要求7的快速EEPROM单元，其特征在于所说层间绝缘层是由具有氧化层和氮化层的双层结构构成。
11、根据权利要求7的快速EEPROM单元，其特征在于所说隧道氧化层的厚为80至120。
CN96105549A 1995-03-14 1996-03-14 分裂栅型快速电可擦可编程只读存储器单元及其制造方法 Expired - Fee Related CN1091951C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR5205/95 1995-03-14
KR1019950005205A KR0168155B1 (ko) 1995-03-14 1995-03-14 플래쉬 이이피롬 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1139277A true CN1139277A (zh) 1997-01-01
CN1091951C CN1091951C (zh) 2002-10-02

Family

ID=19409738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105549A Expired - Fee Related CN1091951C (zh) 1995-03-14 1996-03-14 分裂栅型快速电可擦可编程只读存储器单元及其制造方法

Country Status (4)

Country Link
US (2) US5716865A (zh)
KR (1) KR0168155B1 (zh)
CN (1) CN1091951C (zh)
TW (1) TW293948B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321461C (zh) * 2001-07-23 2007-06-13 精工爱普生株式会社 非易失性半导体存储装置
CN101330057B (zh) * 2007-06-21 2010-10-06 中芯国际集成电路制造(上海)有限公司 具有嵌入式eeprom的电可编程器件及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221627B1 (ko) 1996-07-29 1999-09-15 구본준 반도체장치 및 그의 제조방법
US6051465A (en) * 1997-07-30 2000-04-18 Matsushita Electronics Corporation Method for fabricating nonvolatile semiconductor memory device
TW365056B (en) * 1997-10-13 1999-07-21 United Microelectronics Corp Flash memory cell structure with split-gate and manufacturing method thereof
KR100444841B1 (ko) * 1997-12-29 2004-10-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6303438B1 (en) * 1998-02-02 2001-10-16 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a nonvolatile semiconductor memory device having increased hot electron injection efficiency
US6046086A (en) * 1998-06-19 2000-04-04 Taiwan Semiconductor Manufacturing Company Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US6369420B1 (en) * 1998-07-02 2002-04-09 Silicon Storage Technology, Inc. Method of self-aligning a floating gate to a control gate and to an isolation in an electrically erasable and programmable memory cell, and a cell made thereby
US6309928B1 (en) 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
US6200860B1 (en) 1999-05-03 2001-03-13 Taiwan Semiconductor Manufacturing Company Process for preventing the reverse tunneling during programming in split gate flash
JP2003078041A (ja) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US7388250B2 (en) * 2004-08-13 2008-06-17 United Microelectronics Corp. Non-volatile memory cell and manufacturing method thereof
KR100780866B1 (ko) * 2006-12-14 2007-11-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US8076734B2 (en) * 2007-11-29 2011-12-13 International Business Machines Corporation Semiconductor structure including self-aligned deposited gate dielectric
CN102339833B (zh) * 2010-07-21 2013-04-24 中国科学院微电子研究所 具有高速低压操作的高可靠分裂栅非挥发性存储器结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120719B2 (ja) * 1987-12-02 1995-12-20 三菱電機株式会社 半導体記憶装置
US5231041A (en) * 1988-06-28 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of an electrically programmable non-volatile memory device having the floating gate extending over the control gate
US5427970A (en) * 1994-07-18 1995-06-27 United Microelectronics Corporation Method of making flash memory with high coupling ratio
US5445984A (en) * 1994-11-28 1995-08-29 United Microelectronics Corporation Method of making a split gate flash memory cell
US5550073A (en) * 1995-07-07 1996-08-27 United Microelectronics Corporation Method for manufacturing an EEPROM cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321461C (zh) * 2001-07-23 2007-06-13 精工爱普生株式会社 非易失性半导体存储装置
CN101330057B (zh) * 2007-06-21 2010-10-06 中芯国际集成电路制造(上海)有限公司 具有嵌入式eeprom的电可编程器件及其制作方法

Also Published As

Publication number Publication date
TW293948B (en) 1996-12-21
KR960036089A (ko) 1996-10-28
KR0168155B1 (ko) 1998-12-15
US5852312A (en) 1998-12-22
CN1091951C (zh) 2002-10-02
US5716865A (en) 1998-02-10

Similar Documents

Publication Publication Date Title
CN1060590C (zh) 快速电可擦可编程只读存储器单元及其制造方法
CN1091951C (zh) 分裂栅型快速电可擦可编程只读存储器单元及其制造方法
US6888194B2 (en) Nonvolatile semiconductor memory device, manufacturing method thereof, and operating method thereof
CN1038080C (zh) 具有隔离晶体管的eeprom单元及其制造与操作方法
JP2882392B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US20040256657A1 (en) [flash memory cell structure and method of manufacturing and operating the memory cell]
US6458677B1 (en) Process for fabricating an ONO structure
TW200427068A (en) Flash memory cell, flash memory cell array and manufacturing method thereof
KR100209724B1 (ko) 플래쉬 메모리 및 이의 제조방법
JPS6341240B2 (zh)
JPH09283644A (ja) フラッシュメモリーの構造および製造方法
GB2291537A (en) Improvements in the fabrication of semiconductor devices
CN1323439C (zh) 采用多个介电纳米团簇的永久性存储单元及其制造方法
US5643812A (en) Method of making EEPROM flash memory cell with erase gate
US8334558B2 (en) Method to fabricate self-aligned source and drain in split gate flash
JP2855509B2 (ja) 不揮発性半導体メモリ装置の製造方法
EP1020926A2 (en) Split gate memory cell
US6265265B1 (en) Flash memory cell and fabricating method thereof
CN1828907A (zh) 对称及自对准的非易失性存储器结构
JPH07226449A (ja) 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法
CN1384974A (zh) 用于快擦写内存源极/漏极的固态源掺杂
CN1714457A (zh) 氮化硅电荷捕获存储器件
US6815756B2 (en) Structure for split flash memory cells containing a programming injector and a method for fabricating the structure
CN1263147C (zh) 具有高介电常数隧穿介电层只读存储器的结构与制造方法
KR100462370B1 (ko) 플래쉬메모리장치및그의제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021002

Termination date: 20130314