CN113921396A - 鳍式结构的晶体管及其制作方法 - Google Patents

鳍式结构的晶体管及其制作方法 Download PDF

Info

Publication number
CN113921396A
CN113921396A CN202010661865.8A CN202010661865A CN113921396A CN 113921396 A CN113921396 A CN 113921396A CN 202010661865 A CN202010661865 A CN 202010661865A CN 113921396 A CN113921396 A CN 113921396A
Authority
CN
China
Prior art keywords
fin
fin structure
layer
region
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010661865.8A
Other languages
English (en)
Inventor
夏劲秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Original Assignee
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanxin Integrated Circuit Manufacturing Jinan Co Ltd filed Critical Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority to CN202010661865.8A priority Critical patent/CN113921396A/zh
Publication of CN113921396A publication Critical patent/CN113921396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种鳍式结构的晶体管及其制作方法，本发明技术方案在对半导体衬底的表面进行刻蚀形成鳍状结构时，在所述表面的器件区以及所述隔离区均形成至少一个所述鳍状结构，从而能够使得各个所述鳍状结构具有较为一致的刻蚀环境，从而能够精确的形成所需的鳍状结构，形成高质量的鳍状结构，以形成可靠性较好的晶体管。

Description

鳍式结构的晶体管及其制作方法
技术领域
本发明涉及半导体工艺技术领域，更具体的说，涉及一种鳍式结构的晶体管及其制作方法。
背景技术
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
电子设备实现各种功能的主要元件是集成电路，通过集成电路可以控制电子设备执行所需功能。晶体管是集成电路中重要的半导体元件。随着半导体技术的发展，由于传统平面结构的晶体管对沟道电流的控制能力较弱，漏电流较大，已经不能满足当前集成电路的性能需求。
鳍式结构的晶体管是一种新型的多栅半导体器件，具有较小的漏电流，能够满足高性能的集成电路的功能需求。现有技术中，鳍式结构的晶体管中，无法形成高质量的鳍状结构。
发明内容
有鉴于此，本发明提供了一种鳍式结构的晶体管及其制作方法，方案如下：
一种制作方法，用于制作鳍式结构的晶体管，所述制作方法包括：
提供一半导体衬底，所述半导体衬底的一表面具有多个器件区，相邻所述器件区之间具有隔离区；
对所述表面进行刻蚀，在所述半导体衬底上形成多个鳍状结构；所述器件区以及所述隔离区均至少具有一个所述鳍状结构；
去除位于所述隔离区的所述鳍状结构。
优选的，在上述制作方法中，形成所述鳍状结构的方法包括：
在所述表面形成预设图形的刻蚀阻挡层；
基于所述刻蚀阻挡层对所述表面进行干法刻蚀，以在所述表面形成所述鳍状结构。
优选的，在上述制作方法中，形成所述刻蚀阻挡层的方法包括：
形成覆盖所述表面的所述刻蚀阻挡层；
在所述刻蚀阻挡层表面形成图形化的光刻胶层；
基于所述光刻胶层对所述刻蚀阻挡层进行干法刻蚀，以对其进行图形化；
其中，图形化后的所述刻蚀阻挡层表面覆盖有所述光刻胶层；所述光刻胶层在形成所述鳍状结构的刻蚀过程中同步去除。
优选的，在上述制作方法中，去除位于所述隔离区的所述鳍状结构的方法包括：
形成第一平坦化层，所述第一平坦化层覆盖所有所述鳍状结构；
通过干法刻蚀在所述第一平坦化层位于所述隔离区的位置形成凹槽，以去除位于所述隔离区的所述鳍状结构和所述第一平坦化层；
去除所述器件区的所述第一平坦化层。
优选的，在上述制作方法中，去除所述器件区的所述第一平坦化层方法包括：
形成第二平坦化层，所述第二平坦化层填充所述凹槽且覆盖位于所述器件区的所述第一平坦化层；
通过干法刻蚀同步移除所述第一平坦化层和所述第二平坦化层。
优选的，在上述制作方法中，所述第二平坦化层与所述第一平坦化层均为有机材料层。
优选的，在上述制作方法中，所述第二平坦化层与所述第一平坦化层材料相同。
优选的，在上述制作方法中，所述器件区与所述隔离区均具有多个所述鳍状结构，所述鳍状结构在所述表面均匀分布。
优选的，在上述制作方法中，位于所述器件区的所述鳍状结构为第一鳍状结构，位于所述隔离区的所述鳍状结构为第二鳍状结构；
其中，所述第一鳍状结构与所述第二鳍状结构相同。
优选的，在上述制作方法中，去除位于所述隔离区的所述鳍状结构后，还包括：
基于位于所述器件区的所述鳍状结构，形成所述晶体管的栅极结构以及源漏掺杂区。
本发明还提供了一种鳍式结构的晶体管，包括：
半导体衬底，所述半导体衬底的一表面具有多个器件区，相邻所述器件区之间具有隔离区；
所述表面具有多个鳍状结构；所述器件区以及所述隔离区均至少具有一个所述鳍状结构；
基于所述器件区中的鳍状结构形成的栅极结构以及源漏掺杂区；
基于去除所述鳍状结构的隔离区形成的器件间隔离结构。
通过上述描述可知，本发明技术方案提供的鳍式结构的晶体管及其制作方法中，在对半导体衬底的表面进行刻蚀形成鳍状结构时，在所述表面的器件区以及所述隔离区均形成至少一个所述鳍状结构，从而能够使得各个所述鳍状结构具有较为一致的刻蚀环境，从而能够精确的形成所需的鳍状结构，形成高质量的鳍状结构，以形成可靠性较好的晶体管。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1-图6为一种相关技术中制作鳍状结构晶体管的工艺流程图；
图7-图16为本发明实施例提供的一种制作方法的工艺流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
对于鳍式结构的晶体管，一般在半导体衬底上形成多个晶体管元件，相邻晶体管元件之间具有隔离结构。半导体衬底上的一表面具有多个器件区，相邻所述器件区之间具有隔离区。所述器件区用于形成多个鳍状结构，以形成所述晶体管元件的栅极以及源漏掺杂区。所述隔离区用于形成所述隔离结构。本发明实施例所述鳍式结构的晶体管包括但不局限于为鳍式场效应晶体管(Fin FET)。
目前，一般通过对半导体衬底表面进行刻蚀，在所述器件区形成鳍状结构，制作工艺如图1-图6所示。
参考图1-图6，图1-图6为一种相关技术中制作鳍状结构晶体管的工艺流程图，该制作工艺包括：
步骤S11：如图1所示，提供一半导体衬底11。
所述半导体衬底11的一个表面具有多个器件区111，相邻所述器件区111之间具有隔离区112。
步骤S12：如图2-图5所示，在所述表面形成图形化的刻蚀阻挡层12。
可以通过光刻工艺形成图形化的所述刻蚀阻挡层21，光刻工艺包括：
首先，如图2所示，在所述表面形成一层未刻蚀的所述刻蚀阻挡层12。
然后，如图3所示，在所述刻蚀阻挡层12表面涂覆光刻胶13。
进一步的，如图4所示，通过曝光和显影过程，图形化所述光刻胶13。
最后，如图5所示，基于图形化后的所述光刻胶13，刻蚀所述刻蚀阻挡层12，得到图形化后的所述刻蚀阻挡层12，形成最终所需图形结构的刻蚀阻挡层12。
步骤S13：如图6所示，基于图形化的所述刻蚀阻挡层12，对所述半导体衬底11进行刻蚀，在所述表面形成鳍状结构113。
在上述制作工艺中，由于相邻器件区111之间具有隔离区112，使得器件区111中靠近隔离区112边缘的鳍状结构113与位于器件区111中心的鳍状结构113刻蚀环境不同，二者在干法刻蚀过程中的氧化速度不同，故刻蚀速率不同，最终导致二者线宽不一致。
具体的，器件区111中靠近隔离区112边缘的鳍状结构113由于靠近所述隔离区112，氧化速度较快，故导致其刻蚀速度较快，其尺寸较小。鳍状结构113尺寸，具有大的深度，具有极高的深宽比(High Aspect ratio)，而干法刻蚀过程中，反应气体的分布与蚀刻速率在此高深宽比结构下容易产生细微局部负担不均匀的行为，再加上电路设计上会定义出疏密不一的电路图形，导致鳍状结构113的尺寸不一致。
因此，器件区111中靠近隔离区112边缘的鳍状结构113与位于器件区111中心的鳍状结构113线宽不同，器件区111中靠近隔离区112边缘的鳍状结构113尺寸较小，与器件区111中心的鳍状结构113具有较大的差异，导致最终形成的鳍状结构113的质量较差，影响晶体管的可靠性。
发明人研究发现，现在半导体衬底的表面均匀的形成一致的高深宽比鳍状结构，器件区和隔离区均具有鳍状结构，再通过蚀刻去移除隔离区中不需要的鳍状结构，该方式不容易受到蚀刻细微局部负担效应，在形成鳍状结构时具有较为一致的刻蚀环境，不会受到干法蚀刻的细微局部负担效应产生的氧化速率差异，形成的鳍状结构均结构均匀性较好。
为了解决上述问题，本发明实施例提供了一种制作方法，用于制作鳍式结构的晶体管，该制作方法包括：
提供一半导体衬底，所述半导体衬底的一表面具有多个器件区，相邻所述器件区之间具有隔离区；
对所述表面进行刻蚀，在所述半导体衬底上形成多个鳍状结构；所述器件区以及所述隔离区均至少具有一个所述鳍状结构；
去除位于所述隔离区的所述鳍状结构。
本发明实施例中，在对半导体衬底的表面进行刻蚀形成鳍状结构时，在所述表面的器件区以及所述隔离区均形成至少一个所述鳍状结构，从而能够使得各个所述鳍状结构具有较为一致的刻蚀环境，使得器件区中靠近隔离区边缘的鳍状结构与位于器件区中心的鳍状结构具有较为一致的刻蚀环境，进而具有较为一致的氧化速度和刻蚀速度，使得器件区中靠近隔离区边缘的鳍状结构与位于器件区中心的鳍状结构具有较为均匀的线宽，提高二者尺寸的均匀性，从而能够精确的形成所需的鳍状结构，形成高质量的鳍状结构，以形成可靠性较好的晶体管。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图7-图16，图7-图16为本发明实施例提供的一种制作方法的工艺流程图，所述制作方法用于制作鳍式结构的晶体管，所述制作方法包括：
步骤S21：如图7所示，提供一半导体衬底21。
其中，所述半导体衬底21的一表面具有多个器件区211，相邻所述器件区211之间具有隔离区212。所述半导体衬底21可以为硅衬底、锗衬底或是其他半导体材料衬底。
步骤S22：如图8-图12所示，对所述表面进行刻蚀，在所述半导体衬底21上形成多个鳍状结构213。
其中，所述器件区211以及所述隔离区212均至少具有一个所述鳍状结构213。所述鳍状结构213的数量以及排布方式，可以基于所需晶体管结构设计，本发明实施例对此不作具体限定。本发明实施例中，所述干法刻蚀可以为等离子体刻蚀。
步骤S22中，形成所述鳍状结构213的方法包括：
步骤S221：如图8-图11所示，在所述表面形成预设图形的刻蚀阻挡层22。
本发明实施例中，刻蚀阻挡层22可以为沉积工艺形成的硬式阻挡薄膜层(HMfilm)。形成预设图形的刻蚀阻挡层22的方法包括：
首先，如图8所示，形成覆盖所述表面的所述刻蚀阻挡层22，此时刻蚀阻挡层22完全覆盖所述表面，未经过刻蚀处理。
然后，如图9和图10所示，在所述刻蚀阻挡层22表面形成图形化的光刻胶层23。该过程中，如9所示，形成覆盖所述刻蚀阻挡层22的一层光刻胶层23，再如图10所示，通过曝光和显影过程，图形化所述光刻胶层23，保留对应各个所述鳍状结构213顶部的光刻胶层23。
最后，如图11所示，基于所述光刻胶层23对所述刻蚀阻挡层22进行干法刻蚀，以对其进行图形化。该过程，基于图形化后的所述光刻胶层23，刻蚀所述刻蚀阻挡层22，得到图形化后的所述刻蚀阻挡层22，形成最终所需图形结构的刻蚀阻挡层22。
其中，图形化后的所述刻蚀阻挡层22表面覆盖有所述光刻胶层23；所述光刻胶层23在后续工艺形成所述鳍状结构213的刻蚀过程中同步去除，可以避免刻蚀形成所述鳍状结构213的刻蚀过程中对所述刻蚀阻挡层22的过度损耗，以保证形成所述鳍状结构213的质量。该过程中保留质量较好的刻蚀阻挡层22还可以在后续过程去除第一平坦化层22时形成较好的刻蚀保护功能。
步骤S222：如图12所示，基于所述刻蚀阻挡层22对所述表面进行干法刻蚀，以在所述表面形成所述鳍状结构213。
在步骤S222所示方式中，相对于所述图6所示方式，通过在隔离区212同步形成鳍状结构213，使得器件区211边缘靠近所述隔离区212的鳍状结构213和器件区211中心的鳍状结构213具有相同的刻蚀环境，故器件区211边缘靠近所述隔离区212的鳍状结构213和器件区211中心的鳍状结构213均匀性较好，具有相同的线宽，二者形状结构一致性好，提高了器件区211中鳍状结构213的精确度，使得器件区211中鳍状结构213具有较好的质量，提高了器件的可靠性。
步骤S23：如图13-图16所示，去除位于所述隔离区212的所述鳍状结构213。
在步骤S23中，去除位于所述隔离区212的所述鳍状结构213的方法包括：
步骤S231：如图13所示，形成第一平坦化层24，所述第一平坦化层24覆盖所有所述鳍状结构213。
步骤S232：如图14所示，通过干法刻蚀在所述第一平坦化层24位于所述隔离区212的位置形成凹槽214，以去除位于所述隔离区212的所述鳍状结构213和所述第一平坦化层24。
其中，所述凹槽214的底部可以与所述鳍状结构213结构的底部齐平。为了保证所述隔离区212中所述鳍状结构213的充分去除，可以设置所述凹槽214的底部低于所述鳍状结构213的底部。
形成第一平坦化层24后，可以通过光刻工艺，在第一平坦化层24表面形成图形化的光刻胶层，光刻胶层覆盖器件区211的第一平坦层24，露出所述隔离区212的第一平坦化层24。该光刻胶层的形成工艺与上述方式相同，通过涂覆、曝光和显影工艺形成，在此不再赘述。可以基于该光刻胶层，对第一平坦化层24进行干法可知，去除隔离器212中的所述鳍状结构213和所述第一平坦化层24。其他方式中，也可以直接通过激光刻蚀等工艺去除隔离器212的鳍状结构213。
步骤S233：如图15和图16所示，去除所述器件区211的所述第一平坦化层24。
在步骤S233中，去除所述器件区211的所述第一平坦化层24方法包括：
首先，如图15所示，形成第二平坦化层25，所述第二平坦化层25填充所述凹槽214且覆盖位于所述器件区211的所述第一平坦化层24。
然后，如图16所示，通过干法刻蚀同步移除所述第一平坦化层24和所述第二平坦化层25。
该方式，通过第二平坦化层25，可以在半导体衬底21的表面形成等厚度的平坦化层，从而可以通过干法刻蚀，同厚度的去除器件区211和隔离区212中的平坦化层，刻蚀过程中各个区域刻蚀均匀性好。
本发明实施例所述制作方法中，所述第二平坦化层25与所述第一平坦化层24均为有机材料层。
在去除平坦化层过程中，为了保证较好的刻蚀均匀性，设置所述第二平坦化层25与所述第一平坦化层24材料相同。
在其他方式中，也可以直接在隔离区212表面形成刻蚀阻挡层后，直接通过干法刻蚀去除器件区211中的第一平坦化层24，此时无需形成第二平坦化层25。
本发明实施例所述制作方法中，为了使得各个所述鳍状结构213具有较为一致的刻蚀环境，设置所述器件区211与所述隔离区212均具有多个所述鳍状结构213，所述鳍状结构213在所述表面均匀分布。
本发明实施例所述制作方法中，位于所述器件区211的所述鳍状结构213为第一鳍状结构，位于所述隔离区212的所述鳍状结构213为第二鳍状结构；其中，所述第一鳍状结构与所述第二鳍状结构相同。这样，所述器件区211和所述隔离区212中的鳍状结构213具有相同的形状和尺寸，能够使得各个所述鳍状结构213具有较为一致的刻蚀环境。
本发明实施例所述制作方法中，去除位于所述隔离区212的所述鳍状结构213后，还包括：基于位于器件区211的所述鳍状结构213，形成所述晶体管的栅极结构以及源漏掺杂区。晶体管的栅极以及源漏掺杂区的结构以及形成工艺与现有结构以及形成工艺相同，本发明实施例对此不作具体限定。
通过上述描述可知，本发明实施例所述制作方法，通过在隔离区212同步形成鳍状结构213，使得器件区211边缘靠近所述隔离区212的鳍状结构213和器件区211中心的鳍状结构213具有相同的刻蚀环境，故器件区211边缘靠近所述隔离区212的鳍状结构213和器件区211中心的鳍状结构213均匀性较好，具有相同的线宽，二者形状结构一致性好，提高了器件区211中鳍状结构213的精确度，使得器件区211中鳍状结构213具有较好的质量，提高了器件的可靠性。
基于上述实施例，本发明另一实施例还提供了一种鳍式结构的晶体管，如图16所示，所述晶体管包括：
半导体衬底21，所述半导体衬底21的一表面具有多个器件区211，相邻所述器件区211之间具有隔离区212；
所述表面具有多个鳍状结构213；所述器件区211以及所述隔离区212均至少具有一个所述鳍状结构213；
基于所述器件区211中的鳍状结构213形成的栅极结构以及源漏掺杂区；
基于去除所述鳍状结构213的隔离区212形成的器件间隔离结构。
其中，图16中未示出晶体管的栅极以及源漏掺杂区的结构，晶体管的栅极以及源漏掺杂区的结构与现有结构相同，本发明实施例对此不作具体限定。
本发明实施例所述晶体管中，通过在隔离区212同步形成鳍状结构213，使得器件区211边缘靠近所述隔离区212的鳍状结构213和器件区211中心的鳍状结构213具有相同的刻蚀环境，故器件区211边缘靠近所述隔离区212的鳍状结构213和器件区211中心的鳍状结构213均匀性较好，具有相同的线宽，二者形状结构一致性好，提高了器件区211中鳍状结构213的精确度，使得器件区211中鳍状结构213具有较好的质量，提高了器件的可靠性。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的晶体管而言，由于其与实施例公开的制作方法相对应，所以描述的比较简单，相关之处参见制作方法部分说明即可。
需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种制作方法，用于制作鳍式结构的晶体管，其特征在于，所述制作方法包括：
提供一半导体衬底，所述半导体衬底的一表面具有多个器件区，相邻所述器件区之间具有隔离区；
对所述表面进行刻蚀，在所述半导体衬底上形成多个鳍状结构；所述器件区以及所述隔离区均至少具有一个所述鳍状结构；
去除位于所述隔离区的所述鳍状结构。
2.根据权利要求1所述的制作方法，其特征在于，形成所述鳍状结构的方法包括：
在所述表面形成预设图形的刻蚀阻挡层；
基于所述刻蚀阻挡层对所述表面进行干法刻蚀，以在所述表面形成所述鳍状结构。
3.根据权利要求2所述的制作方法，其特征在于，形成所述刻蚀阻挡层的方法包括：
形成覆盖所述表面的所述刻蚀阻挡层；
在所述刻蚀阻挡层表面形成图形化的光刻胶层；
基于所述光刻胶层对所述刻蚀阻挡层进行干法刻蚀，以对其进行图形化；
其中，图形化后的所述刻蚀阻挡层表面覆盖有所述光刻胶层；所述光刻胶层在形成所述鳍状结构的刻蚀过程中同步去除。
4.根据权利要求1所述的制作方法，其特征在于，去除位于所述隔离区的所述鳍状结构的方法包括：
形成第一平坦化层，所述第一平坦化层覆盖所有所述鳍状结构；
通过干法刻蚀在所述第一平坦化层位于所述隔离区的位置形成凹槽，以去除位于所述隔离区的所述鳍状结构和所述第一平坦化层；
去除所述器件区的所述第一平坦化层。
5.根据权利要求4所述的制作方法，其特征在于，去除所述器件区的所述第一平坦化层方法包括：
形成第二平坦化层，所述第二平坦化层填充所述凹槽且覆盖位于所述器件区的所述第一平坦化层；
通过干法刻蚀同步移除所述第一平坦化层和所述第二平坦化层。
6.根据权利要求5所述的制作方法，其特征在于，所述第二平坦化层与所述第一平坦化层均为有机材料层。
7.根据权利要求5所述的制作方法，其特征在于，所述第二平坦化层与所述第一平坦化层材料相同。
8.根据权利要求1所述的制作方法，其特征在于，所述器件区与所述隔离区均具有多个所述鳍状结构，所述鳍状结构在所述表面均匀分布。
9.根据权利要求1-8任一项所述的制作方法，其特征在于，位于所述器件区的所述鳍状结构为第一鳍状结构，位于所述隔离区的所述鳍状结构为第二鳍状结构；
其中，所述第一鳍状结构与所述第二鳍状结构相同。
10.根据权利要求1-9任一项所述的制作方法，其特征在于，去除位于所述隔离区的所述鳍状结构后，还包括：
基于位于所述器件区的所述鳍状结构，形成所述晶体管的栅极结构以及源漏掺杂区。
11.一种鳍式结构的晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底的一表面具有多个器件区，相邻所述器件区之间具有隔离区；所述表面具有多个鳍状结构；所述器件区以及所述隔离区均至少具有一个所述鳍状结构；
基于所述器件区中的鳍状结构形成的栅极结构以及源漏掺杂区；
基于去除所述鳍状结构的隔离区形成的器件间隔离结构。
CN202010661865.8A 2020-07-10 2020-07-10 鳍式结构的晶体管及其制作方法 Pending CN113921396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010661865.8A CN113921396A (zh) 2020-07-10 2020-07-10 鳍式结构的晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010661865.8A CN113921396A (zh) 2020-07-10 2020-07-10 鳍式结构的晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN113921396A true CN113921396A (zh) 2022-01-11

Family

ID=79232166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010661865.8A Pending CN113921396A (zh) 2020-07-10 2020-07-10 鳍式结构的晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN113921396A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731751A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108735813A (zh) * 2017-04-24 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731751A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108735813A (zh) * 2017-04-24 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US9466505B2 (en) Methods of patterning features having differing widths
US9466486B2 (en) Method for integrated circuit patterning
US20160043032A1 (en) Memory circuit structure and semiconductor process for manufacturing the same
CN109545684B (zh) 半导体结构及其形成方法
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
KR100822581B1 (ko) 플래시 메모리 소자의 제조방법
US5942787A (en) Small gate electrode MOSFET
US7935638B2 (en) Methods and structures for enhancing perimeter-to-surface area homogeneity
CN113921396A (zh) 鳍式结构的晶体管及其制作方法
US6255182B1 (en) Method of forming a gate structure of a transistor by means of scalable spacer technology
CN109494187B (zh) 半导体结构的制作方法
TWI735675B (zh) 半導體元件及其製作方法
KR100715600B1 (ko) 반도체소자의 미세패턴 형성방법
KR20090103147A (ko) 반도체 소자의 형성 방법
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
KR100905181B1 (ko) 반도체 소자의 형성 방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100620195B1 (ko) 게이트 전극 형성 방법
KR100703998B1 (ko) 넓은 머리를 갖는 게이트의 제조방법
KR100732274B1 (ko) 반도체 소자의 제조방법
KR100382548B1 (ko) 반도체 소자의 제조방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR100889548B1 (ko) 반도체 소자의 제조 방법
KR100547241B1 (ko) 듀얼 게이트 유전체를 갖는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination