CN113920916B - 像素驱动装置 - Google Patents

像素驱动装置 Download PDF

Info

Publication number
CN113920916B
CN113920916B CN202111214308.2A CN202111214308A CN113920916B CN 113920916 B CN113920916 B CN 113920916B CN 202111214308 A CN202111214308 A CN 202111214308A CN 113920916 B CN113920916 B CN 113920916B
Authority
CN
China
Prior art keywords
circuit
frequency signal
region
driving device
data lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111214308.2A
Other languages
English (en)
Other versions
CN113920916A (zh
Inventor
张哲嘉
陈宜瑢
吴尚杰
郭豫杰
王贤军
庄铭宏
李玫忆
周祯英
林信安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113920916A publication Critical patent/CN113920916A/zh
Application granted granted Critical
Publication of CN113920916B publication Critical patent/CN113920916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素驱动装置包含至少一数据线及至少一驱动集成电路。至少一数据线的两侧包含第一区域及第二区域。第一区域与第二区域以至少一数据线相隔。至少一驱动集成电路包含第一电路及第二电路。第一电路配置于第一区域，并用以接收至少一第一高频信号，借此输出至少一第一驱动信号。第二电路配置于第二区域，并耦接于第一电路，以及接收至少一低频信号。

Description

像素驱动装置
技术领域
本公开涉及一种电子装置。详细而言，本公开涉及一种像素驱动装置。
背景技术
将面板两侧的栅极驱动集成电路(integrated circuit,IC)设计于面板的主动区(Active area,AA)之中。基于这种电路布局设计，电路与数据线互相跨接，因此，电路传输的高频信号常会耦合至数据线，进而导致面板产生显示瑕疵(mura)。
因此，上述技术尚存诸多缺陷，而有待本领域从业人员研发出其余适合的电路设计。
发明内容
本公开的一面向涉及一种像素驱动装置。像素驱动装置包含至少一数据线及至少一驱动集成电路。至少一数据线的两侧包含第一区域及第二区域。第一区域与第二区域以至少一数据线相隔。至少一驱动集成电路包含第一电路及第二电路。第一电路配置于第一区域，并用以接收至少一第一高频信号，借此输出至少一第一驱动信号。第二电路配置于第二区域，并耦接于第一电路，以及用以接收至少一低频信号。
本公开的另一面向涉及一种像素驱动装置。像素驱动装置包含至少一驱动集成电路。至少一驱动集成电路包含第一电路、第二电路及第三电路。第一电路用以接收一高频信号，并输出一驱动信号。第一电路设置于像素驱动装置的第一区域。第二电路耦接于第一电路，并用以接收低频信号。第二电路设置于像素驱动装置的第二区域。第三电路耦接于第二电路，并用以接收高频信号。第三电路设置于像素驱动装置的第三区域。第一区域、第二区域及第三区域不重叠。
附图说明
参照后续段落中的实施方式以及下列附图，当可更佳地理解本公开的内容：
图1为根据本公开一些实施例示出的像素驱动装置的电路方框图；
图2为根据本公开一些实施例示出的驱动集成电路的电路方框图；
图3为根据本公开一些实施例示出的驱动集成电路的驱动信号图；
图4为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图；
图5为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图；
图6为根据本公开一些实施例示出的像素驱动装置的电路方框图；
图7为根据本公开一些实施例示出的像素驱动装置的电路方框图；
图8为根据本公开一些实施例示出的驱动集成电路的电路方框图；
图9为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图；
图10为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图；
图11为根据本公开一些实施例示出的像素驱动装置的电路方框图；
图12为根据本公开一些实施例示出的驱动集成电路的电路方框图；
图13为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图；
图14为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图；以及
图15为根据本公开一些实施例示出的像素驱动装置的电路布局的部分放大图。
附图标记说明：
1000：像素驱动装置
1100～1300：驱动集成电路
1110～1310：第一电路
1120～1320：第二电路
1330：第三电路
A1：第一区域
A2：第二区域
A3：第三区域
DL1,DL11,DL12,DL13：数据线
DL2,DL21,DL22,DL23：数据线
CK[n],CK[m],CK1～CK4：高频信号
VGL,VGH,U2D,D2U,STV：低频信号
T[n],T[n-1],T[n+1]：低频信号
EM[n],EM[n-1],EM[n+1]：低频信号
R：重置信号
G[n],EM_OUT[n],EM_T[n],Sweep[n]：驱动信号
T1～T15：晶体管
C1～C4：电容
T7T,T8T：晶体管
Q_P,B,Q1～Q4,Q_R,Q_B：节点
XCKE,CKE：高频信号
Sweep_CK[n],Sweep_CK1～Sweep_CK6：高频信号
VGH Sweep：低频信号
具体实施方式
以下将以附图及详细叙述清楚说明本公开的构思，任何所属技术领域中技术人员在了解本公开的实施例后，当可由本公开所启示的技术，加以改变及修饰，其并不脱离本公开的构思与范围。
本文的用语只为描述特定实施例，而无意为本公开的限制。单数形式如“一”、“这”、“此”、“本”以及“该”，如本文所用，同样也包含多个形式。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在本公开的内容中与特殊内容中的平常意义。某些用以描述本公开的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本公开的描述上额外的引导。
图1为根据本公开一些实施例示出的像素驱动装置1000的电路方框图。在一些实施例中，如图1所示，像素驱动装置1000包含至少一数据线DL1(例如：数据线DL11、数据线DL12及数据线DL13其中一者)及至少一驱动集成电路1100。至少一数据线DL1的两侧包含第一区域A1及第二区域A2。第一区域A1与第二区域A2以至少一数据线DL1相隔。至少一驱动集成电路1100包含第一电路1110及第二电路1120。第一电路1110配置于第一区域A1，并用以接收至少一第一高频信号(例如：附图中高频信号CK[n])。第二电路1120配置于第二区域A2，并耦接于第一电路1110，以及用以接收至少一低频信号(例如：附图中电压电平VGH及VGL)。第一电路1110输出至少一第一驱动信号G[n]。须说明的是，虽然第一区域A1及第二区域A2于附图中示出为右侧及左侧，但于实作上，第一区域A1及第二区域A2不以右侧及左侧为限。
图2为根据本公开一些实施例示出的驱动集成电路1100的电路方框图。在一些实施例中，图2的电路方框图对应至图1的电路布局图。在一些实施例中，驱动集成电路1100包含移位暂存电路。
在一些实施例中，为使图2的驱动集成电路1100的操作易于理解，请一并参阅图3，图3为根据本公开一些实施例示出的驱动集成电路1100的驱动信号图。第一电路1110用以接收至少一第一高频信号(例如：附图中高频信号CK[m]、CK[n])。第二电路1120用以接收至少一低频信号(例如：电压电平VGL,VGH及初始信号T[n])。第一电路1110输出至少一第一驱动信号G[n]。须说明的是，此处高频信号包含交流信号及频率较高的信号，高频信号根据图像分辨率(PPI)所设计。此处低频信号包含固定电压电平及一个短暂的初始信号。此外，高频信号CK[n]及初始信号T[n-1]、T[n]、T[n+1]中的n为正整数。高频信号CK[m]中的m为正整数。另外，初始信号T[n-1]、T[n]、T[n+1]类似于图3的初始信号STV。
进一步地说，请参阅图3，高频信号CK1至CK4为根据时序前后由上排列至下。如图2及图3所示，当第一电路1110中的晶体管T7及T7T接收高频信号CK1时，第一电路1110中的晶体管T2接收高频信号CK3。另外，当第一电路1110中的晶体管T7及T7T接收高频信号CK2时，第一电路1110中的晶体管T2接收高频信号CK4。再者，当第一电路1110中的晶体管T7及T7T接收高频信号CK3时，第一电路1110中的晶体管T2接收高频信号CK1。此外，当第一电路1110中的晶体管T7及T7T接收高频信号CK4时，第一电路1110中的晶体管T2接收高频信号CK2。
须说明的是，晶体管T7、T7T及T2用以接收高频信号CK1至CK4以将高频信号隔绝于数据线的同一侧，因此，晶体管T7、T7T及T2必须与传输高频信号的走线设置于同一侧。这种电路设计的特色在于一个高频信号线搭配一个晶体管，以使传输高频信号的线与数据线不会互相干扰。
图4为根据本公开一些实施例示出的一种如图1所示的像素驱动装置1000的电路布局的部分放大图。在一些实施例中，图4的第一电路1110对应至图1的实施例及图2的实施例。在一些实施例中，第一电路1110与传送高频信号CK1至CK4的走线设置于同一侧。第一电路1110与图1的第二电路1120互相耦接以传输低频信号(例如：电压电平VGL、电压电平VGH及初始信号T[n])，借此输出一驱动信号G[n]。
图5为根据本公开一些实施例示出的一种如图1所示的像素驱动装置1000的电路布局的部分放大图。在一些实施例中，图5的第二电路1120对应至图1的实施例及图2的实施例。第二电路1120与传送低频信号(例如：电压电平VGL、电压电平VGH及初始信号T[n])的走线设置于同侧。第二电路1120耦接节点Q_P及B以传输低频信号至图4的第一电路1110。
图6为根据本公开一些实施例示出的像素驱动装置1000的电路方框图。在一些实施例中，驱动集成电路1200包含像素驱动电路。相较于图1的驱动集成电路1100，图6仅将驱动集成电路1100替换成不同功能及结构的驱动集成电路1200。至少一驱动集成电路1200包含第一电路1210及第二电路1220。第一电路1210配置于第一区域A1，并用以接收至少一第一高频信号CKE及XCKE。第二电路1220配置于第二区域A2并耦接于第一电路1210，并用以接收至少一低频信号VGH及VGL。第一电路1210输出至少一第一驱动信号。
图7为根据本公开一些实施例示出的像素驱动装置1000的电路方框图。基于一个高频信号线搭配一个晶体管的设计架构，第一电路1110及第二电路1120可相隔多个数据线，并根据实际需求调整第一电路1110及第二电路1120的距离。至少一数据线包含多个第一数据线DL1及多个第二数据线DL2。多个第一数据线DL1(例如：数据线DL11、DL12及DL13)相邻。多个第二数据线DL2(例如：数据线DL21、DL22及DL23)相邻。
须说明的是，多个第一数据线DL1与多个第二数据线DL2代表不同列的数据线或代表不同行的数据线。因此，多个第一数据线DL1与多个第二数据线DL2于像素驱动装置1000分隔出三个区域。换言之，多个第一数据线DL1与多个第二数据线DL2分别位于第一区域A1、第二区域A2及第三区域A3之间。第一电路1110配置于第一区域A1及第二电路1120第二区域A2。第三区域A3、多个第一数据线DL1与多个第二数据线DL2位于第一区域A1及第二区域A2之间，然本公开并不以附图的实施例为限。在一些实施例中，上述第一电路1110可替换为图6所示的第一电路1210。上述第二电路1120可替换为图6所示的第二电路1220。第一区域A1、第二区域A2及第三区域A3不重叠。
图8为根据本公开一些实施例示出的驱动集成电路1200的电路方框图。在一些实施例中，如图8所示，图8的电路方框图对应至图6的电路方框图。第一电路1210用以接收至少一第一高频信号(例如：附图中高频信号CKE、高频信号XCKE)。第二电路1220用以接收至少一低频信号(例如：电压电平VGL、电压电平VGH及初始信号EM[n])。第一电路1210输出至少一第一驱动信号EM_OUT[n]。须说明的是，高频信号CKE及高频信号XCKE之间有一相位差。此外，初始信号EM[n-1]、EM[n]、EM[n+1]及第一驱动信号EM_OUT[n]中的n为正整数。
图9为根据本公开一些实施例示出的一种如图6所示的像素驱动装置1000的电路布局的部分放大图。在一些实施例中，图9的第一电路1210对应至图6的实施例及图8的实施例。第一电路1210与第二电路1220互相耦接以传输低频信号(例如：电压电平VGL、电压电平VGH及初始信号EM[n])，借此输出第一驱动信号EM_OUT[n]。第一电路1210与传输高频信号CKE及XCKE的走线设置于同侧。须说明的是，当交流信号通过电容时，交流信号的频率越高越容易通过电容的特性。电容C1及C2基本上无法隔绝高频信号CKE及XCKE，因此，需要晶体管T1、T4及T7做为开关以隔绝高频信号CKE及XCKE。
在一些实施例中，晶体管T1、T4及T7用以接收高频信号CKE及XCKE以隔绝高频信号于数据线的第一区域A1，因此，晶体管T1、T4及T7必须与传输高频信号的走线设置于同一侧。在一些实施例中，晶体管T2、T5及T6与电容C1及C2也必须与传输高频信号的走线设置于同一侧。
图10为根据本公开一些实施例示出的一种如图6所示的像素驱动装置1000的电路布局的部分放大图。在一些实施例中，图10的第二电路1220对应至图6的实施例及图8的实施例。第二电路1220与传送低频信号(例如：电压电平VGL、电压电平VGH及初始信号EM[n])的走线设置于同一侧。第二电路1220耦接节点Q_P及Q3以传输低频信号至第一电路1210。
图11为根据本公开一些实施例示出的像素驱动装置1000的电路方框图。在一些实施例中，像素驱动装置1000还包含第三区域A3。多个第一数据线DL1与多个第二数据线DL2分别位于第一区域A1、第二区域A2及第三区域A3之间。至少一驱动集成电路1300包含第一电路1310及第二电路1320。至少一驱动集成电路1300还包含第三电路1330。第三电路1330耦接于第二电路1320。第一电路1310、第二电路1320及第三电路1330分别配置于第一区域A1、第二区域A2及第三区域A3。
在一些实施例中，像素驱动装置1000包含第一侧(附图右侧)及第二侧(附图左侧)。须说明的是，虽然第一第一侧及第二侧于附图中示出为右侧及左侧，但于实作上，第一侧及第二侧不以右侧及左侧为限。在一些实施例中，由像素驱动装置1000的第一侧至像素驱动装置的第二侧的排列顺序为第一区域A1、多个第一数据线DL1(数据线DL11、数据线DL12及数据线DL13)、第三区域A3、多个第二数据线DL2(数据线DL21、数据线DL22及数据线DL23)及第二区域A2。须说明的是，本公开的电路位置及区域位置不以附图的实施例为限。
在一些实施例中，第一区域A1、第二区域A2及第三区域A3排列于同一直线上。
图12为根据本公开一些实施例示出的驱动集成电路1300的电路方框图。在一些实施例中，相较于图8的实施例，图12的驱动集成电路1300仅增加第三电路1330、晶体管T11、T15及电容C3。第三电路1330用以接收至少一第二高频信号Sweep_CK[n]，借此输出至少一第二驱动信号Sweep[n]。第二驱动信号Sweep[n]中的n为正整数。
在一些实施例中，第一电路1310接收到的至少一第一高频信号CKE及XCKE的波形不同或相同于第三电路1330接收到的至少一第二高频信号Sweep_CK[n]的波形。在一些实施例中，第一电路1310输出的第一驱动信号EM_T[n]的波形不同或相同于第三电路1330输出的至少一第二驱动信号Sweep[n]的波形。第二高频信号Sweep_CK[n]及第二驱动信号Sweep[n]中的n为正整数。
图13为根据本公开一些实施例示出的一种如图12所示的像素驱动装置1300的电路布局的部分放大图。在一些实施例中，相较于图9，图13差异仅在于输出驱动信号EM_T[n]的输出端从第一电路1310移至第二电路1320。须说明的是，图9的驱动信号EM_OUT[n]与图13的驱动信号EM_T[n]相同。驱动信号EM_T[n]中的n为正整数。
图14为根据本公开一些实施例示出的一种如图12所示的像素驱动装置1300的电路布局的部分放大图。在一些实施例中，相较于图10的实施例，图14的第二电路1320的右侧耦接第一电路1310，第二电路1320的左侧耦接第三电路1330，以分别传输低频信号(例如：低频信号VGL及VGH)至第一电路1310及第三电路1330。
图15为根据本公开一些实施例示出的一种如图12所示的像素驱动装置1300的电路布局的部分放大图。在一些实施例中，如图15所示，第三电路1330与传送第二高频信号Sweep_CK[n]的走线设置于同一侧。第三电路1330接收第二高频信号Sweep_CK[n]及来自第二电路1320的低频信号以输出第二驱动信号Sweep[n]。当第三电路1330接收第二高频信号Sweep_CK1时，第三电路1330将会输出第二驱动信号Sweep[n]。第三电路1330采用第二高频信号Sweep_CK2、Sweep_CK3、Sweep_CK4、Sweep_CK5及Sweep_CK6的产生扫描信号步骤皆相似于采用第二时钟Sweep_CK1的产生扫描信号步骤，为求说明书简洁，于此不做赘述。
在一些实施例中，上述第一电路1110至1310、上述第二电路1120至1320及上述第三电路1330均非像素电路。在一些实施例中，像素驱动装置1000包含上述驱动集成电路1100、上述驱动集成电路1200及上述驱动集成电路1300。
依据前述实施例，本公开提供一种像素驱动装置，通过一个高频信号线搭配一个晶体管的设计架构以改善面板的显示瑕疵(mura)。
虽然本公开以详细的实施例公开如上，然而本公开并不排除其他可行的实施方式。因此，本公开的保护范围当视权利要求所界定者为准，而非受于前述实施例的限制。
对本领域技术人员而言，在不脱离本公开的构思和范围内，当可对本公开作各种的变动与润饰。基于前述实施例，所有对本公开所作的变动与润饰，亦涵盖于本公开的保护范围内。

Claims (12)

1.一种像素驱动装置，包含：
至少一数据线，其中该至少一数据线的两侧包含一第一区域及一第二区域，其中该第一区域与该第二区域以该至少一数据线相隔；以及
至少一驱动集成电路，包含：
一第一电路，配置于该第一区域，并用以接收多个第一高频信号线的至少一第一高频信号，借此输出至少一第一驱动信号；以及
一第二电路，配置于该第二区域，并耦接于该第一电路，且用以接收多个低频信号线的至少一低频信号，其中该些第一高频信号线、该些低频信号线及该至少一数据线互相平行。
2.如权利要求1所述的像素驱动装置，其中该至少一数据线包含多个第一数据线及多个第二数据线，其中该些第一数据线相邻，其中该些第二数据线相邻并与该些第一数据线平行，其中该像素驱动装置还包含一第三区域，其中该些第一数据线与该些第二数据线分别位于该第一区域、该第二区域及该第三区域之间。
3.如权利要求2所述的像素驱动装置，其中该第三区域、该些第一数据线及该些第二数据线位于该第一区域及该第二区域之间。
4.如权利要求1所述的像素驱动装置，其中该些第一高频信号线位于该第一区域的一侧，且远离该至少一数据线的两侧其中一者，其中该些低频信号线位于该第二区域的一侧，且远离该至少一数据线的两侧另一者，并不与该些第一高频信号线同侧。
5.如权利要求3所述的像素驱动装置，其中该至少一驱动集成电路还包含：
一第三电路，耦接于该第二电路，并用以接收一第二高频信号线的至少一第二高频信号，借此输出至少一第二驱动信号，其中该至少一第一高频信号的波形不同或相同于该至少一第二高频信号的波形，其中该第一驱动信号的波形不同或相同于该至少一第二驱动信号的波形。
6.如权利要求5所述的像素驱动装置，其中该第一电路、该第二电路及该第三电路分别配置于该第一区域、该第二区域及该第三区域。
7.如权利要求6所述的像素驱动装置，其中该像素驱动装置包含一第一侧及一第二侧，其中由该像素驱动装置的该第一侧至该像素驱动装置的该第二侧的一排列顺序为该第一区域、该些第一数据线、该第三区域、该些第二数据线及该第二区域。
8.如权利要求7所述的像素驱动装置，其中该第一区域、该第二区域及该第三区域排列于同一直线上。
9.如权利要求1所述的像素驱动装置，其中该至少一第一高频信号包含交流信号，其中该至少一低频信号包含一直流电平及一脉冲信号其中一者。
10.一种像素驱动装置，包含：
至少一驱动集成电路，包含：
一第一电路，用以接收一第一高频信号线的一第一高频信号，并输出一驱动信号，其中该第一电路设置于该像素驱动装置的一第一区域；
一第二电路，耦接于该第一电路，并用以接收一低频信号线的一低频信号，其中该第二电路设置于该像素驱动装置的一第二区域；
一第三电路，耦接于该第二电路，并用以接收一第二高频信号线的一第二高频信号，其中该第三电路设置于该像素驱动装置的一第三区域；
多个第一数据线，其中该些第一数据线相邻；以及
多个第二数据线，其中该些第二数据线相邻；
其中该第一区域、该第二区域及该第三区域不重叠，其中该第一高频信号线、该第二高频信号线、该低频信号线、该些第一数据线及该些第二数据线互相平行。
11.如权利要求10所述的像素驱动装置，其中该些第一数据线及该些第二数据线分别设置于该第一区域、第二区域及第三区域之间。
12.如权利要求10所述的像素驱动装置，其中该第一高频信号线位于该第一区域的一侧，且远离该些第一数据线，其中该低频信号线远离该些第一数据线及该些第二数据线，其中该第二高频信号线位于该第三区域的一侧，且远离该些第二数据线。
CN202111214308.2A 2021-01-12 2021-10-19 像素驱动装置 Active CN113920916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110101117 2021-01-12
TW110101117A TWI781512B (zh) 2021-01-12 2021-01-12 畫素驅動裝置

Publications (2)

Publication Number Publication Date
CN113920916A CN113920916A (zh) 2022-01-11
CN113920916B true CN113920916B (zh) 2023-12-15

Family

ID=79241090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111214308.2A Active CN113920916B (zh) 2021-01-12 2021-10-19 像素驱动装置

Country Status (4)

Country Link
US (1) US11636794B2 (zh)
KR (1) KR102624382B1 (zh)
CN (1) CN113920916B (zh)
TW (1) TWI781512B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071539A (zh) * 2002-04-24 2007-11-14 精工爱普生株式会社 电光学装置、电子机器以及电光学装置的驱动方法
CN101075413A (zh) * 2006-05-19 2007-11-21 三星Sdi株式会社 显示装置及其驱动方法
CN104756177A (zh) * 2012-10-30 2015-07-01 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
KR20170078466A (ko) * 2015-12-29 2017-07-07 엘지디스플레이 주식회사 터치 일체형 표시패널

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
CN109791745A (zh) * 2016-09-27 2019-05-21 夏普株式会社 显示面板
TWI618042B (zh) * 2017-05-19 2018-03-11 友達光電股份有限公司 驅動電路及顯示面板
KR102482009B1 (ko) * 2018-04-24 2022-12-28 삼성디스플레이 주식회사 수신 회로를 포함하는 소스 드라이버 및 그것을 포함하는 표시 장치
US10778004B2 (en) * 2018-05-14 2020-09-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Protection circuit and display panel
CN108646499B (zh) * 2018-06-21 2024-04-05 上海中航光电子有限公司 阵列基板、电子纸显示面板及其驱动方法与显示装置
KR102455584B1 (ko) * 2018-08-17 2022-10-17 엘지디스플레이 주식회사 Oled 표시패널과 이를 이용한 oled 표시 장치
KR102583783B1 (ko) 2018-08-29 2023-10-04 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
US10871691B2 (en) * 2018-10-09 2020-12-22 Sharp Kabushiki Kaisha Display device
CN110956927B (zh) * 2019-12-18 2021-03-02 京东方科技集团股份有限公司 显示装置、可拉伸显示面板及其驱动方法
CN112130389B (zh) * 2020-09-30 2022-04-29 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071539A (zh) * 2002-04-24 2007-11-14 精工爱普生株式会社 电光学装置、电子机器以及电光学装置的驱动方法
CN101075413A (zh) * 2006-05-19 2007-11-21 三星Sdi株式会社 显示装置及其驱动方法
CN104756177A (zh) * 2012-10-30 2015-07-01 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
KR20170078466A (ko) * 2015-12-29 2017-07-07 엘지디스플레이 주식회사 터치 일체형 표시패널

Also Published As

Publication number Publication date
TW202228123A (zh) 2022-07-16
TWI781512B (zh) 2022-10-21
US20220223086A1 (en) 2022-07-14
KR102624382B1 (ko) 2024-01-11
KR20220102105A (ko) 2022-07-19
US11636794B2 (en) 2023-04-25
CN113920916A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
KR100376350B1 (ko) 디스플레이 유닛의 구동 회로
US8305321B2 (en) Apparatus for driving source lines and display apparatus having the same
US7936345B2 (en) Driver for driving a display panel
KR100381829B1 (ko) 전기 광학 장치 및 그것을 사용한 전자 기기 및 표시 구동집적 회로
CN106935168B (zh) 移位寄存器和显示装置
KR100912737B1 (ko) 게이트 드라이버, 전기 광학 장치, 전자 기기 및 구동 방법
KR102584828B1 (ko) 시프트 레지스터 회로 및 픽셀 구동 디바이스
KR100821016B1 (ko) 액정 표시 장치
KR100426915B1 (ko) 액정 표시 장치
EP0395387B1 (en) Display drive circuit
JP2009300866A (ja) 駆動回路および表示装置
JPH0876093A (ja) 液晶パネル駆動装置
CN110827780B (zh) 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
CN113920916B (zh) 像素驱动装置
KR100595394B1 (ko) 액정표시장치의 구동 시스템
US20050116654A1 (en) Display device
JPH0821984A (ja) Ｔｆｔ液晶表示ディスプレイ
KR100764051B1 (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정 디스플레이 장치
KR20070047112A (ko) 액정 디스플레이 장치 및 게이트 구동 회로
US20230206874A1 (en) Display device
KR20210126179A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
CN112309346A (zh) 栅极驱动单元、栅极扫描驱动电路和液晶显示装置
JPH0822265A (ja) Ｔｆｔ液晶表示ディスプレイ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant