CN113917750B - 一种阵列基板、彩膜基板、显示面板及显示装置 - Google Patents

一种阵列基板、彩膜基板、显示面板及显示装置 Download PDF

Info

Publication number
CN113917750B
CN113917750B CN202111215921.6A CN202111215921A CN113917750B CN 113917750 B CN113917750 B CN 113917750B CN 202111215921 A CN202111215921 A CN 202111215921A CN 113917750 B CN113917750 B CN 113917750B
Authority
CN
China
Prior art keywords
substrate
length
array substrate
thin film
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111215921.6A
Other languages
English (en)
Other versions
CN113917750A (zh
Inventor
孙志丹
傅钰恒
李哲
栗鹏
覃春燕
王景余
李晓吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111215921.6A priority Critical patent/CN113917750B/zh
Publication of CN113917750A publication Critical patent/CN113917750A/zh
Application granted granted Critical
Publication of CN113917750B publication Critical patent/CN113917750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

本申请涉及显示技术领域，具体而言，公开了一种阵列基板、彩膜基板、显示面板及显示装置，阵列基板包括衬底基板、多个栅线、多个数据线及多个像素单元，其中栅线设置于衬底基板上沿第一方向设置，数据线设置于衬底基板上沿第二方向设置，像素单元通过相邻的两条栅线和相邻的两条数据线围成，像素单元包括薄膜晶体管和过孔，薄膜晶体管包括栅极、有源层、源极和漏极，过孔与漏极在衬底基板上正投影至少部分交叠，过孔沿第一方向距离相邻两条数据线距离的比值为5.5‑7。通过调节过孔的尺寸和位置减小过孔和薄膜晶体管在像素单元中的尺寸占比，进而增加阵列基板用于显示的尺寸占比，提高透光面积进而提高开口率，提升透过率，降低功耗。

Description

一种阵列基板、彩膜基板、显示面板及显示装置
技术领域
本申请总体来说涉及显示技术领域，具体而言，公开了一种阵列基板、彩膜基板、显示面板及显示装置。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，简称：TFT-LCD)是液晶显示器中的主流产品。在现有的笔记本氧化物低功耗产品中，产品的功耗达到了瓶颈，使得笔记本产品的市场竞争力无法达到提升。
发明内容
为了解决现有技术中产品无法进一步实现低功耗，导致产品市场竞争力较低的技术问题，本申请提供一种阵列基板、彩膜基板、显示面板及显示装置。
为实现上述发明目的，本申请采用如下技术方案：
根据本申请实施例的第一个方面，提供了一种阵列基板，包括：
衬底基板；
多个栅线，设置于所述衬底基板上且沿第一方向设置；
多个数据线，设置于所述衬底基板上且沿第二方向设置；以及
多个像素单元，每个所述像素单元通过相邻的两条栅线和相邻的两条数据线围成，所述像素单元包括薄膜晶体管和过孔，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述过孔位于所述漏极远离所述衬底基板的一侧，且所述过孔与所述漏极在所述衬底基板上的正投影至少部分交叠；
所述过孔沿第一方向距离相邻的两条所述数据线距离的比值为5.5-7。
根据本申请的一实施方式，其中所述过孔在所述第一方向上的长度X1满足：10um≥X1≥7um，所述过孔在所述第二方向上的长度X2满足：12um≥X2≥9um。
根据本申请的一实施方式，其中所述漏极包括第一部分和第二部分，所述第一部分与所述过孔在衬底基板上的正投影至少部分交叠，所述第二部分与所述有源层搭接，所述第二部分与所述有源层至少部分交叠，所述第二部分在所述衬底基板的正投影的形状为一字形。
根据本申请的一实施方式，其中：
在所述第二方向上，所述薄膜晶体管的沟道的长度W与在所述第一方向上，所述沟道的长度L的比值大于等于0.7。
根据本申请的一实施方式，其中所述有源层基于所述衬底基板的正投影存在位于所述栅极基于所述衬底基板的正投影之外的部分。
根据本申请的一实施方式，其中所述像素单元内设置有多个像素电极，所述像素电极在所述第一方向上的长度4um≥X3≥2.0um，相邻两所述像素电极在所述第一方向上的间距4um≥X4≥3.5um。
根据本申请的一实施方式，其中所述数据线的第三部分在所述第一方向的长度4um≥D2≥3.5um，所述数据线在所述第一方向的长度的最大值和最小值的比值为1-1.1。
根据本申请实施例的第二个方面，提供了一种彩膜基板，包括承载基板，以及设置于所述承载基板上的遮光层，所述遮光层包括沿第二方向设置的第一区域以及沿第一方向设置的第二区域，所述第一区域在所述第一方向上的长度5.5um≥X5≥4.0um，所述第二区域在所述第二方向的长度的最宽处和最窄处的比值为4-6。
根据本申请实施例的第三个方面，提供了一种显示面板，包括上述所述的阵列基板和上述所述的彩膜基板，所述彩膜基板上的所述遮光层的所述第一区域覆盖所述阵列基板上的多条所述数据线，所述彩膜基板上的所述遮光层的所述第二区域覆盖所述阵列基板上的多条所述栅线、所述过孔和所述薄膜晶体管。
根据本申请实施例的第四个方面，提供了一种显示装置，包括外部电路和如上述所述的显示面板。
由上述技术方案可知，本申请的一种阵列基板、彩膜基板、显示面板及显示装置的优点和积极效果在于：该阵列基板包括衬底基板、多个栅线、多个数据线以及多个像素单元，其中，所述栅线设置于所述衬底基板上且沿第一方向设置，所述数据线设置于所述衬底基板上且沿第二方向上，每个所述像素单元通过相邻的两条所述栅线和相邻的两条所述数据线围成，所述像素单元包括薄膜晶体管和过孔，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述过孔位于所述漏极远离所述衬底基板的一侧，且所述过孔与所述漏极在所述衬底基板上的正投影至少部分交叠；所述过孔沿第一方向距离相邻的两条所述数据线距离的比值为5.5-7。综上所述，本申请通过调节过孔的尺寸以及过孔和薄膜晶体管的位置，减小过孔和薄膜晶体管在像素单元中的尺寸占比，进而增加阵列基板用于显示的尺寸占比，提高透光面积进而提高开口率，提升透过率，降低功耗。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施方式示出的一种显示面板的结构示意图(一)。
图2是根据一示例性实施方式示出的一种显示面板的结构示意图(二)。
图3是根据一示例性实施方式示出的一种显示面板中主要用于体现薄膜晶体管的结构示意图(一)。
图4是根据一示例性实施方式示出的一种显示面板中主要用于体现薄膜晶体管的结构示意图(二)
图5是根据一示例性实施方式示出的图3中A-A方向的截面示意图。
图6是根据一示例性实施方式示出的一种显示面板中像素电极X3尺寸与透过率的关系图。
图7是根据一示例性实施方式示出的一种显示面板的驱动电压与透过率的关系图。
其中，附图标记说明如下：
1、衬底基板；2、栅线；3、数据线；4、像素单元；5、过孔；6、栅极；7、有源层；8、漏极；9、像素电极；10、遮光层；11、栅极金属层；12、栅极绝缘层；13、源漏极金属层；14、第一钝化层；15、有机膜层；16、公共电极；17、第二钝化层；18、配向膜层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。
而且，术语“包括”、“包含”和“具有”以及他们的任何变形或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
参照图1-图7，本公开实施例提供了一种阵列基板，包括衬底基板1、多个栅线2、多个数据线3以及多个像素单元4，其中，所述栅线2设置于所述衬底基板1上，且沿第一方向设置；所述数据线3设置于所述衬底基板1上，且沿第二方向设置。每个所述像素单元4通过相邻的两条所述栅线2和相邻的两条所述数据线3围成，所述像素单元4包括薄膜晶体管和过孔5，所述薄膜晶体管包括栅极6、有源层7、源极和漏极8，所述过孔5与所述漏极8在所述衬底基板1上的正投影至少部分交叠。所述过孔5沿第一方向距离相邻的两条所述数据线3的距离的比值为5.5-7。
在实际使用过程中，通过调节过孔5的尺寸以及过孔5与薄膜晶体管的位置将像素单元4中的过孔5和薄膜晶体管的布置更加紧密。参照图1，图1展示的是过孔5沿第一方向距离相邻的两条所述数据线3的距离的比值小于5.5的情况下的阵列基板，结合图2，图2展示的是过孔5沿第一方向距离相邻两条所述数据线3的距离在5.5-7的区间的情况下的阵列基板。由此可知，调节过孔5的尺寸以及过孔5与薄膜晶体管的位置之后，像素单元4中过孔5以及薄膜晶体管的面积占比明显变小，进而增加阵列基板用于显示的面积占比，从而提高阵列基板的透光面积，进而提升了开口率，提升透过率，降低功耗。
参照图1-图7，在一个可选的实施例中，所述过孔5沿第一方向距离相邻的两条所述数据线3的比值为6.1；即在所述第一方向上，与所述过孔5相邻的两条所述数据线3中，其中距离较远的数据线3与过孔5之间的长度与距离较近的数据线3与过孔5之间的长度的比值为6.1。在这种情况下，过孔5与薄膜晶体管偏向于位于像素单元的其中一个边角处，使得阵列基板的结构设置更加紧凑，从而增加透光面积，提高开口率，提升透过率。
在一个具体的实施例中，所述过孔5在所述第一方向上的长度X1满足：10um≥X1≥7um，所述过孔5在所述第二方向上的长度X2满足：12um≥X2≥9um。由此可知，所述过孔5在实际使用时的最小尺寸即在X1为7um、X2为9um时，通过减小过孔5的尺寸，减小过孔5占用的像素单元4的面积，增加了像素单元4中用于显示的面积占比，进而提升开口率。
参照图1-图5，在一个可选的实施例中，所述有源层7的材料是IGZO，IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20-30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率。
在一个具体的实施例中，所述漏极8包括第一部分和第二部分，所述第一部分与所述过孔5在所述衬底基板1上的正投影至少部分交叠，所述第二部分与所述有源层7搭接，所述第二部分与所述有源层7至少部分交叠，所述第二部分在所述衬底基板1的正投影的形状为一字形。通过将漏极8的第二部分设置为一字形的结构，在保证薄膜晶体管性能的情况下，一字形结构的漏极8会在第二方向上朝向靠近相邻的栅线2一侧运动，因此会减小在像素单元4内过孔5和薄膜晶体管的占用面积。此外，通过将第一部分设置为与过孔5部分交叠，使得漏极8在调节位置的情况下，过孔5与漏极8同步调整，使得阵列基板结构更加紧密。
在一个可选的实施例中，在保证所述漏极8与所述有源层7之间的重叠面积的情况下，所述漏极8的第二部分在所述第一方向的长度变小。将漏极8朝向靠近栅极6的一侧紧密布置，使得薄膜晶体管的整体结构更加小型化，且将薄膜晶体管集中的位于像素单元4的其中一个边角处，既可以保证薄膜晶体管的性能，同时还可以减小薄膜晶体管占用的像素单元4的面积，从而使得像素单元4可以为用于显示的部分提供更多的布置空间，进而提升开口率。
在一个具体的实施例中，在所述第二方向上，所述沟道的长度W与在所述第一方向上，所述沟道的长度L的比值大于等于0.7。通过增加沟道的在第二方向上长度与沟道在第一方向上长度的比值，从而提高沟道的宽长比，进而提升像素的开口率。
在一个可选的实施例中，作为示例，在所述第一方向上，所述薄膜晶体管的沟道的长度L满足：6um≥L≥5um，所述漏极8与所述栅线2的长度D4满足：5.5um≥D4≥3.5um，所述漏极8与所述栅极6的长度D5满足：5.5um≥D5≥3.5um；在所述第二方向上，所述沟道的长度W满足：4um≥W≥3.5um，所述栅极6的第一边与所述有源层7的第三边之间的距离和所述栅极6的第二边与所述有源层7的第四边之间的距离相同，均为D1，所述D1满足：4um≥D1≥3um。由此可知，在上述尺寸要求下的薄膜晶体管的沟道的W的长度可以为3.5um，L的长度可以为5um，因此，薄膜晶体管的沟道的W/L为3.5/5。此外，由于薄膜晶体管的有效沟道基于衬底基板1的正投影的形状为梯形，有效的W的长度为梯形的中位线在第二方向上的长度，在W为3.5um时，梯形中位线的有效长度约为5.4um。
为了保证薄膜晶体管的性能，有源层7和漏极8在第二方向上的重叠尺寸应大于1.5um，有源层7和栅极6在第一方向上的尺寸间距应大于1.6um，进而保证电容的稳定性。因此，在改变漏极8的形状的情况下，需要同时调节W、L、D1、D4和D5的尺寸。其中，在D1为3um的情况下，与D1为4um相比，可以减小栅极6与漏极8之间的RC Load；在W/L为3.5/5的情况下，与W/L为4/6相比，沟道的宽长比显著增加了；在D4为3.5um或D5为3.5um时，漏极8的侧边与栅极6或栅线2之间的距离最短为3.5um，与漏极8与栅极6或栅线2之间的最短距离为2um相比，可以减小侧向Cgs电容。
在一个可选的实施例中，所述有源层7基于所述衬底基板1的正投影存在位于所述栅极6基于所述衬底基板1的正投影之外的部分。具体地，为了保证薄膜晶体管的特性，在漏极8的尺寸减小的情况下，所述有源层7的尺寸可以增加，至增加到基于衬底基板1的正投影的截面中有源层7存在部分突出栅极6设置，此时不遮光设计可以降低像素Cgs，可以减小寄生电容。此外，为了保证薄膜晶体管的特性，在漏极8的尺寸减小的情况下，距离漏极8较近的所述栅极6在第一方向朝向远离漏极8的一侧运动，在栅极6移动后，也会使得有源层7的部分未被栅极6遮挡住，可以降低像素Cgs。
在一个具体的实施例中，所述像素单元4内设置有多个像素电极9，所述像素电极9在所述第一方向上的长度4um≥X3≥2.0um，相邻两所述像素电极9在所述第一方向上的间距4um≥X4≥3.5um。由此可知，X3的最小值可以为2.0um，由于像素单元4通过像素电极9达到显示效果，因为理论上说X3的尺寸越大，透光面积越大，开口率越高。X4的最小值可以为3.5um，在像素电极9的X3/X4采用2.5/3.5时，与X3/X4采用2/4相比像素缝隙的宽度增加，像素电极9的数据线3波动会减小且透过率的波动也会降低。根据本申请采用的X3/X4的比值的像素电极9在像素单元4中分布时，会使得像素单元4中的像素电极9的数量增加，进而提高显示面板的光效。
在一个可选的实施例中，在所述第二方向上，所述像素电极9的中部沿同一角度向两端延伸。与现有技术相比，本实施例提供的像素电极9的端部无须设置拐角，在生产制备过程中更加方便。与此同时，未设置拐角的像素电极9的显示面板在滑屏使用的过程中也不会存在暗影的问题，保证显示面板的使用效果。
在一个可选的实施例中，所述数据线3包括相连接的第三部分和第四部分，所述第四部分与所述栅极6重叠设置，所述第三部分在所述第一方向的长度4um≥D2≥3.5um，所述数据线3在所述第一方向的长度的最大值和最小值的比值为1-1.1；在所述第一方向上，所述第四部分与所述第三部分连接处的长度4um≥D3≥3.75um。具体地，所述第三部分为相邻两像素单元4之间的数据线3，所述第四部分为数据线3与栅线2之间的跨线部分。在D2为3.5um，D3为3.75um时，相比于D2为4um，D3为4um时有效的减小Cdc耦合，降低Vcom延迟。此外，通过限定在所述第一方向上，所述数据线3的长度的最大值和最小值之间比例，保证在提升阵列基板透过率的情况下还保证阵列基板的性能。
参照图1-图7，本公开实施例还提供了一种彩膜基板，所述彩膜基板包括承载基板以及设置于所述承载基板上的遮光层10，所述遮光层10包括沿所述第二方向设置的第一区域以及沿所述第一方向设置的第二区域，所述第一区域在所述第一方向的长度5.5um≥X5≥4.0um，所述第二区域在所述第二方向上的长度的最宽处和最窄处的比值为4-6。在X5为4um时，相比于X5为5.5um时减小彩膜基板上遮光层10的遮光区域，提高遮光层10的不遮光尺寸，进而提升透光面积，起到提升开口率的效果。
所述第二区域在所述第二方向的最短长度X6≥8.5um。其中遮光层10的第一区域主要用于遮盖数据线3，遮光层10的第二区域主要用于遮盖栅线2、过孔5和薄膜晶体管。在数据线3的尺寸调节之后，X5为4.0um时既可以保证显示面板的特性还可以增加显示面板的透光面积。X6的最小长度为8.5um时，即可以将像素电极9的端部露出部分的遮光层10的尺寸可以调节至最小长度尺寸，使得像素电极9的端部可以为亮区，可以提升产品的液晶光效，进而提升透过率。
参照图1-图7，本公开实施例还提供了一种显示面板，显示面板包括上述所述的阵列基板和上述所述的彩膜基板，所述彩膜基板上的所述遮光层10的所述第一区域覆盖所述阵列基板上的多条所述数据线3，所述彩膜基板上的所述遮光层10的第二区域覆盖所述阵列基板上的多条所述栅线2、所述过孔5和所述薄膜晶体管。
参照图1-图7，其中图6为像素电极9X3尺寸的变化与透过率的关系图；图7为显示面板的驱动电压与透过率的关系图，具体地说，显示面板在实际使用时的驱动电压通常采用4.6V，图中可知，在4.6V的驱动电压下，方案一与方案二的透过率的变化。具体地说，方案一中显示面板的各部分尺寸分别为X1为10um、X2为12um、W/L为4/6、漏极8与栅极6或栅线2之间的最小距离为2um、D1为4um、D2为4um、D3为4um、X3为2.0um、X4为4um、X5为5.5um、X6为26.5um；方案二中显示面板各部分的尺寸分别为X1为7um、X2为9um、W/L为3.5/5、漏极8与栅极6或栅线2之间的最小距离为3.5um、D1为4um、D2为3.5um、D3为3.75um、X3为2.5um、X4为3.5um、X5为4um、X6为8.5um。由图可知，方案二的透过率明显高于方案一的透过率。
综上所述，本公开实施例提供的显示面板通过调节薄膜晶体管、过孔5、数据线3以及像素电极9的尺寸，具体地说，本申请中方案二提供的显示面板中薄膜晶体管和过孔5在像素单元4中的占比面积约为3.5％，即可以认为像素电极9在像素单元4中的占比面积约为96.5％。而在本申请中方案一提供的显示面板中过孔5和薄膜晶体管在像素单元4中的占比约为5.0％，即可以认为像素电极9在像素单元4中的占比面积约为95％。由此可知，像素单元4中的过孔5和薄膜晶体管占用面积降低，像素单元4的像素电极9占用的面积增大，使得显示面板的透光面积增加，提升显示面板的开口率。通过改变像素电极9的形状，提升产品的液晶光效，提升透过率。由此，本实施例提供了一种可提高像素结构稳定性，改善透过率波动，改善低频闪烁问题的显示面板。具体的说，方案一提供的显示面板的开口率约为71.5％，透过率可以达到约9.6％，该显示面板在200nit亮度的情况下，功耗最低可以约为1W；而方案二提供的显示面板的开口率可以提升至约78.4％，透过率提升至约10.8％，该显示面板在250nit亮度的情况下，功耗最低可以约为1W，实现超低功耗的性能，大大的提升了产品的市场竞争力。
参照图1-图7，本公开实施例还提供了一种如上述所述的阵列基板的制备方法，包括：
在所述衬底基板1上通过第一掩膜版形成栅极金属层11；
在所述栅极金属层11上形成栅极绝缘层12；
通过第二掩膜版在所述栅极绝缘层12上形成有源层7和源漏极金属层13；
在所述有源层7和所述源漏极金属层13上形成第一钝化层14；
通过第三掩膜版在所述第一钝化层14上形成有机膜层15；
通过第四掩膜版在所述有机膜层15上形成公共电极16；
通过第五掩膜版在所述公共电极16上形成第二钝化层17；
通过第六掩膜版在所述第二钝化层17上形成像素电极9。
具体地，栅极金属层11进行图形化形成栅极6和栅线2，通过栅极绝缘层12的设置将栅极金属层13与源漏极金属层11和有源层7分隔开，达到保护效果；对源漏极金属层12进行图形化形成漏极8、和数据线3；第一钝化层14和第二钝化层17均为PVX钝化层。上述制备方法通过六个掩膜版的工艺手段制备形成的显示面板减少了掩膜版的曝光次数，可以节约产能，同时还可以满足上述实施例中的显示面板的各部分的尺寸要求还可以保证显示面板的显示效果。
在一个具体实施例中，所述像素电极9上设置有配向膜层18。
参照图1-图7，本公开实施例还提供了一种显示装置，包括外部电路和上述所述的显示面板。其中，关于显示面板的技术特征可以参考前文描述，在此不再赘述。本申请实施例所公开的显示装置由于包括上述实施例提供的显示面板，因此具有该显示面板的显示装置也具有上述所有的技术效果，在此不再一一赘述。显示装置的其他构成以及制备和操作对于本领域的普通技术人员来说是可知的，在此不再详细描述。具体的说，外部电路用于控制显示面板的发光显示。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改和变化对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。凡在本申请的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
多个栅线，设置于所述衬底基板上且沿第一方向设置；
多个数据线，设置于所述衬底基板上且沿第二方向设置；以及
多个像素单元，每个所述像素单元通过相邻的两条栅线和相邻的两条数据线围成，所述像素单元包括薄膜晶体管和过孔，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述过孔位于所述漏极远离所述衬底基板的一侧，且所述过孔与所述漏极在所述衬底基板上的正投影至少部分交叠；
所述过孔沿第一方向距离相邻的两条所述数据线距离的比值为5.5-7。
2.如权利要求1所述的阵列基板，其特征在于，所述过孔在所述第一方向上的长度X1满足：10um≥X1≥7um，所述过孔在所述第二方向上的长度X2满足：12um≥X2≥9um。
3.如权利要求1所述的阵列基板，其特征在于，所述漏极包括第一部分和第二部分，所述第一部分与所述过孔在所述衬底基板上的正投影至少部分交叠，所述第二部分与所述有源层搭接，所述第二部分与所述有源层至少部分交叠，所述第二部分在所述衬底基板的正投影的形状为一字形。
4.如权利要求1所述的阵列基板，其特征在于：
在所述第二方向上，所述薄膜晶体管的沟道的长度W与在所述第一方向上，所述沟道的长度L的比值大于等于0.7。
5.如权利要求1所述的阵列基板，其特征在于，所述有源层基于所述衬底基板的正投影存在位于所述栅极基于所述衬底基板的正投影之外的部分。
6.如权利要求1所述的阵列基板，其特征在于，所述像素单元内设置有多个像素电极，所述像素电极在所述第一方向上的长度4um≥X3≥2.0um，相邻两所述像素电极在所述第一方向上的间距4um≥X4≥3.5um。
7.如权利要求1所述的阵列基板，其特征在于，所述数据线的第三部分在所述第一方向的长度4um≥D2≥3.5um，所述数据线在所述第一方向的长度的最大值和最小值的比值为1-1.1。
8.一种彩膜基板，包括承载基板，以及设置于所述承载基板上的遮光层，所述遮光层包括沿第二方向设置的第一区域以及沿第一方向设置的第二区域，所述第一区域在所述第一方向的长度5.5um≥X5≥4.0um，所述第二区域在所述第二方向的长度的最宽处和最窄处的比值为4-6。
9.一种显示面板，包括权利要求1-7所述的阵列基板和权利要求8所述的彩膜基板，所述彩膜基板上的所述遮光层的所述第一区域覆盖所述阵列基板上的多条所述数据线，所述彩膜基板上的所述遮光层的所述第二区域覆盖所述阵列基板上的多条所述栅线、所述过孔和所述薄膜晶体管。
10.一种显示装置，其特征在于，包括外部电路和如权利要求9所述的显示面板。
CN202111215921.6A 2021-10-19 2021-10-19 一种阵列基板、彩膜基板、显示面板及显示装置 Active CN113917750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111215921.6A CN113917750B (zh) 2021-10-19 2021-10-19 一种阵列基板、彩膜基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111215921.6A CN113917750B (zh) 2021-10-19 2021-10-19 一种阵列基板、彩膜基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113917750A CN113917750A (zh) 2022-01-11
CN113917750B true CN113917750B (zh) 2023-10-20

Family

ID=79241497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111215921.6A Active CN113917750B (zh) 2021-10-19 2021-10-19 一种阵列基板、彩膜基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN113917750B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040602A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 显示面板、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715095A (zh) * 2013-12-27 2014-04-09 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置
CN103744236A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 像素结构
CN104181740A (zh) * 2014-07-25 2014-12-03 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105206625A (zh) * 2015-10-29 2015-12-30 京东方光科技有限公司 一种阵列基板、显示面板及显示装置
CN106154669A (zh) * 2016-09-14 2016-11-23 厦门天马微电子有限公司 阵列基板及其制备方法、液晶显示装置
CN107065361A (zh) * 2017-06-09 2017-08-18 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN107367875A (zh) * 2016-05-13 2017-11-21 群创光电股份有限公司 显示装置
CN112447760A (zh) * 2019-08-27 2021-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
CN214410572U (zh) * 2020-11-13 2021-10-15 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198819B1 (ko) * 2003-06-25 2012-11-07 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR20160017261A (ko) * 2014-08-01 2016-02-16 삼성디스플레이 주식회사 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715095A (zh) * 2013-12-27 2014-04-09 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置
CN103744236A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 像素结构
CN104181740A (zh) * 2014-07-25 2014-12-03 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105206625A (zh) * 2015-10-29 2015-12-30 京东方光科技有限公司 一种阵列基板、显示面板及显示装置
CN107367875A (zh) * 2016-05-13 2017-11-21 群创光电股份有限公司 显示装置
CN106154669A (zh) * 2016-09-14 2016-11-23 厦门天马微电子有限公司 阵列基板及其制备方法、液晶显示装置
CN107065361A (zh) * 2017-06-09 2017-08-18 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112447760A (zh) * 2019-08-27 2021-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
CN214410572U (zh) * 2020-11-13 2021-10-15 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN113917750A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US11199750B2 (en) Display panel having black matrix comprising extension portions
US11048131B2 (en) Display panels
KR101489419B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판과 디스플레이 장치
WO2021208643A1 (zh) 显示面板及显示装置
CN107153308B (zh) 阵列基板及制作方法
KR102640164B1 (ko) 박막 트랜지스터 표시판
TWI676837B (zh) 畫素陣列基板
CN107154403B (zh) 晶体管阵列基板及应用的显示面板
KR100442489B1 (ko) 액정표시소자
CN113917750B (zh) 一种阵列基板、彩膜基板、显示面板及显示装置
CN105824160B (zh) 显示面板
WO2019127670A1 (zh) Coa型阵列基板
CN111916463A (zh) 阵列基板、其制备方法及显示面板
TWI648722B (zh) 畫素結構及其製造方法
CN108039353B (zh) 阵列基板及其制备方法、显示装置
KR101730751B1 (ko) 마스크 세트, 픽셀 유닛 및 그 제조 방법, 어레이 기판 및 디스플레이 디바이스
US7336335B2 (en) Substrate for liquid crystal display device and liquid crystal display device including the same
US11887990B2 (en) Method for manufacturing array substrate
WO2021254052A1 (zh) 显示面板和显示装置
WO2023108811A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
TWI453835B (zh) 畫素結構及其製作方法
JP2011205119A (ja) 薄膜トランジスタ
WO2023155261A1 (zh) 阵列基板及显示面板
CN114695501A (zh) 显示面板
JP2007311826A (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant