CN113875003A - 用于低温装置热化的低温包装 - Google Patents

用于低温装置热化的低温包装 Download PDF

Info

Publication number
CN113875003A
CN113875003A CN202080036793.6A CN202080036793A CN113875003A CN 113875003 A CN113875003 A CN 113875003A CN 202080036793 A CN202080036793 A CN 202080036793A CN 113875003 A CN113875003 A CN 113875003A
Authority
CN
China
Prior art keywords
chip
cavities
cavity
pillars
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080036793.6A
Other languages
English (en)
Other versions
CN113875003B (zh
Inventor
O.金卡
S.B.奥利瓦德塞
S.哈特
N.T.布龙
J.周
M.布林克
P.古曼
D.F.博戈林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN113875003A publication Critical patent/CN113875003A/zh
Application granted granted Critical
Publication of CN113875003B publication Critical patent/CN113875003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D19/00—Arrangement or mounting of refrigeration units with respect to devices or objects to be refrigerated, e.g. infrared detectors
    • F25D19/006—Thermal coupling structure or interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H01L23/445—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2029—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant with phase change in electronic enclosures
    • H05K7/20372—Cryogenic cooling; Nitrogen liquid cooling
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28D—HEAT-EXCHANGE APPARATUS, NOT PROVIDED FOR IN ANOTHER SUBCLASS, IN WHICH THE HEAT-EXCHANGE MEDIA DO NOT COME INTO DIRECT CONTACT
    • F28D21/00—Heat-exchange apparatus not covered by any of the groups F28D1/00 - F28D20/00
    • F28D2021/0019—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for
    • F28D2021/0028—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for for cooling heat generating elements, e.g. for cooling electronic components or electric devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/20—Packaging, e.g. boxes or containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thermal Sciences (AREA)
  • Materials Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electromagnetism (AREA)
  • Sustainable Energy (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Separation By Low-Temperature Treatments (AREA)

Abstract

使用配置有柱组的盖来形成热化结构，盖是低温器件(LTD)的低温外壳的一部分。包括LTD的芯片配置有空腔组，该空腔组中的腔具有腔轮廓。来自所述柱组且对应于所述空腔的柱具有柱轮廓，使得所述柱轮廓使所述柱在间隙容差内与所述空腔轮廓的所述空腔耦合以将所述芯片热耦合到所述盖以用于在所述芯片的低温操作中的热耗散。

Description

用于低温装置热化的低温包装
技术领域
本发明总体上涉及一种用于半导体或超导芯片的冷却装置。更具体地，本发明涉及用于低温器件热化的低温包装。
背景技术
如在此使用的，“低温”范围是指低温温度范围，该低温温度范围开始于或约为77开尔文(K)或更低，并且低至至少1毫开尔文(0.001K)，并且在一些情况下使用目前可用的技术低至可行，例如至0.000001K。“低温”是在低温温度范围内的温度。半导体装置和/或超导装置在工作时产生热量。在低温温度范围内操作的设备在操作时也产生热量，但是热量移除在低温操作中提出了独特的挑战。
在低温温度范围内操作的装置在下文中被称为“低温装置”或“LTD”(复数个LTD)。大多数在低温温度下操作的LTD依赖于在这些温度下展现超导特性的材料。为了能够从在低温温度范围内操作的结构移除热量，材料必须在低温温度范围内是良好的热导体。对于在特定温度范围内被视为良好热导体的材料，该材料必须表现出至少阈值水平的热导率，同时在该温度范围内作为热导体操作。例如，根据说明性实施例，在4开尔文下大于1瓦特/(厘米*K)的热导率是在给定温度范围内(包括在低温温度范围内)的良好热导率的可接受的阈值水平。
结构的热化是将热量传导至结构或从结构传导热量的过程和设备。结构的热化通常需要物理地附接到该结构的良好的热导体，以便向结构导热/从结构导热，视需要而定。说明性实施例认识到，为了良好的热化，介入发热元件与散热元件之间的一定量的材料(其中该材料是低温温度范围内的不良热导体)在热化LTD中存在困难。
硅和蓝宝石是用于制造LTD的衬底材料的一些常见示例。说明性实施例认识到，通常，在低温温度范围内，硅、蓝宝石或其他常用衬底材料倾向于变成不良的热导体。由此，说明性实施例认识到，如果在衬底的一个表面(例如，顶表面)上制造LTD，并且从衬底的相对表面(例如，底表面)尝试热化，由于顶部的发热器件和附接到衬底的底部的热化结构之间的居间的硅或其他衬底材料，热化对于期望的水平不是有效的。
许多LTD的尺寸沿着每一侧仅在几微米至几毫米内，并且包括制造在仅700至750微米(um)并且可以高达毫米(mm)厚的衬底材料上/中的易碎芯片。为了减少介于发热器件和热化结构之间的衬底材料的量，目前可用的技术向下研磨、蚀刻、研磨和/或抛光衬底的底侧至约基本上小于原始厚度，例如至400-500um。说明性实施例认识到，以此方式减薄晶圆或基板显著增加了芯片开裂、LTD失效的机会，并且由于芯片的刚度减小(并且因此在芯片与热化结构之间维持足够的热接触或耦合的能力减小)而仍未发生良好的热化。
一些LTD包括多于一个芯片，这些芯片经由易碎焊料凸块(例如，使用软焊料材料)彼此耦合。例如，量子处理器可以以倒装芯片配置制造，其中一个芯片——包括具有连接点的读出电路的中介芯片——被翻转到第二芯片——包括量子位和接触焊盘的量子位芯片——上，从而使得连接点和接触焊盘对准并且面向彼此。中介件上的连接点可以使用软焊料材料冷焊接到量子位芯片上的接触焊盘。这些焊料凸块将该中介件保持在距该量子位芯片的一个预定距离处以便在所得到的量子处理器中产生某些电特性。倒装芯片配置中芯片之间的距离是倒装芯片配置的正确操作中的重要因素。
说明性实施例认识到，由于上述原因，具有降低的刚性的减薄的量子位芯片不仅可以导致差的热化或缺陷，而且使得难以维持与中介件的间隔距离，由于这个额外的原因导致LTD故障。如果中介芯片被铣削/蚀刻/研磨/抛光和热化，则在倒装芯片组件的中介芯片侧上可能发生相同的问题。
此外，说明性实施例认识到，差的热化还导致LTD以其他方式的不正确、不正确或有问题的操作。例如，包括量子位的LTD经常使用引线接合耦合到印刷电路板(PCB)或另一芯片上的电路元件。一个不良热化的芯片在该量子装置处引起升高的温度，从而导致降低的相干性、增加的错误率、或它们的某种组合。
LTD(如量子位、量子处理器、以及某些低温倒装芯片组件)是在已知的半导体制造技术中使用超导和半导体材料来制造的。LTD通常使用一个或多个不同材料层来实现器件特性和功能。材料层可以是超导的、导电的、半导电的、绝缘的、电阻的、电感的、电容的，或具有任何数量的其他特性。考虑到材料的性质、材料的形状、尺寸或放置、与材料相邻的其他材料、以及许多其他考虑，可能必须使用不同的方法来形成不同的材料层。
用于半导体或超导LTD的制造工艺包括沉积和/或去除具有不同电气和/或机械特性的材料的几种方法。超导器件通常是平面的，即，其中超导体结构被制造在一个平面上。非平面器件是三维(3D)器件，其中一些结构形成在给定制造平面上方或下方。
一些LTD使用倒装芯片几何结构制造。在倒装芯片几何形状中，制造了一个第一芯片(如在倒装芯片量子处理器中的一个量子位芯片的非限制性实例)，该第一芯片在一个基片上具有多个单独的器件，以及在单独的基板上制造具有一个或多个连接的第二芯片(诸如中介件芯片的非限制性示例)。焊料凸块被沉积到第一芯片和/或第二芯片的第一表面上的芯片焊盘上，并且第一芯片或第二芯片被翻转以使得其第一侧面朝下。第一芯片和第二芯片在彼此相隔一间隔距离处对准和凸块接合，使得焊料凸块的焊料完成第一芯片和第二芯片的电连接。
将一种适合材料(如在低温和其他操作条件下具有所希望的电、热、延展性、延展性、以及冷焊接特性的焊接材料)的凸块沉积到该第一芯片和/或该第二芯片的第一表面上的芯片焊盘上。通常，任何对焊料凸块的引用应被解释为包括由满足这些要求的材料制成的凸块。
发明内容
说明性实施例提供了用于低温器件的热化的低温封装，以及其制造方法和系统。实施例提供了一种热化结构，该热化结构包括配置有柱组的盖，该盖是低温设备(LTD)的低温外壳的一部分。实施例还包括包含LTD的芯片，该芯片配置有空腔组，所述空腔组中的空腔具有空腔轮廓，其中来自所述柱组且对应于所述空腔的柱具有柱轮廓，使得所述柱轮廓致使所述柱在间隙容差内与所述空腔轮廓的所述空腔耦合以将所述芯片热耦合到所述盖以用于在所述芯片的低温操作中散热。
实施例提供制造热化结构的计算机实现的方法。
实施例提供了用于制造热化结构的制造系统。
一个实施例提供了一种量子处理器，该量子处理器可以使用在此披露的一种热化结构来形成。
一个实施例提供了一种量子数据处理系统，该量子数据处理系统可以使用在此披露的热化结构来形成。
附图说明
在所附权利要求中阐述了被认为是本发明特征的新颖特征。然而，当结合附图阅读时，通过参考说明性实施例的以下详细说明，将最好地理解本发明本身以及使用的优选模式、其进一步的目的和优点，在附图中：
图1描绘了可以实现说明性实施例的数据处理系统的网络的框图；
图2描绘了可以根据说明性实施例解决的使芯片热化的现有技术方法的问题的框图；
图3描绘了根据一个说明性实施例的具有空腔组的芯片的框图；
图4描绘了根据说明性实施例的示例空腔的详细视图的框图；
图5描绘了根据说明性实施例的示例有内衬空腔的详细视图的框图；
图6描绘了根据说明性实施例的示例芯片和盖配置的框图；
图7描绘了根据说明性实施例的示例柱的详细视图的框图；
图8示出根据说明性实施例的用于热化的空腔化芯片和柱盖的示范性组合的框图；
图9描绘了根据说明性实施例的用于热化的空腔和柱的另一示例的框图；
图10示出根据说明性实施例的用于热化的空腔和柱的另一实例的框图；
图11描绘了根据说明性实施例热化的示例LTD的框图；
图12描绘了根据说明性实施例热化的示例LTD的框图；
图13描绘了根据说明性实施例热化的示例LTD的框图；
图14描绘了根据说明性实施例的柱的示例配置的框图；
图15描绘了根据说明性实施例的柱的示例配置的框图；
图16描绘了根据说明性实施例的柱的示例配置的框图；以及
图17示出根据说明性实施例的用于形成用于低温设备的热化的低温封装的示范性过程的流程图。
具体实施方式
用于描述本发明的说明性实施例总体上通过提供用于低温器件(LTD)的热化的低温封装来克服和解决上述问题或需要以及其他相关问题或需要。这些说明性实施例还提供了用于制造用于低温器件的热化的低温封装的一种方法和系统，以及使用所描述的用于低温器件的热化的低温封装形成的一个量子处理器和数据处理系统。
如在本文中预期的，包含LTD的芯片的封装包括至少一个盖-底盖，并且优选地两个盖-顶盖和底盖。在归因于LTD的封装中的盖的若干功能中，盖的一个功能是作为包含LTD的芯片的热化结构操作。盖由已知在低温温度范围内是良好的热导体的材料制成。铜是一种可以用于制造盖的非限制性示例材料。铜盖通常可互换地称为“铜片”盖。两个铜片盖形成铜片外壳。
说明性实施例不要求研磨/蚀刻/研磨/抛光晶片，使得芯片厚度不减小。这些说明性实施例以其原始制造厚度使用该芯片并且提供了在该原始厚度下使该芯片热化的结构和方法。
仅作为非限制性实例，使用附接到LTD芯片的底侧的铜笔底盖来描述各种实施例。在不脱离说明性实施例的范围的情况下，实现方式可以以类似的方式制造顶盖，适用于芯片的顶部，例如，适用于倒装芯片组件的顶表面。类似地，在不脱离说明性实施例的范围的情况下，实现方式可以以类似的方式制造顶盖和底盖，并且分别应用于芯片的顶表面和底表面。
实施例修改了芯片的要被热化的盖的指定表面。在一些情况下，指定表面可以是(但不必是)盖中(或盖上的突出部)的芯片形空腔内部的表面，使得芯片可设置在空腔内部的表面上(或突出部的顶部上)。
具体地，实施例使得制造系统在盖的指定表面上制造多个柱或柱状结构。柱是盖的指定表面上的突出部。突出部具有截面和高度。
可用于制造柱组的非限制性制造方法包括用选择用于柱的材料烧结指定表面，其中通过铸造相反形状将柱材料模制成柱形状。在说明性实施例的范围内预期制造柱的其他方法，例如掩蔽和蚀刻、切割或冲压、材料移除或沉积的化学或机械方法以及若干其他方法。
在一个实施例中，柱组中的所有柱具有相同的截面形状和面积，并且具有相同的高度。在另一个实施方式中，柱组的子集中的所有柱具有相同的截面形状和面积，并且具有相同的高度，但是柱的不同的子集被配置为具有不同的截面形状、不同的截面面积、不同的高度、或这些和其他可能的变化中的一个或多个的一些组合。例如，在说明性实施例的范围内设想具有锥形轮廓的柱——在柱内的一个高度处(例如，在柱的底部处)比在柱内的一个不同高度处(例如，在柱的顶部处)具有更大的横截面。作为另一个示例，在柱内的一个高度处具有不同的截面形状并且在柱内的一个不同高度处具有不同的截面形状的柱也是在此描述的实施例的适配预期。在一个实施例中，柱的形状、尺寸、位置或者其某种组合由芯片上的LTD或者LTD部件或者其某种组合的形状、尺寸、位置确定。
实施例进一步使制造系统在柱的表面上沉积已知在低温温度范围下为良好热导体的材料层(内衬或内衬)。包括内衬的柱在本文中被称为内衬柱。沉积的内衬增加了柱的外部尺寸中的至少一个。例如，在一个实施例中，所沉积的内衬可以仅沉积在柱的侧壁上，从而增加柱的横截面积而不是高度。作为另一实例，在另一实施例中，所沉积的内衬可仅沉积在柱的顶表面上，从而增加柱的高度但不增加柱的横截面积。作为另一实例，在另一实施例中，所沉积的内衬可沉积在柱的顶表面以及侧壁上，从而增加柱的高度和柱的横截面积。在一个实施例中，内衬是可选的，诸如当盖的材料(柱形成在其上)本身在低温温度范围下是可接受地良好的热导体时，留下柱作为无内衬柱。在一个实施例中，可通过将内衬材料溅射到柱上来完成内衬的沉积。
实施例修改芯片的热表面，该热表面将与盖体的指定表面热化。在一些情况下，热表面可以是，但不必是与制造LTD的芯片的表面(例如，芯片的顶表面)相对的芯片的表面(例如，芯片的底表面)。该热表面可以是(但不必是)基本上平坦的以便实践实施例。例如，芯片的热表面可以制造或加工成具有台阶、凹口、凹槽、空腔、突出部或设计成与盖的指定表面上的对应轮廓匹配的另一轮廓。实施例可适于以本文关于平坦热表面所描述的方式修改波状外形热表面，且此些调适预期在说明性实施例的范围内。
具体地，实施例使得制造系统在芯片的热表面上制造多个穴或腔状凹陷结构(除非在使用时区分，否则本文中可互换地称为穴、腔或凹陷)。空腔是在芯片的热表面中形成的孔状空间。空腔具有横截面和深度。
可用于制造空腔组的非限制性制造方法包括光刻地蚀刻或凹陷其中衬底材料被去除的热表面以形成空腔形状。在半导体制造领域中可使用各种制造空腔的方法，例如机械加工、掩模和蚀刻、溅射、材料去除的化学或机械或激光方法，以及若干其他方法，并且这些方法预期在说明性实施例的范围内。应注意的是，与使芯片热化的现有技术方法相比，根据实施例形成空腔的方法不引起芯片的厚度变薄。
在一个实施例中，空腔组中的所有空腔具有相同的截面形状和面积，并且具有相同的深度。在另一个实施例中，空腔组的子集中的所有空腔具有相同的截面形状和面积，并且具有相同的深度，但是不同的空腔子集被配置为具有不同的截面形状、不同的截面面积、不同的深度、或这些和其他可能的变化中的一个或多个的一些组合。例如，具有锥形轮廓的空腔——在空腔内的一个深度处(例如，在空腔的嘴部处)比在空腔内的一个不同深度处(例如，在空腔的基部处)具有更大的横截面——被构想在说明性实施例的范围内。作为另一个实例，在空腔内的一个深度处具有不同的截面形状并且在空腔内的一个不同深度处具有不同的截面形状的空腔也是在此描述的实施例的适配预期。
在一个实施例中，空腔的形状、尺寸、位置或者其某种组合由芯片上的LTD或者LTD部件或者其某种组合的形状、尺寸、位置确定。在一个实施例中，空腔的形状、大小或两者由空腔在芯片上的位置确定。在一个实施例中，柱的形状、大小、位置或者其某种组合由芯片上的空腔的形状、大小、位置或者其某种组合确定。
实施例进一步使制造系统在空腔内的表面上沉积已知在低温温度范围下为良好热导体的材料层(内衬或内衬)。包括内衬的空腔在本文中称为内衬空腔。沉积的内衬减小了空腔的内部尺寸中的至少一个。例如，在一个实施例中，所沉积的内衬可以仅沉积在空腔的侧壁上，由此减小空腔的截面积但不减小深度。作为另一实例，在另一实施例中，所沉积的内衬可仅沉积在空腔的基底表面上，借此减小空腔的深度但不减小空腔的横截面积。作为另一实例，在另一实施例中，所沉积的内衬可沉积在空腔的基底表面以及侧壁上，进而减小空腔的深度和空腔的横截面积。在一个实施例中，内衬是任选的，如当芯片的材料(空腔形成到其中)本身在低温温度范围下是可接受地良好的热导体时，留下空腔作为无内衬空腔。在一个实施例中，可通过将内衬材料溅射到腔中来实现内衬的沉积。
芯片的热表面中的空腔在盖中的指定表面中具有零个、一个或多个匹配的对应柱。相反，盖的指定表面中的柱具有芯片的热表面中的零个、一个或多个匹配的对应腔。实施例在芯片上制造空腔，使得空腔可与盖上的兼容轮廓的柱匹配。相应地，实施例在盖上制造柱，使得柱可以与芯片上的兼容轮廓的空腔匹配。
当柱的截面形状类似于空腔的截面形状时，空腔和柱具有匹配的轮廓，并且所述柱的高度类似于所述空腔的深度，使得(i)在有内衬的空腔的情况下，柱可以在柱的表面与有内衬的腔的表面之间的限定的间隙公差内占据有内衬的腔，或(ii)在无内衬空腔的情况下，该柱可以在该柱的表面与该无内衬空腔的表面之间的一个限定的间隙公差内占据该无内衬空腔。间隙公差的非限制性实例是+/-1微米。在说明性实施例的范围内，间隙公差可以是整个空腔的单个公差、或包括空腔的不同区段的不同公差的一组公差、或单独的截面公差和深度公差、或这些公差和其他具有类似用途的公差的某种组合。
在一个实施例中，柱组中的所有柱(和空腔组中的相应腔)被配置用于热化。在另一实施例中，柱的一个子集中的柱(和空腔的集合中的空腔的对应子集)被配置用于热化，而柱的另一子集(和腔的集合中的空腔的对应子集)被配置用于仅芯片对准或用于对准和热化。在另一实施例中，柱的一个子集中的柱(和空腔集合中的空腔的对应子集)被配置用于热化，而柱的另一子集(和空腔集合中的空腔的对应子集)被配置用于替代功能或用于替代功能和热化。
芯片对准是将芯片的热表面与盖的指定表面对准，使得柱实质上以对应空腔为中心且芯片的热表面完全地或实质上完全地与盖的指定表面重叠的过程。当芯片对准时，盖中的所有柱可以但不一定需要具有匹配的空腔。当芯片对准时，芯片中的所有空腔可以但不一定需要由盖上的对应柱占据。归因于柱(或空腔)的替代性功能包含(但不限于)确保来自柱的集合的柱占据来自腔的集合的对应腔的次序，防止芯片相对于盖和其他的不希望的定向。
实施例使得制造系统通过以本文所描述的方式将盖的指定表面上的柱的集合或子集与芯片的热表面上的空腔的集合或子集耦合来将芯片热化到盖。在一个实施例中，进一步使得制造系统将组合的芯片覆盖组件封装在合适的低温冷却剂(例如，液氦)中。以本文中所描述的方式将芯片与盖耦合增加了可用于从芯片散热的表面积，芯片与盖之间在指定公差内的期望的对准和装配紧密性，更容易制造(例如，烧结铜盖比在薄硅芯片上烧结明显更容易)，或这些和其他优点的一些组合。
用于制造一个实施例的倒装芯片量子计算装置的一种制造方法可以被实施为一种软件应用程序。实施制造方法的应用可以被配置成用于结合现有的超导制造系统(如光刻系统)运行。
仅为了描述的清楚起见，并且不暗示对其的任何限制，使用示例数量的柱和空腔来描述说明性实施例。实施例可以用任意数量、类型或组合的柱和空腔来实现。仅为了描述的清楚起见，并且在不暗示对其的任何限制的情况下，使用芯片上的LTD的实例数量和类型来描述说明性实施例。一个实施例可以用任意数量、类型或组合的芯片来实现，包括但不限于量子位芯片、中介芯片、倒装芯片布置中的量子处理器、以及其他半导体或超导器件。
此外，在附图和说明性实施例中使用非限制性示例芯片和覆盖件几何结构的简化图。在芯片的实际制造中，在不脱离说明性实施例的范围的情况下，可存在本文未示出或描述的额外结构或不同于本文示出和描述的结构。类似地，在说明性实施例的范围内，可以不同地制造示例覆盖件中的示出或描述的结构以产生如在此所描述的类似操作或结果。
示范性结构、层和构造的二维图中的不同阴影部分旨在表示示范性制造中的不同结构、层、材料和构造，如本文所述。不同的结构、层、材料和构造可以使用本领域普通技术人员已知的合适材料制造。
本文中所描绘的形状的特定形状、位置、方位或尺寸不旨在限制说明性实施例，除非这种特性被明确地描述为实施例的特征。形状、位置、方位、尺寸、数量或其某种组合仅出于附图和说明的清晰性而被选择，并且可能已被放大、最小化或以其他方式从实际光刻中可能用于实现根据示范性实施例的物镜的实际形状、位置、方位或尺寸改变。
此外，仅作为一个实例，关于一个特定的实际的或假定的半导体的或超导的器件(例如，目前可行的一个量子位)来说明这些说明性实施例。由不同说明性实施例描述的步骤可适于以类似方式热化不同LTD，且此些调适预期在说明性实施例的范围内。
当在应用中实施时，实施例使得制造过程执行如本文所述的某些步骤。制造过程的步骤在几个图中示出。在具体的制造过程中，并非所有步骤都是必需的。在不脱离说明性实施例的范围的情况下，一些制造工艺可以不同次序实施步骤、组合某些步骤、移除或替换某些步骤，或执行步骤的这些和其他操纵的某种组合。
仅作为实例，关于某些类型的材料、电特性、热特性、机械特性、结构、构造、形状、层取向、方向、步骤、操作、平面、尺寸、数量、数据处理系统、环境、部件和应用来描述说明性实施例。这些和其他类似产物的任何特定表现不旨在限制本发明。可以在说明性实施例的范围内选择这些和其他类似产物的任何合适的表现。
说明性实施例仅作为示例使用特定设计、架构、布局、示意图和工具来描述，并且不限于说明性实施例。说明性实施例可以与其他可比较的或类似用途的设计、架构、布局、示意图和工具结合使用。
本公开中的示例仅用于描述的清楚性，并且不限于说明性实施例。在此列出的任何优点仅是实例并且不旨在限制这些说明性实施例。另外的或不同的优点可以通过特定的说明性实施例来实现。此外，特定说明性实施例可具有上文列出的优点中的一些、全部或没有优点。
参考附图并且具体地参见图1，该图描绘了其中可以实现说明性实施例的方法的数据处理环境的示例图。图1仅是示例并且不旨在断言或暗示关于其中可以实现不同实施例的环境的任何限制。特定实施例可基于以下描述对所描绘的环境做出许多修改。
图1描绘了可以实现说明性实施例的数据处理系统的网络的框图。数据处理环境100是其中可以实现说明性实施例的计算机网络。数据处理环境100包括网络102。网络102是用于在数据处理环境100内连接在一起的不同设备和计算机之间提供通信链路的介质。网络102可包括连接，诸如有线、无线通信链路或光纤电缆。
客户端或服务器仅是连接到网络102的某些数据处理系统的示例角色，并且不旨在排除这些数据处理系统的其他配置或角色。服务器104和服务器106与存储单元108一起耦合到网络102。软件应用程序可在数据处理环境100中的任何计算机上执行。客户端110、112和114也耦合到网络102。诸如服务器104或106或客户端110、112或114的数据处理系统可以包含数据并且可以具有在其上执行的软件应用或软件工具。
设备132是移动计算设备的示例。例如，设备132可以采取智能电话、平板计算机、膝上型计算机、固定或便携式形式的客户端110、可穿戴计算设备或任何其他合适的设备的形式。被描述为在图1中的另一数据处理系统中执行的任何软件应用可被配置成以类似方式在设备132中执行。在图1中的另一数据处理系统中存储或产生的任何数据或信息可被配置成以类似方式在装置132中存储或产生。
应用105实现本文描述的实施例。制造系统107是用于制造和热化LTD(诸如约瑟夫逊结、量子位和量子计算设备中使用的其他超导结构)的任何适当系统的软件部件。总体上，用于制造LTD的制造系统及其相应的软件部件(包括用于量子计算用途的装置)是已知的。应用105经由制造应用107向这样的已知制造系统提供指令，所述指令用于使得组装新颖的低温封装，所述低温封装用于以在此描述的方式热化在说明性实施例中设想的低温器件。
参见图2，该图描绘了可以根据说明性实施例解决的使芯片热化的现有技术方法的问题的框图。芯片202包括一组LTD204。盖206作为热化结构被固定到芯片202，但是为了使热化有效，通过去除衬底材料208减小了芯片202的厚度。
图中的方向箭头描绘了在该图中定向的芯片的顶侧和底侧。如该图中所示，方向箭头指示芯片202的顶侧，其中芯片的底侧与顶侧相反。如图所示，厚度减小的芯片202的底侧与盖206的顶侧热化。
参见图3，该图描绘了根据说明性实施例的具有空腔组的芯片的框图。芯片302尚未变薄并且保持使用在芯片302的顶侧上制造的装置304的厚度。在芯片302的底侧上描绘了一组非限制性示例空腔306。芯片302的表面310是芯片302的热表面，如在此所描述的。空腔306的实例承载如在此所描述的空腔的一个或多个特性。空腔306的布置、数量、对称性或相似性不旨在限制说明性实施例。
参见图4，该图描绘了根据说明性实施例的示例空腔的详细视图的框图。在该非限制性示例中，具有LTD304的芯片302被描绘为包括空腔402。空腔402是具有截面404的基本上均匀的圆柱形空腔-截面是基本上圆形的。空腔402进一步具有侧壁406。在深度D处形成的空腔402的基底表面408可以是平坦的、凹入的、凸起的或具有另一轮廓。
参见图5，该图描绘了根据说明性实施例的示例有内衬空腔的详细视图的框图。具有LTD304的芯片302被描绘为包括如图4中描绘和描述的空腔402。实施例以在此描述的方式衬入空腔402。在空腔402中沉积层以形成内衬空腔502。在这个非限制性实例中，有内衬的空腔是具有截面504的基本上均匀的圆柱形空腔-截面是基本上圆形的并且减小空腔402的截面404。在一个实施例中，该层被均匀地沉积在空腔402中，以引起横截面404到横截面504的基本上均匀且同心的减小，但是在另一实施例中这样的均匀性不是必要的。该层还使得侧壁406变成内衬的侧壁506。内衬空腔502的基底表面508位于与空腔402的深度D相比减小的深度D’处。基座508可基本符合基座表面408，或具有平坦的、凹入的、凸起的或与基座表面408的轮廓不同的另一轮廓。
参见图6，该图描绘了根据说明性实施例的示例芯片和盖配置的框图。具有一组LTD604的芯片602类似于具有LTD304的芯片302。
芯片602包括在类似于这里描述的热表面310的热表面上的空腔组612。在一个实施例中，空腔612的一个实例是一个无内衬空腔，如图4中。在另一个实施例中，空腔612的一个实例是一个有内衬的空腔，如图5所示。
盖606是如本文所述的盖。盖606包括指定表面608，其在这个非限制性示例中被描绘为盖606中的凹陷区域。盖606包括形成在指定表面608上的柱组614，如本文所述。柱614的实例形成为匹配对应空腔612的轮廓(或者，空腔612的实例形成为匹配对应柱614的轮廓)。
参见图7，该图描绘了根据说明性实施例的示例柱的详细视图的框图。在该非限制性示例中，具有指定表面608的盖606被描绘为包括柱702。柱702是基本上均匀的圆柱形，具有截面704-其是基本上圆形的。柱702还具有侧壁706。柱702的顶表面位于指定表面608之上的高度H处，并且可以是平坦的、凹入的、凸起的或者是另一轮廓，如可以与对应腔的基底兼容，用于最大化从腔基底到柱顶部的热传递。
参见图8，该图描绘了根据说明性实施例的用于热化的空腔化芯片和柱盖的示例组合的框图。如关于图5所描述形成衬垫空腔502。柱702如关于图7所描述的那样形成。
在这个示例描述中，柱702被示出为在间隙容差G内占据有内衬的空腔502。为了清楚起见，该描绘夸大了某些间隙和结构，并且优选地，一旦柱702与无内衬空腔402或有内衬空腔502耦合，热表面310与指定表面608之间的间隔X就可以忽略不计，例如，大约为0-5微米，不考虑任何表面缺陷。
参见图9，该图描绘了根据说明性实施例的用于热化的空腔和柱的另一示例的框图。空腔902形成于如本文中所描述的芯片的热表面中，且具有不同横截面几何形状，例如三角形904。柱906具有兼容的三角形横截面908，该三角形横截面908的实施例被配置为在指定的间隙容差内与腔902耦合。
参见图10，该图描绘了根据说明性实施例的用于热化的空腔和柱的另一示例的框图。空腔1002形成于如本文所述的芯片的热表面中，且具有不同的横截面几何形状，例如矩形1004。柱1006具有可兼容的矩形横截面1008，该矩形横截面1008的实施例被配置为在指定的间隙容差内与空腔1002耦合。
横截面904、908、1004和1008仅作为非限制性实例被描绘和描述为几何形状。根据本公开，本领域的普通技术人员将能够想到许多其他规则的、几何学的、非几何学的、并且甚至不规则的截面，并且这些截面被考虑在说明性实施例的范围内。此外，考虑到在制造和制造过程中存在可接受的变化，几何截面在限定的公差内可以是不规则的。
参见图11，该图描绘了根据说明性实施例热化的示例LTD的框图。芯片1102是关于图3-10所描述的任何芯片的示例，并且具有制造在图中可见的表面上的LTD组件(未示出)。芯片1102的热表面是不可见的。芯片1102与盖1104耦合。可以在指定表面1108上看到柱组1106。柱1106的集合或其子集将以本文中描述的方式与芯片1102的热表面中的对应空腔的集合或子集耦合。
PCB1110被制造为包括必须耦合到芯片1102上的LTD部件(例如，量子位)的外部电路元件。在一种实现中，引线接合组1112促进外部电路元件与芯片1102上的LTD组件的电耦合。
参见图12，该图描绘了根据说明性实施例热化的示例LTD的框图。芯片1102以关于图11所描述的方式与覆盖件1104和PCB1110耦合。配置1200还示出了完成低温封装的组装的顶盖1202。顶盖1202固定到底盖1104，并用紧固件1204固定任何中间部件，例如PCB1110。在一个实施例中，当芯片1102的顶表面也可以被热化时(例如，当芯片1102是倒装芯片组件时)，实施例将顶盖1202配置成在顶盖1202中的指定表面(未示出)中具有柱组(未示出)。顶盖1202中的柱组然后与芯片1102的顶部热表面(未示出)中的对应空腔组(未示出)耦合。
配置1220描绘了准备用于低温操作的热化封装。顶盖1202、PCB1110和底盖1104是可见的。芯片1102被完全包封在该热化封装中，并且可在适当的低温冷却剂(例如，液氦)中操作。
参见图13，该图描绘了根据说明性实施例热化的示例LTD的框图。芯片1302是关于图3-12所描述的任何芯片的示例，并且具有制造在图中可见的表面上的LTD部件(未示出)。芯片1302的热表面是不可见的。芯片1302与盖1304耦接。在指定表面1308上可见柱组1306。柱1306形成有细长的圆角矩形横截面，作为对可使用实施例制造的横截面形状的另一非限制性变型。柱组1306或其子集将以本文中描述的方式与芯片1302的热表面中的对应形状和定位的腔(未示出)的组或子集耦接。
参见图14，该图描绘了根据说明性实施例的柱的示例配置的框图。表面1408是盖子上的指定表面，如本文所述。柱组1412、1414、1416和1418由本文中描述的方式的实施例形成。如可以看到的，柱1412、1414、1416和1418中的每一个具有类似的横截面几何形状，但是具有不同的横截面面积并且具有不同的高度。
参见图15，该图描绘了根据说明性实施例的柱的示例配置的框图。表面1508是如本文所述的盖上的指定表面。柱组1512、1514和1516由实施例以在此描述的方式形成。如可以看到的，柱1512、1514和1516中的每一个具有不同的横截面几何形状、不同的横截面面积和不同的高度。
参见图16，该图描绘了根据说明性实施例的柱的示例配置的框图。表面1608是盖上的指定表面，如本文中所描述的。实施例形成在指定表面1608的第一区域中具有第一柱密度的柱的第一子集1610和在指定表面1608的第二区域中具有不同柱密度的柱的第二子集1612。
柱形状、尺寸和密度的这些示例不旨在是限制性的。根据本公开内容，本领域的普通技术人员将能够想到柱的形状、尺寸和密度的许多其他组合，以及特定实现方式的腔的对应形状、尺寸和密度，并且这些都预期在说明性实施例的范围内。
参见图17，该图描绘了根据说明性实施例的用于形成用于低温设备的热化的低温封装的示范性过程的流程图。过程1700可以在图1的应用105中实现。
该应用在芯片的盖中形成柱组或使得该柱组被形成(框1702)。盖可以是但不必是底盖。该芯片包括被设计成在低温温度范围内操作的一个或多个设备。
该应用在芯片的表面中形成匹配的空腔组，或使其形成为匹配的空腔组，该芯片将与在其上制造该柱组的盖的表面热化(框1704)。可选地，该应用将低温热导体材料的内衬沉积或致使其沉积在空腔的内表面上(框1706)。该空腔组中的这些空腔中的一些、全部或没有一个可以是有内衬的。
该应用程序使柱与对应空腔对准或使其被对准(框1708)。当在实现中需要多点对准时，应用可重复框1708。
该应用致使对准的柱占据空腔并且在芯片与盖之间形成导热耦合，从而有效地使芯片热化以用于低温操作(框1710)。应用此后结束处理1700。
在此参照相关附图描述本发明的不同实施例。在不脱离本发明的范围的情况下，可以设计替代实施例。尽管在以下描述和附图中在元件之间阐述了不同连接和位置关系(例如，顶部、底部、上方、下方、相邻等)，但是本领域技术人员将认识到，当即使取向改变也保持所述功能时，本文描述的位置关系中的许多与取向无关。除非另有说明，这些连接和/或位置关系可以是直接的或间接的，并且本发明在这方面并示意图进行限制。因而，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的实例，本说明书中对在层“B”上形成层“A”的引用包括其中一个或多个中间层(例如，层“C”)在层“A”与层“B”之间的情况，只要层“A”和层“B”的相关特征和功能基本上不被这个或这些中间层改变。
以下定义和缩写用于解释权利要求书和说明书。如在此使用的，术语“包含(现在时)，”“包含(进行时)，”“包括(现在时)，”“包括(进行时)，”“具有(现在时)，”“具有(进行时)，”“含有(现在时)”或者“含有(进行时)”或其任何其他变体旨在覆盖非排他性的包含。例如，包含一系列元素的组合物、混合物、工艺、方法、制品或设备不一定仅限于那些元素，而是可包括未明确列出的或此类组合物、混合物、工艺、方法、制品或设备固有的其他元素。
另外，术语“说明性”在此用于指“充当实例、实例或说明。”在此描述为“说明性的”任何实施例或设计不一定被解释为比其他实施例或设计优选或有利。术语“至少一个”和“一个或多个”应理解为包括大于或等于一的任何整数，即.一个、两个、三个、四个等。术语“多个”应理解为包括大于或等于2的任何整数，即.两个、三个、四个、五个等。术语“连接”可以包括间接“连接”和直接“连接”。
说明书中对“一个实施例”、“实施例”、“举例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以或可以不包括该特定特征、结构或特性。此外，这样的短语不一定指代相同的实施例。进一步，当结合实施例描述特定特征、结构或特性时，认为结合无论是否明确描述的其他实施例来影响这样的特征、结构或特性在本领域技术人员的知识范围内。
术语“约”、“基本上”、“大约”及其变体旨在包括与基于在提交本申请时可用的设备的具体量的测量相关联的误差程度。例如，“约”可以包括给定值的±8％或5％、或2％的范围。
已经出于说明的目的呈现了本发明的不同实施例的描述，但并不旨在是穷尽性的或局限于所披露的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对本领域的普通技术人员而言将是显而易见的。选择本文中所使用的术语以最佳地解释实施例的原理、实际应用或对市场中所发现的技术的技术改进，或使得所属领域的其他普通技术人员能够理解本文中所描述的实施例。

Claims (25)

1.一种热化结构，包括：
盖，配置有柱组，所述盖是低温器件(LTD)的低温外壳的一部分；
包括所述LTD的芯片，所述芯片配置有空腔组，所述空腔组中的腔具有腔轮廓，其中来自所述柱组且对应于所述空腔的柱具有柱轮廓，使得所述柱轮廓致使所述柱在间隙容差内与所述空腔轮廓的所述空腔耦合以将所述芯片热耦合到所述盖以用于在所述芯片的低温操作中散热。
2.如权利要求1所述的热化结构，其中，所述柱组的子集与所述空腔组的子集耦接以在所述芯片与所述盖之间形成所述热耦接。
3.如权利要求1所述的热化结构，其中所述柱组中的第一柱具有与所述柱组中的第二柱不同的横截面。
4.如权利要求1所述的热化结构，其中所述柱组中的第一柱具有与所述柱组中的第二柱不同的高度。
5.如权利要求1所述的热化结构，其中，所述柱组的柱的第一子集具有与所述指定表面上的所述柱组的柱的第二子集不同的所述盖的指定表面的每单位面积的柱密度。
6.如权利要求1所述的热化结构，其中所述芯片包括倒装芯片组件，所述热化结构进一步包括：
配置有第二柱组的第二盖，所述第二盖是所述低温外壳的一部分；并且
倒装芯片配置中的第二芯片，所述第二芯片配置有第二组空腔，所述第二组空腔中的第二空腔具有第二空腔轮廓，其中来自所述第二柱组的且对应于所述第二空腔的第二柱具有第二柱轮廓，使得所述第二柱轮廓使得所述第二柱在第二间隙容差内与所述第二空腔轮廓的所述第二空腔耦合，以将所述第二芯片热耦合到所述第二盖，用于在所述倒装芯片的低温操作中散热。
7.如权利要求1所述的热化结构，其中所述柱组中的第一柱被配置成将所述芯片与所述盖上的指定表面对准，并且所述柱组中的第二柱被配置成作为热导体操作。
8.如权利要求1所述的热化结构，其特征在于，所述空腔的横截面形状由所述空腔在所述芯片的热表面上的位置确定。
9.如权利要求1所述的热化结构，其中，所述空腔的截面面积由所述LTD在所述芯片上的位置确定。
10.如权利要求1所述的热化结构，其中，所述空腔的深度由所述LTD在所述芯片上的位置确定。
11.如权利要求1所述的热化结构，其中所述空腔组中的第一空腔具有与所述空腔组中的第二空腔不同的横截面。
12.如权利要求1所述的热化结构，其中所述空腔组中的第一空腔具有与所述空腔组中的第二空腔不同的深度。
13.如权利要求1所述的热化结构，其中所述空腔组中的第一子组空腔具有与所述热表面上的所述空腔组中的第二子组空腔不同的所述芯片的热表面的每单位面积的空腔密度。
14.如权利要求1所述的热化结构，其中所述空腔组中的第一空腔被配置成将所述芯片与所述盖上的指定表面对准，并且所述空腔组中的第二空腔被配置成将所述芯片与所述盖热化。
15.如权利要求1所述的热化结构，进一步包括：
来自所述空腔组的空腔中的衬里，其中所述衬里包括作为在低温温度范围内比所述芯片的衬底材料更好的热导体的材料。
16.根据权利要求15所述的热化结构，其中所述衬垫沉积在所述空腔的第一表面上，但不沉积在所述空腔的第二表面上。
17.如权利要求1所述的热化结构，进一步包括：
在所述柱组中的柱上的衬垫，其中所述衬垫包括在低温温度范围内比所述盖的衬底材料更好的热导体的材料。
18.根据权利要求17所述的热化结构，其中所述衬垫沉积在所述柱的第一表面上，但不沉积在所述柱的第二表面上。
19.一种用于制造热化结构的计算机实现的方法，所述计算机实现的方法包括：
形成配置有柱组的盖，所述盖是低温器件(LTD)的低温外壳的一部分；
在包括所述LTD的芯片中形成空腔组，所述空腔组中的空腔具有空腔轮廓，其中来自所述柱组且对应于所述空腔的柱具有柱轮廓；并且
响应于具有在间隙容差内与所述空腔轮廓的所述空腔耦合的所述柱轮廓的所述柱，在所述芯片与所述盖之间形成热耦合以用于在所述芯片的低温操作中散热。
20.如权利要求19所述的计算机实现的方法，其中所述柱组的子集与所述空腔组的子集耦合，以在所述芯片和所述盖之间形成所述热耦合。
21.如权利要求19所述的计算机实现的方法，其中所述柱组中的第一柱具有与所述柱组中的第二柱不同的横截面。
22.如权利要求19所述的计算机实现的方法，其中所述柱组中的第一柱具有与所述柱组中的第二柱不同的高度。
23.一种用于制造热化结构的半导体制造系统，所述半导体制造系统包括：
组件，当由处理器操作时，所述组件使制造方法被执行，所述制造方法包括：
形成配置有柱组的盖，所述盖是低温器件(LTD)的低温外壳的一部分；
在包括所述LTD的芯片中形成空腔组，所述空腔组中的空腔具有空腔轮廓，其中来自所述柱组且对应于所述空腔的柱具有柱轮廓；并且
响应于具有在间隙容差内与所述空腔轮廓的所述空腔耦合的所述柱轮廓的所述柱，在所述芯片与所述盖之间形成热耦合以用于在所述芯片的低温操作中散热。
24.一种量子处理器，包括：
热化结构，所述热化结构包括：
盖，配置有柱组，所述盖是量子位芯片的低温外壳的一部分；
该量子位芯片包括一个量子位，该量子位芯片配置有空腔组，所述空腔组中的空腔具有空腔轮廓，其中来自所述柱组且对应于所述空腔的柱具有柱轮廓，使得所述柱轮廓致使所述柱在间隙容差内与所述空腔轮廓的所述空腔耦合以将所述芯片热耦合到所述盖以用于在所述芯片的低温操作中散热。
25.一种量子数据处理系统，包括：
一个量子处理器；
与该量子处理器耦合的一个热化结构，该热化结构包括：
盖，配置有柱组，所述盖是量子位芯片的低温外壳的一部分；
该量子位芯片包括一个量子位，该量子位芯片配置有空腔组，所述空腔组中的空腔具有空腔剖面，其中来自所述柱组并且对应于所述空腔的柱具有柱剖面，使得所述柱剖面使所述柱在间隙容差内与所述空腔剖面的所述腔耦合，以将所述量子位芯片热耦合到所述盖，以在所述量子位芯片的低温操作中散热。
CN202080036793.6A 2019-06-19 2020-06-19 用于低温装置热化的低温包装 Active CN113875003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/445,470 US20200404806A1 (en) 2019-06-19 2019-06-19 Cryogenic packaging for thermalization of low temperature devices
US16/445,470 2019-06-19
PCT/EP2020/067132 WO2020254596A1 (en) 2019-06-19 2020-06-19 Cryogenic packaging for thermalization of low temperature devices

Publications (2)

Publication Number Publication Date
CN113875003A true CN113875003A (zh) 2021-12-31
CN113875003B CN113875003B (zh) 2022-11-25

Family

ID=71170553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080036793.6A Active CN113875003B (zh) 2019-06-19 2020-06-19 用于低温装置热化的低温包装

Country Status (12)

Country Link
US (1) US20200404806A1 (zh)
EP (1) EP3987236A1 (zh)
JP (1) JP7479404B2 (zh)
KR (1) KR102598927B1 (zh)
CN (1) CN113875003B (zh)
AU (1) AU2020296292B2 (zh)
BR (1) BR112021025694A2 (zh)
CA (1) CA3143434A1 (zh)
IL (1) IL288977A (zh)
MX (1) MX2021014839A (zh)
SG (1) SG11202110275QA (zh)
WO (1) WO2020254596A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258764A (ja) * 2010-06-09 2011-12-22 Denso Corp 半導体モジュール
EP2713391A2 (en) * 2012-09-27 2014-04-02 Dowa Metaltech Co., Ltd. Heat radiating plate and method for producing same
US20150187675A1 (en) * 2013-12-31 2015-07-02 Jinbang Tang Methods and apparatus for dissipating heat from a die assembly
US20160181174A1 (en) * 2014-12-17 2016-06-23 International Business Machines Corporation Integrated circuit cooling apparatus
CN108155153A (zh) * 2016-12-05 2018-06-12 台湾积体电路制造股份有限公司 用于散热的封装结构的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP4360577B2 (ja) 2000-03-29 2009-11-11 京セラ株式会社 半導体装置
KR200452313Y1 (ko) 2004-11-11 2011-02-22 타이완 마이크로루프스 코퍼레이션 금속 와이어 그물망 기반 마이크로구조체를 구비하는 구부릴 수 있는 열분산기
JP2009253236A (ja) 2008-04-11 2009-10-29 Sharp Corp 積層半導体回路基板およびそれを用いた積層半導体装置の製造方法
JP2011012887A (ja) 2009-07-02 2011-01-20 National Institute Of Advanced Industrial Science & Technology 極低温冷却装置
US8957316B2 (en) 2010-09-10 2015-02-17 Honeywell International Inc. Electrical component assembly for thermal transfer
JP5894092B2 (ja) 2013-01-24 2016-03-23 日本電信電話株式会社 半導体装置の実装構造および半導体装置の製造方法
FR3006807A1 (fr) * 2013-06-06 2014-12-12 St Microelectronics Crolles 2 Procede de realisation d'au moins une liaison traversante electriquement conductrice avec dissipation thermique amelioree, et structure integree tridimensionnelle correspondante
JP2016048728A (ja) 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
WO2016104777A1 (ja) 2014-12-26 2016-06-30 国立大学法人九州大学 がんの処置のための方法
JP2016131218A (ja) 2015-01-15 2016-07-21 三菱電機株式会社 放熱装置
CA3049097A1 (en) 2016-12-29 2018-07-05 Google Llc Reducing parasitic capacitance and coupling to inductive coupler modes
WO2018231212A1 (en) * 2017-06-14 2018-12-20 Intel Corporation Quantum computing package structures
JP2019041014A (ja) 2017-08-25 2019-03-14 富士通周辺機株式会社 電子機器及び基板
US10269678B1 (en) 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258764A (ja) * 2010-06-09 2011-12-22 Denso Corp 半導体モジュール
EP2713391A2 (en) * 2012-09-27 2014-04-02 Dowa Metaltech Co., Ltd. Heat radiating plate and method for producing same
US20150187675A1 (en) * 2013-12-31 2015-07-02 Jinbang Tang Methods and apparatus for dissipating heat from a die assembly
US20160181174A1 (en) * 2014-12-17 2016-06-23 International Business Machines Corporation Integrated circuit cooling apparatus
CN108155153A (zh) * 2016-12-05 2018-06-12 台湾积体电路制造股份有限公司 用于散热的封装结构的制造方法

Also Published As

Publication number Publication date
US20200404806A1 (en) 2020-12-24
EP3987236A1 (en) 2022-04-27
CN113875003B (zh) 2022-11-25
IL288977A (en) 2022-02-01
AU2020296292A1 (en) 2021-10-14
JP7479404B2 (ja) 2024-05-08
CA3143434A1 (en) 2020-12-24
MX2021014839A (es) 2022-01-18
WO2020254596A1 (en) 2020-12-24
KR20220002613A (ko) 2022-01-06
BR112021025694A2 (pt) 2022-02-08
SG11202110275QA (en) 2021-10-28
AU2020296292B2 (en) 2022-10-13
KR102598927B1 (ko) 2023-11-03
JP2022537532A (ja) 2022-08-26

Similar Documents

Publication Publication Date Title
JP6938621B2 (ja) 量子コンピューティングアセンブリ
CN109791945B (zh) 具有共享栅的量子点阵列设备
US11581237B2 (en) Cooling apparatuses for microelectronic assemblies
US20190043974A1 (en) Gate arrangements in quantum dot devices
US7928562B2 (en) Segmentation of a die stack for 3D packaging thermal management
US11749721B2 (en) Gate walls for quantum dot devices
WO2019117973A1 (en) Qubit vertical transmission line with two parallel ground planes
US20200212210A1 (en) Quantum dot devices
US11626342B2 (en) Apparatuses and methods for implementing a sliding thermal interface between substrates with varying coefficients of thermal expansion
US10943851B1 (en) Reconstituted wafer assembly
TWI525781B (zh) 散熱中介層的方法與結構
CN112838011B (zh) 散热芯片及其制作方法
US7842553B2 (en) Cooling micro-channels
CN113875003B (zh) 用于低温装置热化的低温包装
TW201826567A (zh) 具有用於改善功率效率之斜角或曲面幾何之微型發光二極體
US11967538B2 (en) Three dimensional IC package with thermal enhancement
US20210407889A1 (en) Thermal management of gpu-hbm package by microchannel integrated substrate
CN113013115A (zh) 解决管芯高度差异的导热层的3d构造
WO2019094001A1 (en) Thermal interface structure having an edge structure and a thermal interface material
CN111108612B (zh) 一种显示基板、制备方法及其相关转移方法
KR20220140641A (ko) 반도체 장치 및 제조 방법, 3차원 집적 회로
US20210028084A1 (en) Variable-thickness integrated heat spreader (ihs)
US20240234235A9 (en) Thermally conductive semiconductor packaging structure and method for preparing same
US20240136245A1 (en) Thermally conductive semiconductor packaging structure and method for preparing same
CN114630494B (zh) 晶圆集成系统与顶部pcb板的互连结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant