CN113871299A - 一种低损耗鳍型发射区igbt器件及其制作方法 - Google Patents
一种低损耗鳍型发射区igbt器件及其制作方法 Download PDFInfo
- Publication number
- CN113871299A CN113871299A CN202111123352.2A CN202111123352A CN113871299A CN 113871299 A CN113871299 A CN 113871299A CN 202111123352 A CN202111123352 A CN 202111123352A CN 113871299 A CN113871299 A CN 113871299A
- Authority
- CN
- China
- Prior art keywords
- temperature
- minutes
- region
- manufacturing
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 24
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000002513 implantation Methods 0.000 claims description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 42
- 238000000137 annealing Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 239000007943 implant Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000969 carrier Substances 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种低损耗鳍型发射区IGBT器件及其制作方法，它包括：将器件的发射极侧制作为Mesa结构；制作完成发射极侧的Mesa结构后，将晶圆翻转制作背面集电极侧的结构；制作完集电极侧结构后，腐蚀掉整个晶圆上表面的二氧化硅，淀积金属形成Collector电极；在Mesa结构一侧进行操作，首先在二氧化硅层上开出发射区窗口；然后淀积金属形成Emitter电极；解决了现有技术为了降低IGBT的导通压降、关断损耗，提升两者之间的折中关系，现有技术研究工作主要针对集电极侧结构或发射极侧结构进行优化和改进；并不能实现最优的正向导通电压和关断能量损耗之间的折中关系等技术问题。
Description
技术领域
本发明属于IGBT制备技术领域，尤其涉及一种低损耗鳍型发射区IGBT器件及其制作方法。
背景技术
从发展历程来看，IGBT一直是沿着三个方向来发展的：低开关损耗、高工作频率和高可靠性。IGBT是双极型器件，在导通时，漂移区内存在电导调制效应，有利于提高漂移区内的载流子浓度，降低器件的正向导通压降和通态损耗，特别是在中高压应用领域其优势更加明显。但是，电导调制效应会导致大量的过剩载流子存在于漂移区内，当器件关断时，需要一定的时间来复合和抽取漂移区内的过剩载流子，这会增加IGBT的关断能量损耗。因此，如何改善导通压降和关断损耗之间的折中关系一直都是推动IGBT进步的关键因素之一。从器件结构上看，IGBT包含顶部附件的MOS沟道/发射极(或阴极)区域、中间的轻掺杂漂移区和背面的集电极(或阳极)区域。沟槽栅结构相对于平面栅结构具有更低的导通压降。在漂移区中采用超结结构也能降低器件的导通压降，但工艺难度较大。为了降低IGBT的导通压降、关断损耗，提升两者之间的折中关系，现有技术研究工作主要针对集电极侧结构或发射极侧结构进行优化和改进；并不能实现最优的正向导通电压和关断能量损耗之间的折中关系等技术问题。
发明内容
本发明要解决的技术问题是：提供一种低损耗鳍型发射区IGBT器件及其制作方法，以解决现有技术为了降低IGBT的导通压降、关断损耗，提升两者之间的折中关系，现有技术研究工作主要针对集电极侧结构或发射极侧结构进行优化和改进；并不能实现最优的正向导通电压和关断能量损耗之间的折中关系等技术问题。
本发明的技术方案是：
一种低损耗鳍型发射区IGBT器件制作方法，它包括：
步骤1、将器件的发射极侧制作为Mesa结构；
步骤2、制作完成发射极侧的Mesa结构后，将晶圆翻转制作背面集电极侧的结构；集电极侧结构为p集电区─n/p+/n/…/n/p+/n混合层─Field Stop层；
步骤3、制作Collector金属电极：制作完集电极侧结构后，刻蚀掉整个晶圆上表面的二氧化硅，淀积金属形成Collector电极；
步骤4、制作Emitter金属电极：翻转晶圆，在Mesa结构一侧进行操作。首先在二氧化硅层上开出发射区窗口；然后淀积金属形成Emitter电极。
步骤1所述将器件的发射极侧制作为Mesa结构的方法包括：
步骤1.1、选择衬底材料：选取晶向为[100]、杂质浓度为6×1013cm-3的高纯单晶硅片作为衬底材料；
步骤1.2、制作p-body区：将单晶硅片在950℃下湿氧氧化17分钟，在硅片上生成牺牲氧化层；
步骤1.3、进行硼注入：注入剂量为2×1013cm-2，注入能量为100keV；
步骤1.4、高温退火：在氮气环境下，温度从850℃匀速上升至1100℃，升温时间32分钟；在1100℃恒温30分钟、温度从1100℃匀速下降至850℃，降温时间32分钟，完成高温退火，得到p-body区；
步骤1.5、经过光刻开出p+区窗口；
步骤1.6、进行浓硼注入：注入剂量为6×1013cm-2、注入能量为600keV；
步骤1.7、进行高温退火：在氮气环境下，温度从850℃匀速上升至1000℃升温时间18分钟、在1000℃下恒温40分钟、温度从1000℃匀速降至850℃降温时间18分钟，完成高温退火，得到p+区；
步骤1.9、在p+区进行硼注入，注入能量80keV，注入剂量为1×1015cm-2；
步骤1.10、进行高温退火：在氮气环境下温度从850℃匀速上升至1050℃，升温时间25分钟、在1050℃下恒温20分钟、温度从1050℃匀速降至850℃降温时间25分钟，完成高温退火，在p+区表面形成高浓度的p型区域；
步骤1.11、制作n+区：光刻开出n+区窗口；
步骤1.12、进行浓砷注入，注入剂量为3×1015cm-2、注入能量为90keV；
步骤1.13、进行高温退火，在氮气环境下温度从850℃匀速上升至1000℃，升温时间18分钟、在1000℃恒温20分钟、温度从1000℃匀速降至850℃，用时18分钟，完成高温退火，得到n+区；
步骤1.14、刻蚀形成Mesa结构：光刻出刻蚀窗口后，通过反应离子刻蚀硅，刻蚀深度为3μm；刻蚀完成后进行侧墙氧化使侧墙变得平滑；
步骤1.15、制作多晶硅栅。
侧墙氧化的具体步骤是：在氮气环境下温度从850℃匀速上升至950℃，升温时间12分钟、在950℃下恒温5分钟进行干氧氧化、在950℃恒温12分钟进行掺氯湿氧氧化、再在950℃恒温5分钟进行干氧氧化；温度从950℃匀速降至850℃，降温时间12分钟，最后去除整个表面的二氧化硅层。
制作多晶硅栅的方法为：在整个表面通过干氧氧化生长一层二氧化硅层作为栅氧化层，干氧氧化温度1000℃，时间80分钟；在氮气环境下，从850℃均匀升温至1000℃，升温时间18分钟，从1000℃均为降温至850℃降温时间18分钟；然后淀积厚度为2μm的多晶硅层，进行砷重掺杂后，刻蚀多晶硅形成“栅极”。最后在表面淀积一层厚度为0.6μm的二氧化硅层，并进行900℃、30分钟的二氧化硅增密。
集电极侧结构的制备方法为包括：
步骤2.1、制作完发射极侧的Mesa结构后，将晶圆翻转制作背面集电极侧的结构；
步骤2.2、用高能离子注入形成FS层：在1000keV注入能量条件下注入磷，注入剂量为8×1012cm-2，注入后在900℃条件下退火10分钟；
步骤2.3、制作n/p+/n/…/n/p+/n混合层：在200keV注入能量条件下注入磷，注入剂量为1×1013cm-2，形成混合层中的n区；
步骤2.4、然后经过光刻开出p+区窗口后，进行硼注入，注入剂量为8×1013cm-2、注入能量为100keV，形成混合层中的p+区；
步骤2.5、在900℃条件下进行高温退火10分钟，形成n/p+/n/…/n/p+/n混合层；
步骤2.6、制作p+collector：在100keV注入能量条件下注入二氟化硼，注入剂量为8×1012cm-2；
步骤2.7、进行退火：在氮气环境下温度从850℃匀速上升至950℃，升温用时12分钟、在950℃下恒温20分钟、温度从950℃匀速降至850℃，降温用时12分钟；完成退火。
本发明的有益效果是：
本发明一种低损耗鳍型发射区IGBT器件采用“p集电区─n/p+/n/…/n/p+/n混合层─Field Stop(场阻止)层”新型混合集电极侧结构(Hybrid Collector，HC)，提高正向导通时集电极向漂移区注入空穴的注入效率、反向关断时集电极抽取漂移区内过剩载流子的效率；提供一种鳍型(Mesa)发射极侧结构，提高正向导通时颈部(两个沟槽栅之间的漂移区)的空穴浓度。结合两种结构，实现HC-Mesa-IGBT器件的低导通压降和低关断损耗。
本发明的工作原理为：
当HC-Mesa-IGBT处于正向工作状态时，由于p+区的浓度远高于Field Stop去和n-漂移区的浓度，集电极侧结构中的叉指状p+区向Field Stop区和n-漂移区注入大量空穴，并且由于p+/n交替的混合结构使得集电区有更大的注入面积，保证了较高的空穴注入效率，有效降低器件的导通压降。器件正向导通时，发射极侧的Mesa结构能有效提高n-漂移区中发射极侧的空穴浓度，从而进一步降低器件的导通压降。
撤掉VGE后，器件处于关断状态，n-漂移区中的空穴通过集电极被抽走。p+/n交替的混合结构中n区的浓度高于Field Stop区的浓度，有助于集电极快速抽走n-漂移区中的空穴，从而有效改善拖尾电流、降低关断损耗。
本发明与现有技术相比，具有以下优点：
集电极侧的制作工艺较简单，首先经过高能离子注入(～1000eV)并高温激活杂质后形成Field Stop层(场阻止层)。然后经过光刻、注入和高温激活杂质形成HC结构中p+区，p+区无需与发射极侧的结构对准。再经注入、高温激活杂质形成一层较浅的P+collector区，以利于与集电极金属形成良好的欧姆接触。HC结构中p+/n交替的混合结构中的p+区联合p+collector区能够保证在器件导通时有较高的空穴注入效率，HC结构中p+/n交替的混合结构中的n区浓度高于Field Stop区的浓度，有助于在器件关断过程中集电极快速抽走n-漂移区中的空穴，从而有效改善拖尾电流、降低关断损耗。
发射极侧Mesa结构的制作工艺和槽栅(Trench Gate)结构的制作工艺一致。器件正向导通时，Mesa结构能有效提高p-body下方的颈部(Fin区域)中的空穴浓度，提高器件发射极侧n-漂移区的空穴浓度，从而进一步降低器件的导通压降。
整合集电极侧HC结构和发射极侧Mesa结构的HC-Mesa-IGBT具有更优的正向导通电压和关断能量损耗之间的折中关系，且制造工艺难度相比HC-IGBT和Mesa-IGBT几乎没有增加。
解决了现有技术为了降低IGBT的导通压降、关断损耗，提升两者之间的折中关系，现有技术研究工作主要针对集电极侧结构或发射极侧结构进行优化和改进；并不能实现最优的正向导通电压和关断能量损耗之间的折中关系等技术问题。
附图说明：
图1为本发明的器件结构剖面图；
图2为本发明所设计的混合集电极的工艺流程图。
具体实施方式
图1中n+代表n型重掺杂区，p+代表较深的p型重掺杂区，p-body代表p型体区，Fin代表Mesa结构中p-body下方的轻掺杂n型颈部，n-drift代表轻掺杂n型漂移区，Field Stoplayer代表场阻断区，n代表交替的混合集电区中的n区，p+代表交替的混合集电区中的重掺杂p区，p+collector代表p型重掺杂的集电区；Trench代表沟槽区域，Metal代表金属，Oxide代表二氧化硅层，G代表IGBT管的“栅极”，Collector代表IGBT的“集电极”，Emitter代表IGBT的“发射极”。
图2中Sacrificial SiO2代表离子注入过程中用的牺牲氧化层，Collector side代表集电极侧，Emitter side代表发射极侧。其余符号与图1中对应。
本发明一种低损耗鳍型发射区IGBT器件及其制作方法，选取轻掺杂的N型单晶硅片作为衬底材料(杂质浓度为～1013cm-3)，先在衬底硅片上生长一定厚度的氧化层，作为离子注入的牺牲氧化层。接下来进行P_body区的注入、退火&推阱，深P+区的光刻、注入、退火，N+区的光刻、注入、退火。去掉表面的光刻胶后，淀积一层较厚的二氧化硅(～μm)用作硅刻蚀的掩蔽层，光刻和刻蚀后留下Mesa区域的厚二氧化硅，然后用反应离子刻蚀硅，形成Mesa结构。然后经过高温热氧化并去除氧化层，是Mesa结构的侧壁变得平滑。再进行栅氧化层的生长和多晶硅栅的制作。在表面淀积一层较厚(～μm)的二氧化硅层用作发射区金属和硅之间的绝缘层。
将硅片从背面减薄至一定厚度(～80μm)后，从背面经过高能离子注入(～1000eV)并高温激活杂质后形成Field Stop layer(场阻止层)。然后经过光刻、注入和高温激活杂质形成HC结构中P+区。再在整个背面注入、高温激活杂质形成一层较浅的P+collector区，并在背面淀积金属层并合金形成集电极。翻转硅片，开出发射区接触刻孔，在表面淀积金属并合金形成发射极。
本发明的实施例：本发明的工艺过程可分为三个部分：
第一部分是该器件的发射极侧Mesa结构的实现。
1.选择衬底材料：
选取晶向为[100]、杂质浓度为6×1013cm-3的高纯单晶硅片作为衬底。
2.制作p-body区和较深的p+区：
950℃湿氧氧化17分钟形成牺牲氧化层(本次工艺流程的扩散步骤均在1个大气压下进行)。
p-body区的制作：首先进行硼注入，注入剂量为2×1013cm-2、注入能量为100keV；然后进行高温退火，氮气环境，温度从850℃匀速上升至1100℃用时32分钟、在1100℃恒温30分钟、温度从1100℃匀速降至850℃用时32分钟。
p+区的制作：
首先经过光刻开出p+区窗口；其次进行浓硼注入，注入剂量为6×1013cm-2、注入能量为600keV；
最后进行高温退火，氮气环境，温度从850℃匀速上升至1000℃用时18分钟、在1000℃恒温40分钟、温度从1000℃匀速降至850℃用时18分钟。
为了保证p+区和发射极金属形成较好的欧姆接触，在p+区再进行一次低注入能量(80keV)的浓硼注入(注入剂量为1×1015cm-2)，经过高温退火(氮气环境，温度从850℃匀速上升至1050℃用时25分钟、在1050℃恒温20分钟、温度从1050℃匀速降至850℃用时25分钟)后在p+区表面形成更高浓度的p型区域。
3.制作n+区：
首先经过光刻开出n+区窗口；其次进行浓砷注入，注入剂量为3×1015cm-2、注入能量为90keV；
最后进行高温退火，氮气环境，温度从850℃匀速上升至1000℃用时18分钟、在1000℃恒温20分钟、温度从1000℃匀速降至850℃用时18分钟。
4.刻蚀形成Mesa结构：
光刻出刻蚀窗口(Mesa结构对应的区域留下掩膜层)后，通过反应离子刻蚀硅，刻蚀深度为3μm。
刻蚀完成后进行侧墙氧化，目的是使侧墙变得平滑。具体步骤是：氮气环境，温度从850℃匀速上升至950℃用时12分钟、在950℃恒温5分钟进行干氧氧化、在950℃恒温12分钟进行掺氯湿氧氧化、再在950℃恒温5分钟进行干氧氧化、温度从950℃匀速降至850℃用时12分钟，最后去除整个表面的二氧化硅层。
5.多晶硅栅的制作：
首先在整个表面通过干氧氧化(1000℃、80分钟)生长一层高质量的二氧化硅层作为栅氧化层，升降温过程用氮气保护，从850℃匀速升温至1000℃用时18分钟，从1000℃匀速降温至850℃也用时18分钟；然后淀积厚度约为2μm的多晶硅层，进行砷重掺杂后，刻蚀多晶硅形成“栅极”。最后在表面淀积一层厚度约0.6μm的二氧化硅层，并经过900℃、30分钟进行二氧化硅增密。
第二部分是集电极侧结构的实现。
制作完发射极侧的Mesa结构后，将晶圆翻转，制作背面集电极侧的结构。
1.高能离子注入形成FS层：在1000keV注入能量条件下注入磷，注入剂量为8×1012cm-2，注入后在900℃条件下退火10分钟，目的是激活杂质使掺入的杂质进入格点位置，电离形成载流子，从而实现有效掺杂。
2.制作n/p+/n/…/n/p+/n混合层：首先在200keV注入能量条件下注入磷，注入剂量为1×1013cm-2，形成混合层中的n区。然后经过光刻开出p+区窗口后，进行硼注入，注入剂量为8×1013cm-2、注入能量为100keV，形成混合层中的p+区。最后在900℃条件下进行高温退火10分钟，目的是激活杂质，形成n/p+/n/…/n/p+/n混合层。
3.制作p+collector：首先在100keV注入能量条件下注入二氟化硼(为了实现结深较浅的p区)，注入剂量为8×1012cm-2；然后进行退火，氮气环境，温度从850℃匀速上升至950℃用时12分钟、在950℃恒温20分钟、温度从950℃匀速降至850℃用时12分钟。
第三部分是Collector和Emitter电极的实现。
1.制作Collector金属电极：制作完集电极侧结构后，刻蚀掉整个晶圆上表面的二氧化硅，淀积金属形成Collector电极。
2.制作Emitter金属电极：翻转晶圆，在Mesa结构一侧进行操作。首先在二氧化硅层上开出发射区窗口；然后淀积金属形成Emitter电极。
本发明的适用范围：
本发明适用于大功率、低损耗IGBT器件的设计和制作。
Claims (5)
1.一种低损耗鳍型发射区IGBT器件制作方法，其特征在于：它包括：
步骤1、将器件的发射极侧制作为Mesa结构；
步骤2、制作完成发射极侧的Mesa结构后，将晶圆翻转制作背面集电极侧的结构；集电极侧结构为p集电区─n/p+/n/…/n/p+/n混合层─Field Stop层；
步骤3、制作Collector金属电极：制作完集电极侧结构后，刻蚀掉整个晶圆上表面的二氧化硅，淀积金属形成Collector电极；
步骤4、制作Emitter金属电极：翻转晶圆，在Mesa结构一侧进行操作。首先在二氧化硅层上开出发射区窗口；然后淀积金属形成Emitter电极。
2.根据权利要求1所述的一种低损耗鳍型发射区IGBT器件制作方法，其特征在于：步骤1所述将器件的发射极侧制作为Mesa结构的方法包括：
步骤1.1、选择衬底材料：选取晶向为[100]、杂质浓度为6×1013cm-3的高纯单晶硅片作为衬底材料；
步骤1.2、制作p-body区：将单晶硅片在950℃下湿氧氧化17分钟，在硅片上生成牺牲氧化层；
步骤1.3、进行硼注入：注入剂量为2×1013cm-2，注入能量为100keV；
步骤1.4、高温退火：在氮气环境下，温度从850℃匀速上升至1100℃，升温时间32分钟；在1100℃恒温30分钟、温度从1100℃匀速下降至850℃，降温时间32分钟，完成高温退火，得到p-body区；
步骤1.5、经过光刻开出p+区窗口；
步骤1.6、进行浓硼注入：注入剂量为6×1013cm-2、注入能量为600keV；
步骤1.7、进行高温退火：在氮气环境下，温度从850℃匀速上升至1000℃升温时间18分钟、在1000℃下恒温40分钟、温度从1000℃匀速降至850℃降温时间18分钟，完成高温退火，得到p+区；
步骤1.9、在p+区进行硼注入，注入能量80keV，注入剂量为1×1015cm-2；
步骤1.10、进行高温退火：在氮气环境下温度从850℃匀速上升至1050℃，升温时间25分钟、在1050℃下恒温20分钟、温度从1050℃匀速降至850℃降温时间25分钟，完成高温退火，在p+区表面形成高浓度的p型区域；
步骤1.11、制作n+区：光刻开出n+区窗口；
步骤1.12、进行浓砷注入，注入剂量为3×1015cm-2、注入能量为90keV；
步骤1.13、进行高温退火，在氮气环境下温度从850℃匀速上升至1000℃，升温时间18分钟、在1000℃恒温20分钟、温度从1000℃匀速降至850℃，用时18分钟，完成高温退火，得到n+区；
步骤1.14、刻蚀形成Mesa结构：光刻出刻蚀窗口后，通过反应离子刻蚀硅，刻蚀深度为3μm；刻蚀完成后进行侧墙氧化使侧墙变得平滑；
步骤1.15、制作多晶硅栅。
3.根据权利要求2所述的一种低损耗鳍型发射区IGBT器件制作方法，其特征在于：侧墙氧化的具体步骤是：在氮气环境下温度从850℃匀速上升至950℃，升温时间12分钟、在950℃下恒温5分钟进行干氧氧化、在950℃恒温12分钟进行掺氯湿氧氧化、再在950℃恒温5分钟进行干氧氧化；温度从950℃匀速降至850℃，降温时间12分钟，最后去除整个表面的二氧化硅层。
4.根据权利要求2所述的一种低损耗鳍型发射区IGBT器件制作方法，其特征在于：制作多晶硅栅的方法为：在整个表面通过干氧氧化生长一层二氧化硅层作为栅氧化层，干氧氧化温度1000℃，时间80分钟；在氮气环境下，从850℃均匀升温至1000℃，升温时间18分钟，从1000℃均为降温至850℃降温时间18分钟；然后淀积厚度为2μm的多晶硅层，进行砷重掺杂后，刻蚀多晶硅形成“栅极”；最后在表面淀积一层厚度为0.6μm的二氧化硅层，并进行900℃、30分钟的二氧化硅增密。
5.根据权利要求1所述的一种低损耗鳍型发射区IGBT器件制作方法，其特征在于：集电极侧结构的制备方法为包括：
步骤2.1、制作完发射极侧的Mesa结构后，将晶圆翻转制作背面集电极侧的结构；
步骤2.2、用高能离子注入形成FS层：在1000keV注入能量条件下注入磷，注入剂量为8×1012cm-2，注入后在900℃条件下退火10分钟；
步骤2.3、制作n/p+/n/…/n/p+/n混合层：在200keV注入能量条件下注入磷，注入剂量为1×1013cm-2，形成混合层中的n区；
步骤2.4、然后经过光刻开出p+区窗口后，进行硼注入，注入剂量为8×1013cm-2、注入能量为100keV，形成混合层中的p+区；
步骤2.5、在900℃条件下进行高温退火10分钟，形成n/p+/n/…/n/p+/n混合层；
步骤2.6、制作p+collector：在100keV注入能量条件下注入二氟化硼，注入剂量为8×1012cm-2；
步骤2.7、进行退火：在氮气环境下温度从850℃匀速上升至950℃，升温用时12分钟、在950℃下恒温20分钟、温度从950℃匀速降至850℃，降温用时12分钟；完成退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111123352.2A CN113871299A (zh) | 2021-09-24 | 2021-09-24 | 一种低损耗鳍型发射区igbt器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111123352.2A CN113871299A (zh) | 2021-09-24 | 2021-09-24 | 一种低损耗鳍型发射区igbt器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871299A true CN113871299A (zh) | 2021-12-31 |
Family
ID=78993923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111123352.2A Pending CN113871299A (zh) | 2021-09-24 | 2021-09-24 | 一种低损耗鳍型发射区igbt器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871299A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115483284A (zh) * | 2022-07-20 | 2022-12-16 | 上海林众电子科技有限公司 | 一种改进型sg igbt的制备方法及应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870179A (zh) * | 2016-04-26 | 2016-08-17 | 电子科技大学 | 一种沟槽栅电荷存储型rc-igbt及其制造方法 |
| CN108461537A (zh) * | 2018-02-05 | 2018-08-28 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
-
2021
- 2021-09-24 CN CN202111123352.2A patent/CN113871299A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870179A (zh) * | 2016-04-26 | 2016-08-17 | 电子科技大学 | 一种沟槽栅电荷存储型rc-igbt及其制造方法 |
| CN108461537A (zh) * | 2018-02-05 | 2018-08-28 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| KUI MA ET AL: ""Novel Low Turn-Off Loss Trench-Gate FS-IGBT With a Hybrid p+/n Collector Structure"", 《JOURNAL OF THE ELECTRON DEVICES SOCIETY》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115483284A (zh) * | 2022-07-20 | 2022-12-16 | 上海林众电子科技有限公司 | 一种改进型sg igbt的制备方法及应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| JP4371521B2 (ja) | 電力用半導体素子およびその製造方法 | |
| CN113838922B (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN113838916B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN113838921B (zh) | 一种三维沟槽电荷存储型igbt及其制作方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN113838918B (zh) | 具有载流子浓度增强的超结igbt器件结构及制作方法 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN113838920B (zh) | 一种具有自偏置pmos的分离栅cstbt及其制作方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN113871299A (zh) | 一种低损耗鳍型发射区igbt器件及其制作方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN113838913B (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN111081756B (zh) | 一种优化米勒电容和导通压降的功率器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |