CN113851529A - 鳍式半导体器件及其制备方法 - Google Patents
鳍式半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113851529A CN113851529A CN202111045909.5A CN202111045909A CN113851529A CN 113851529 A CN113851529 A CN 113851529A CN 202111045909 A CN202111045909 A CN 202111045909A CN 113851529 A CN113851529 A CN 113851529A
- Authority
- CN
- China
- Prior art keywords
- fin
- dielectric layer
- substrate
- semiconductor device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 44
- 230000004888 barrier function Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种鳍式半导体器件及其制备方法，包括：衬底；介质层，位于所述衬底上；以及，若干鳍片，间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小；本发明减小了鳍式半导体器件短沟道效应，改善漏电现象，提高了鳍式半导体器件的电性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式半导体器件及其制备方法。
背景技术
鳍式场效应晶体管(Fin Field effect transistor，FinFET)是一种互补式金属氧化半导体场效应晶体管，包括垂直型的沟道结构，也称鳍片，鳍片两侧和顶部被栅极结构包围，FinFET结构使得器件更小，性能更高，鳍式半导体器件已被广泛用在存储器和逻辑器件领域中。在FinFET结构尺寸缩减的情况下，要求鳍片的高度增加且鳍片的侧壁更直，期望鳍片形成“高瘦”的形貌，特别是要求被栅极结构包围的鳍片的底部的尺寸更小，以提升栅极结构对沟道电流的控制能力，减小器件的漏电流，从而提高器件的电性能。在现有工艺中，在形成鳍片时，由于刻蚀制程的影响往往会导致鳍片的侧壁呈倾斜状且底部宽顶部窄，但为了尽可能形成“高瘦”形貌的鳍片，在制造过程中经过一系列的刻蚀修剪鳍片，很容易导致鳍片的倒塌或断裂，从而造成器件的良率损失。
发明内容
本发明的目的在于提供一种鳍式半导体器件及其制备方法，以提高鳍式半导体器件的电性能。
为了达到上述目的，本发明提供了一种鳍式半导体器件，包括：
衬底；
介质层，位于所述衬底上；以及，
若干鳍片，间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小。
可选的，所述第二部分的凹陷部位的底部与所述第一部分的顶部重合。
可选的，所述鳍片的垂向高度为110nm～140nm。
可选的，所述第二部分的垂向高度为50nm～60nm，所述第二部分的凹陷部位的垂向高度为10nm～20nm。
一种鳍式半导体器件的制备方法，包括：
提供衬底；以及，
在所述衬底上形成若干鳍片及介质层，其中，若干所述鳍片间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小。
可选的，形成所述若干鳍片及所述介质层的步骤包括：
刻蚀所述衬底以形成若干沟槽，所述衬底位于相邻两个所述沟槽之间的部分构成所述鳍片；
在所述沟槽的部分深度中填充所述介质层，以使所述介质层的顶部与所述第一部分的顶部齐平；
在所述第二部分的部分侧壁上形成阻挡层；以及，
以所述阻挡层为刻蚀阻挡层横向刻蚀所述第二部分，以使所述第二部分的侧壁的一部分向内凹陷。
可选的，在所述第二部分的部分侧壁上形成阻挡层之前，还包括在所述介质层上形成牺牲层，且所述牺牲层覆盖所述第二部分的部分侧壁；以及，
在所述第二部分的剩余侧壁上形成所述阻挡层。
可选的，在所述第二部分的剩余侧壁上形成所述阻挡层之后，还包括去除所述牺牲层。
可选的，所述阻挡层的材质包括氧化硅，所述牺牲层的材质包括碳、氢、氧和氮组成的有机物。
可选的，采用化学气相沉积工艺形成所述阻挡层，且所述化学气相沉积工艺的工艺温度为60℃～90℃。
在本发明提供的一种鳍式半导体器件及其制备方法中，所述介质层位于所述衬底上；若干所述鳍片间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小；在本发明中所述第二部分作为器件的沟道结构，后续工艺中形成的栅极结构会包围所述第二部分，由于刻蚀制程的影响导致所述鳍片的侧壁呈倾斜状且底部宽顶部窄，将所述第二部分的侧壁的一部分的横向宽度进行缩减后使得所述第二部分的侧壁的一部分向内凹陷，所述沟道结构的部分侧壁的横向宽度减小，能够提升所述栅极结构对沟道电流的控制能力，减小器件的漏电流，从而提高鳍式半导体器件的电性能。
附图说明
图1为本发明一实施例提供的鳍式半导体器件的制备方法的流程图；
图2A～2G为本发明一实施例提供的鳍式半导体器件的制备方法中相应步骤的剖面示意图，其中，图2G为本发明一实施例提供的鳍式半导体器件的剖面示意图；
其中，附图标记为：
10-衬底；11-鳍片；111-第一部分；112-第二部分；20-介质层；31-牺牲层； 32-阻挡层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2G为本实施例提供的鳍式半导体器件的剖面示意图。请参考图2G，本实施例提供的鳍式半导体器件包括衬底10、介质层20及若干鳍片11，其中所述介质层20位于所述衬底10上，在本实施例中，所述衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种，所述介质层20的材质可为氧化硅，但不限于此材质。
若干所述鳍片11间隔排布在所述衬底10上，每个所述鳍片11从所述衬底 10向上贯穿所述介质层20后继续向上延伸，且所述鳍片11包括从下至上的第一部分111及第二部分112，所述第一部分111及所述第二部分112为一体结构。其中，所述第一部分111位于所述介质层20中，所述第二部分112位于所述介质层20上，所述第二部分112的侧壁的一部分向内凹陷以使所述第二部分112 对应凹陷部位的横向宽度减小。
在本实施例中，由于所述第二部分112作为器件的沟道结构，后续工艺中形成的栅极结构会包围所述第二部分112，为了使所述鳍片11的侧壁更直，期望所述鳍片11形成“高瘦”的形貌，需要求被所述栅极结构包围的鳍片11的底部的尺寸较小，因此优选所述第二部分112的凹陷部位的底部与所述第一部分111 的顶部重合，以使被所述栅极结构包围的鳍片11的底部的横向宽度较小，但不限于此结构位置。
在本实施例中，所述鳍片11的垂向高度为110nm～140nm，所述第二部分 112的垂向高度为50nm～60nm，所述第二部分112的凹陷部位的垂向高度为 10nm～20nm，但不限于上述高度范围，具体示实际情况而定。
在本实施例中，由于刻蚀制程的影响会导致所述鳍片11的侧壁呈倾斜状且底部宽顶部窄，即所述第一部分111及所述第二部分112的横向宽度逐渐减小呈底部宽顶部窄，于是将所述第二部分112的侧壁的一部分的横向宽度进行缩减后使得所述第二部分112的侧壁的一部分向内凹陷，所述沟道结构的部分侧壁的横向宽度减小，能够提升所述栅极结构对沟道电流的控制能力，减小器件的漏电流，从而提高鳍式半导体器件的电性能。
图1为本实施例提供的鳍式半导体器件的制备方法的流程图。请参考图1，所述鳍式半导体器件的制备方法包括：
步骤S1：提供衬底；以及，
步骤S2：在所述衬底上形成若干鳍片及介质层，其中，若干所述鳍片间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小。
图2A～2G为本实施例提供的鳍式半导体器件的制备方法的相应步骤的剖面示意图，下面结合图2A～2G对本实施例提供的鳍式半导体器件的制备方法进行详细说明。
请参考图2A，执行步骤S1，提供所述衬底10，所述衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种，所述衬底10的厚度需满足一定的需求，以便于后续再所述衬底10中形成若干鳍片。
请继续参考图2A，执行步骤S2，刻蚀所述衬底10以在所述衬底10中形成间隔排布的若干所述沟槽，所述衬底10位于相邻两个所述沟槽之间的部分构成所述鳍片11，若干所述鳍片11间隔排布在所述衬底10上，所述鳍片11包括从下至上的所述第一部分111及所述第二部分112。在本实施例中，所述沟槽的深度可为110nm～140nm，即所述鳍片11的垂向高度可为110nm～140nm，但不限于此高度范围，具体示实际情况而定。在刻蚀所述衬底10以形成若干所述沟槽后，所述鳍片11的侧壁倾斜，所述鳍片11的底部的横向宽度大于所述鳍片11 的顶部的横向宽度，即所述第一部分111的底部的横向宽度大于所述第二部分 112的顶部的横向宽度，所述第一部分111及所述第二部分112的横向宽度逐渐减小。
请继续参考图2A，在所述沟槽的部分深度中填充所述介质层20，所述介质层20的顶部与所述第一部分111的顶部齐平。具体是在所述沟槽填充所述介质层20，使所述介质层20的表面高于所述沟槽的顶部，再通过化学机械研磨使所述介质层20的表面平坦，然后对所述介质层20进行刻蚀以使所述介质层20的顶部低于所述沟槽的顶部。在本实施例中，所述介质层20的材质可为氧化硅，但不限于此材质。
所述介质层20填充所述沟槽的深度可为60nm～90nm，即所述第一部分111 的垂向高度可为60nm～90nm，但不限于此深度范围。在后续工艺形成栅极结构后，所述栅极结构包围所述鳍片11未被所述介质层20覆盖的部分，即所述栅极结构覆盖所述第二部分112的外壁，要求所述第二部分112形成“高瘦”的形貌；可以通过调整所述介质层20填充所述沟槽的深度去调整所述第二部分112的垂向高度，且通过所述介质层20覆盖所述鳍片11的部分侧壁，在后续刻蚀缩减所述鳍片11的尺寸时，所述鳍片11不易发生断裂或倒塌，能够提高器件的制造良率。
请参考图2B，在所述介质层20上形成牺牲层31，且所述牺牲层31覆盖所述第二部分112的部分侧壁。具体是采用旋涂工艺在所述介质层20上形成所述牺牲层31，在本实施例中，所述牺牲层31的材质包括碳、氢、氧和氮组成的有机物，所述牺牲层31具有流动性旋涂在所述介质层20的表面后平坦性较好；所述牺牲层31的厚度为
但不限于此厚度，所述牺牲层31的厚度与后续工艺对所述第二部分112进行横向刻蚀的垂向高度有关，具体示实际情况而定。
请参考图2C，在所述第二部分112的部分侧壁上形成阻挡层32，具体是采用化学气相沉积工艺在所述牺牲层31上及所述第二部分112的剩余外壁上形成所述阻挡层32，在后续工艺中所述阻挡层32用于保护所述鳍片11。在本实施例中，所述阻挡层32的材质可为氧化硅，所述阻挡层32的厚度可为
但不限于此材质和此厚度范围。由于所述牺牲层31的材质为有机物，不能经受高温，因此在进行所述化学气相沉积工艺时的工艺温度较低，所述化学气相沉积工艺的工艺温度可为60℃～90℃，但不限于此温度范围。
进一步地，请参考图2D，去除所述牺牲层31的表面和所述第二部分112 的顶部的所述阻挡层32。具体是采用干法刻蚀工艺去除所述牺牲层31的表面的阻挡层32及所述第二部分112的顶部的所述阻挡层32。
进一步地，请参考图2E，在所述第二部分112的部分侧壁上形成阻挡层32 之后，采用灰化工艺去除所述牺牲层31，以使所述第二部分112的部分侧壁暴露出来，进行灰化工艺时采用氧气与所述牺牲层31反应，生成一系列挥发性物质以去除所述牺牲层31。
进一步地，请参考图2F，采用干法刻蚀工艺以所述阻挡层32为刻蚀阻挡层横向刻蚀所述第二部分112，以使所述第二部分112的侧壁的一部分向内凹陷。具体是采用CF4等混合气体进行刻蚀，以减小所述第二部分112的侧壁的一部分的横向宽度，并通过控制干法刻蚀工艺的刻蚀参数去控制所述第二部分112 的部分侧壁的刻蚀量，图中两个箭头所指出的位置为所述第二部分112的刻蚀位置。在刻蚀所述第二部分112之后，所述第二部分112的侧壁的一部分向内凹陷，所述沟道结构的部分侧壁的横向宽度减小，能够提升所述栅极结构对沟道电流的控制能力，减小器件的漏电流，从而提高鳍式半导体器件的电性能。
进一步地，请参考图2G，在以所述阻挡层32为刻蚀阻挡层横向刻蚀所述第二部分112之后，还包括采用湿法刻蚀工艺去除所述阻挡层32，其中湿法刻蚀工艺的刻蚀剂可采用磷酸，但不限于此刻蚀剂，具体示实际情况而定。
综上，在本发明提供的一种鳍式半导体器件及其制备方法中，所述介质层位于所述衬底上；若干所述鳍片间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小；在本发明中所述第二部分作为器件的沟道结构，后续工艺中形成的栅极结构会包围所述第二部分，由于刻蚀制程的影响导致所述鳍片的侧壁呈倾斜状且底部宽顶部窄，将所述第二部分的侧壁的一部分的横向宽度进行缩减后使得所述第二部分的侧壁的一部分向内凹陷，所述沟道结构的部分侧壁的横向宽度减小，能够提升所述栅极结构对沟道电流的控制能力，减小器件的漏电流，从而提高鳍式半导体器件的电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种鳍式半导体器件，其特征在于，包括：
衬底；
介质层，位于所述衬底上；以及，
若干鳍片，间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小。
2.如权利要求1所述的鳍式半导体器件，其特征在于，所述第二部分的凹陷部位的底部与所述第一部分的顶部重合。
3.如权利要求2所述的鳍式半导体器件，其特征在于，所述鳍片的垂向高度为110nm～140nm。
4.如权利要求3所述的鳍式半导体器件，其特征在于，所述第二部分的垂向高度为50nm～60nm，所述第二部分的凹陷部位的垂向高度为10nm～20nm。
5.一种鳍式半导体器件的制备方法，其特征在于，包括：
提供衬底；以及，
在所述衬底上形成若干鳍片及介质层，其中，若干所述鳍片间隔排布在所述衬底上，每个所述鳍片从所述衬底向上贯穿所述介质层后继续向上延伸，且所述鳍片包括从下至上的第一部分及第二部分，其中，所述第一部分位于所述介质层中，所述第二部分位于所述介质层上，所述第二部分的侧壁的一部分向内凹陷以使所述第二部分对应凹陷部位的横向宽度减小。
6.如权利要求5所述的鳍式半导体器件的制备方法，其特征在于，形成若干所述鳍片及所述介质层的步骤包括：
刻蚀所述衬底以形成若干沟槽，所述衬底位于相邻两个所述沟槽之间的部分构成所述鳍片；
在所述沟槽的部分深度中填充所述介质层，所述介质层的顶部与所述第一部分的顶部齐平；
在所述第二部分的部分侧壁上形成阻挡层；以及，
以所述阻挡层为刻蚀阻挡层横向刻蚀所述第二部分，以使所述第二部分的侧壁的一部分向内凹陷。
7.如权利要求6所述的鳍式半导体器件的制备方法，其特征在于，在所述第二部分的部分侧壁上形成阻挡层之前，还包括在所述介质层上形成牺牲层，且所述牺牲层覆盖所述第二部分的部分侧壁；以及，
在所述第二部分的剩余侧壁上形成所述阻挡层。
8.如权利要求7所述的鳍式半导体器件的制备方法，其特征在于，在所述第二部分的剩余侧壁上形成所述阻挡层之后，还包括去除所述牺牲层。
9.如权利要求7所述的鳍式半导体器件的制备方法，其特征在于，所述阻挡层的材质包括氧化硅，所述牺牲层的材质包括碳、氢、氧和氮组成的有机物。
10.如权利要求9所述的鳍式半导体器件的制备方法，其特征在于，采用化学气相沉积工艺形成所述阻挡层，且所述化学气相沉积工艺的工艺温度为60℃～90℃。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111045909.5A CN113851529A (zh) | 2021-09-07 | 2021-09-07 | 鳍式半导体器件及其制备方法 |
| PCT/CN2021/143034 WO2023035508A1 (zh) | 2021-09-07 | 2021-12-30 | 鳍式半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111045909.5A CN113851529A (zh) | 2021-09-07 | 2021-09-07 | 鳍式半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113851529A true CN113851529A (zh) | 2021-12-28 |
Family
ID=78973259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111045909.5A Pending CN113851529A (zh) | 2021-09-07 | 2021-09-07 | 鳍式半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113851529A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023035508A1 (zh) * | 2021-09-07 | 2023-03-16 | 上海集成电路装备材料产业创新中心有限公司 | 鳍式半导体器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8691640B1 (en) * | 2013-01-21 | 2014-04-08 | Globalfoundries Inc. | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material |
| WO2015169052A1 (zh) * | 2014-05-04 | 2015-11-12 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| CN108933174A (zh) * | 2017-05-27 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20190393327A1 (en) * | 2018-06-22 | 2019-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Finfet device with t-shaped fin and method for forming the same |
| US10811411B1 (en) * | 2019-07-02 | 2020-10-20 | Globalfoundries Inc. | Fin-type field effect transistor with reduced fin bulge and method |
-
2021
- 2021-09-07 CN CN202111045909.5A patent/CN113851529A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8691640B1 (en) * | 2013-01-21 | 2014-04-08 | Globalfoundries Inc. | Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material |
| WO2015169052A1 (zh) * | 2014-05-04 | 2015-11-12 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| CN108933174A (zh) * | 2017-05-27 | 2018-12-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20190393327A1 (en) * | 2018-06-22 | 2019-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Finfet device with t-shaped fin and method for forming the same |
| US10811411B1 (en) * | 2019-07-02 | 2020-10-20 | Globalfoundries Inc. | Fin-type field effect transistor with reduced fin bulge and method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023035508A1 (zh) * | 2021-09-07 | 2023-03-16 | 上海集成电路装备材料产业创新中心有限公司 | 鳍式半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11114550B2 (en) | Recessing STI to increase FIN height in FIN-first process | |
| US9269815B2 (en) | FinFET semiconductor device with a recessed liner that defines a fin height of the FinFet device | |
| US11676819B2 (en) | Method for metal gate cut and structure thereof | |
| US8962413B1 (en) | Methods of forming spacers on FinFETs and other semiconductor devices | |
| TWI509736B (zh) | 半導體結構及其形成方法 | |
| US8703557B1 (en) | Methods of removing dummy fin structures when forming finFET devices | |
| KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| KR102031938B1 (ko) | 핀 구조물 및 그 형성 방법 | |
| TW202127663A (zh) | 半導體裝置 | |
| US11949014B2 (en) | Fin field effect transistor (FinFet) device structure and method for forming the same | |
| US6291310B1 (en) | Method of increasing trench density for semiconductor | |
| US10079143B2 (en) | Method of forming semiconductor device having wick structure | |
| CN107564859B (zh) | 半导体装置及其制造方法 | |
| TWI803350B (zh) | 半導體結構及其製作方法 | |
| US9953976B2 (en) | Effective device formation for advanced technology nodes with aggressive fin-pitch scaling | |
| US11742414B2 (en) | Semiconductor device with fins | |
| CN113851529A (zh) | 鳍式半导体器件及其制备方法 | |
| US20230343849A1 (en) | Field-effect transistor and method of forming the same | |
| CN113851530B (zh) | 鳍式半导体器件及其制备方法 | |
| US10347629B2 (en) | FinFET device | |
| US10522619B2 (en) | Three-dimensional transistor | |
| US20220301922A1 (en) | Etch profile control of isolation trench | |
| TW202205596A (zh) | 半導體裝置 | |
| WO2023035508A1 (zh) | 鳍式半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |