CN113851447A - 一种免金线的肖特基二极管及其制作方法 - Google Patents

一种免金线的肖特基二极管及其制作方法 Download PDF

Info

Publication number
CN113851447A
CN113851447A CN202111116520.5A CN202111116520A CN113851447A CN 113851447 A CN113851447 A CN 113851447A CN 202111116520 A CN202111116520 A CN 202111116520A CN 113851447 A CN113851447 A CN 113851447A
Authority
CN
China
Prior art keywords
schottky
pin
schottky diode
insulating packaging
packaging shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111116520.5A
Other languages
English (en)
Other versions
CN113851447B (zh
Inventor
焦庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semtech Semiconductor Technology Dongguan Co Ltd
Original Assignee
Semtech Semiconductor Technology Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semtech Semiconductor Technology Dongguan Co Ltd filed Critical Semtech Semiconductor Technology Dongguan Co Ltd
Priority to CN202111116520.5A priority Critical patent/CN113851447B/zh
Publication of CN113851447A publication Critical patent/CN113851447A/zh
Application granted granted Critical
Publication of CN113851447B publication Critical patent/CN113851447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种免金线的肖特基二极管，包括绝缘封装壳、肖特基芯片、第一引脚、辅助导电片、第二引脚，所述肖特基芯片位于所述绝缘封装壳内部，所述肖特基芯片下端与所述第一引脚电性连接，所述肖特基芯片上端与所述辅助导电片电性连接；所述第二引脚固定在所述绝缘封装壳底部；所述绝缘封装壳上设有与所述第二引脚数量一致的通孔，所述通孔位于所述辅助导电片一侧，每个所述通孔内均填充有导电树脂，所述辅助导电片与所述第二引脚之间通过所述导电树脂实现电性连接。本发明的肖特基二极管及其制作方法，无需焊接金线，解决了金线焊接难度大以及金线之间容易相互接触的问题。

Description

一种免金线的肖特基二极管及其制作方法
技术领域
本发明涉及肖特基二级管技术领域，具体涉及一种免金线的肖特基二极管及其制作方法。
背景技术
对于具有多引脚的肖特基二极管，通常会采用金线焊接的方式将肖特基芯片与引脚连接，这种肖特基二极管结构，会出现以下问题：①由于肖特基芯片的体积小，金线焊接难度大，焊接效率低，设备成本高；②封装过程中金线之间容易接触，导致出现短路现象。
发明内容
针对以上问题，本发明提供一种免金线的肖特基二极管及其制作方法，无需焊接金线，解决了金线焊接难度大以及金线之间容易相互接触的问题。
为实现上述目的，本发明通过以下技术方案来解决：
一种免金线的肖特基二极管，包括绝缘封装壳、肖特基芯片、第一引脚、辅助导电片、第二引脚，所述肖特基芯片位于所述绝缘封装壳内部，所述肖特基芯片下端与所述第一引脚电性连接，所述肖特基芯片上端与所述辅助导电片电性连接；
所述第二引脚固定在所述绝缘封装壳底部，所述第二引脚的数量为n个，n为大于等于2的整数；
所述绝缘封装壳上设有与所述第二引脚数量一致的通孔，所述通孔位于所述辅助导电片一侧，每个所述通孔内均填充有导电树脂，所述辅助导电片与所述第二引脚之间通过所述导电树脂实现电性连接。
具体的，所述辅助导电片包括焊接部、导电部、导热部，所述焊接部下端与所述肖特基芯片焊接，所述导热部一端设有n个弧形避让槽，所述导电树脂上端成型于所述弧形避让槽内侧。
具体的，所述导热部上端面与所述绝缘封装壳上端面在同一水平线上。
具体的，所述绝缘封装壳、导热部、导电树脂上端还覆盖有一层防水漆膜。
具体的，所述第二引脚通过螺钉固定在所述绝缘封装壳底部。
具体的，所述绝缘封装壳底部设有供所述第二引脚容置的凹槽。
具体的，所述导电树脂包括以下重量份的组分：环氧树脂100份、导电组分3～5份、电阻组分1～15份。
具体的，所述导电组分选自炭黑、银粉中的一种。
具体的，所述电阻组分选自铜粒、铝粒中的一种。
一种肖特基二极管的制作方法，包括以下步骤：
S1准备肖特基芯片、第一引脚、辅助导电片，将肖特基芯片下端与第一引脚焊接，将肖特基芯片上端与辅助导电片焊接；
S2塑封：经过上胶、烘烤、塑封、固化后形成绝缘封装壳，绝缘封装壳下端形成n个凹槽，每个凹槽上端均形成通孔；
S3装第二引脚：准备n个第二引脚，利用螺钉将第二引脚固定在凹槽内；
S4塞孔：将导电树脂塞入通孔内，固化后成型；
S5涂膜：在绝缘封装壳、导热部、导电树脂上端涂覆一层防水漆膜。
本发明的有益效果是：
1.本发明的肖特基二极管，辅助导电片与第二引脚之间通过所述导电树脂实现电性连接，取代了传统的金线结构，制作过程中无需焊接金线，解决了金线焊接难度大以及封装过程中金线之间容易相互接触的问题；
2.导电树脂包括环氧树脂、导电组分、电阻组分，导电树脂的阻值可根据实际电路需求调整，以实现在二极管内串联电阻的功能，无需在电路板上单独设置电阻；
3.导热部上端面与绝缘封装壳上端面在同一水平线上，使得辅助导电片最上端暴露在绝缘封装壳外侧，以提高二极管正向导通时的散热能力，并且其上端覆盖有防水漆膜，能够提升二极管上端面的防水性能；
4.采用螺钉的方式固定第二引脚，使第二引脚具有可更换的特性，延长了肖特基二极管的使用寿命。
附图说明
图1为本发明的肖特基二极管的立体结构图一。
图2为本发明的肖特基二极管的立体结构图二。
图3为本发明的肖特基二极管的俯视图。
图4为图3中A-A面的剖面图。
图5为本发明的肖特基二极管的电路图。
附图标记为：绝缘封装壳1、肖特基芯片2、第一引脚3、辅助导电片4、焊接部41、导电部42、导热部43、弧形避让槽431、第二引脚5、导电树脂6、螺钉7。
具体实施方式
下面结合实施例和附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
如图1-5所示：
一种免金线的肖特基二极管，包括绝缘封装壳1、肖特基芯片2、第一引脚3、辅助导电片4、第二引脚5，肖特基芯片2位于绝缘封装壳1内部，肖特基芯片2下端与第一引脚3电性连接，肖特基芯片2上端与辅助导电片4电性连接；
第二引脚5固定在绝缘封装壳1底部，第二引脚5的数量为4个；
绝缘封装壳1上设有与第二引脚5数量一致的通孔，通孔位于辅助导电片4一侧，每个通孔内均填充有导电树脂6，辅助导电片4与第二引脚5之间通过导电树脂6实现电性连接。
优选的，辅助导电片4包括焊接部41、导电部42、导热部43，焊接部41下端与肖特基芯片2焊接，导热部43一端设有4个弧形避让槽431，导电树脂6上端成型于弧形避让槽431内侧。
优选的，导热部43上端面与绝缘封装壳1上端面在同一水平线上，使得辅助导电片4最上端暴露在绝缘封装壳1外侧，以提高肖特基二极管正向导通时的散热能力。
优选的，绝缘封装壳1、导热部43、导电树脂6上端还覆盖有一层防水漆膜，能够提升肖特基二极管上端面的防水性能。
优选的，第二引脚5通过螺钉7固定在绝缘封装壳1底部。
优选的，绝缘封装壳1底部设有供第二引脚5容置的凹槽。
优选的，导电树脂6包括以下重量份的组分：环氧树脂100份、银粉3～5份、铝粒1～15份。
一种肖特基二极管的制作方法，包括以下步骤：
S1准备肖特基芯片2、第一引脚3、辅助导电片4，将肖特基芯片2下端与第一引脚3焊接，将肖特基芯片2上端与辅助导电片4焊接；
S2塑封：经过上胶、烘烤、塑封、固化后形成绝缘封装壳1，绝缘封装壳1下端形成n个凹槽，每个凹槽上端均形成通孔；
S3装第二引脚5：准备4个第二引脚5，利用螺钉7将第二引脚5固定在凹槽内；
S4塞孔：准备四个不同配比的导电树脂6，第一个导电树脂6包括以下重量份的组分：环氧树脂100份、银粉3份、铝粒1份；第二个导电树脂6包括以下重量份的组分：环氧树脂100份、银粉3份、铝粒5份；第三个导电树脂6包括以下重量份的组分：环氧树脂100份、银粉3份、铝粒10份；第四个导电树脂6包括以下重量份的组分：环氧树脂100份、银粉3份、铝粒15份；将四个导电树脂6分别塞入四个通孔内，固化后成型，成型后四个导电树脂6的电阻值分别为R1、R2、R3、R4，R1＜R2＜R3＜R4；
S5涂膜：在绝缘封装壳1、导热部43、导电树脂6上端涂覆一层防水漆膜。
以上实施例仅表达了本发明的1种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种免金线的肖特基二极管，其特征在于，包括绝缘封装壳(1)、肖特基芯片(2)、第一引脚(3)、辅助导电片(4)、第二引脚(5)，所述肖特基芯片(2)位于所述绝缘封装壳(1)内部，所述肖特基芯片(2)下端与所述第一引脚(3)电性连接，所述肖特基芯片(2)上端与所述辅助导电片(4)电性连接；
所述第二引脚(5)固定在所述绝缘封装壳(1)底部，所述第二引脚(5)的数量为n个，n为大于等于2的整数；
所述绝缘封装壳(1)上设有与所述第二引脚(5)数量一致的通孔，所述通孔位于所述辅助导电片(4)一侧，每个所述通孔内均填充有导电树脂(6)，所述辅助导电片(4)与所述第二引脚(5)之间通过所述导电树脂(6)实现电性连接。
2.根据权利要求1所述的一种免金线的肖特基二极管，其特征在于，所述辅助导电片(4)包括焊接部(41)、导电部(42)、导热部(43)，所述焊接部(41)下端与所述肖特基芯片(2)焊接，所述导热部(43)一端设有n个弧形避让槽(431)，所述导电树脂(6)上端成型于所述弧形避让槽(431)内侧。
3.根据权利要求2所述的一种免金线的肖特基二极管，其特征在于，所述导热部(43)上端面与所述绝缘封装壳(1)上端面在同一水平线上。
4.根据权利要求2所述的一种免金线的肖特基二极管，其特征在于，所述绝缘封装壳(1)、导热部(43)、导电树脂(6)上端还覆盖有一层防水漆膜。
5.根据权利要求1所述的一种免金线的肖特基二极管，其特征在于，所述第二引脚(5)通过螺钉(7)固定在所述绝缘封装壳(1)底部。
6.根据权利要求1所述的一种免金线的肖特基二极管，其特征在于，所述绝缘封装壳(1)底部设有供所述第二引脚(5)容置的凹槽。
7.根据权利要求1所述的一种免金线的肖特基二极管，其特征在于，所述导电树脂(6)包括以下重量份的组分：环氧树脂100份、导电组分3～5份、电阻组分1～15份。
8.根据权利要求7所述的一种免金线的肖特基二极管，其特征在于，所述导电组分选自炭黑、银粉中的一种。
9.根据权利要求7所述的一种免金线的肖特基二极管，其特征在于，所述电阻组分选自铜粒、铝粒中的一种。
10.一种如权利要求1～9任意一项所述肖特基二极管的制作方法，其特征在于，包括以下步骤:
S1准备肖特基芯片(2)、第一引脚(3)、辅助导电片(4)，将肖特基芯片(2)下端与第一引脚(3)焊接，将肖特基芯片(2)上端与辅助导电片(4)焊接；
S2塑封：经过上胶、烘烤、塑封、固化后形成绝缘封装壳(1)，绝缘封装壳(1)下端形成n个凹槽，每个凹槽上端均形成通孔；
S3装第二引脚(5)：准备n个第二引脚(5)，利用螺钉(7)将第二引脚(5)固定在凹槽内；
S4塞孔：将导电树脂(6)塞入通孔内，固化后成型；
S5涂膜：在绝缘封装壳(1)、导热部(43)、导电树脂(6)上端涂覆一层防水漆膜。
CN202111116520.5A 2021-09-23 2021-09-23 一种免金线的肖特基二极管及其制作方法 Active CN113851447B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111116520.5A CN113851447B (zh) 2021-09-23 2021-09-23 一种免金线的肖特基二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111116520.5A CN113851447B (zh) 2021-09-23 2021-09-23 一种免金线的肖特基二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN113851447A true CN113851447A (zh) 2021-12-28
CN113851447B CN113851447B (zh) 2022-06-07

Family

ID=78979049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111116520.5A Active CN113851447B (zh) 2021-09-23 2021-09-23 一种免金线的肖特基二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN113851447B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255436A1 (en) * 2005-05-11 2006-11-16 Isao Ozawa Semiconductor device with sealed semiconductor chip
CN209282188U (zh) * 2019-01-21 2019-08-20 中之半导体科技(东莞)有限公司 一种具有电磁屏蔽功能的二极管封装结构
CN110299339A (zh) * 2018-03-23 2019-10-01 株式会社东芝 半导体装置
CN210156364U (zh) * 2019-09-02 2020-03-17 合肥矽迈微电子科技有限公司 一种大尺寸芯片的分层隔离封装结构
CN211719597U (zh) * 2020-04-28 2020-10-20 中之半导体科技(东莞)有限公司 一种具有释热防短路结构的贴片式二极管
CN211719589U (zh) * 2020-04-20 2020-10-20 东莞市中之电子科技有限公司 一种防开裂的贴片式二极管
CN212625544U (zh) * 2020-07-04 2021-02-26 昆山晶佰源半导体科技有限公司 一种半导体封装单元

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255436A1 (en) * 2005-05-11 2006-11-16 Isao Ozawa Semiconductor device with sealed semiconductor chip
CN110299339A (zh) * 2018-03-23 2019-10-01 株式会社东芝 半导体装置
CN209282188U (zh) * 2019-01-21 2019-08-20 中之半导体科技(东莞)有限公司 一种具有电磁屏蔽功能的二极管封装结构
CN210156364U (zh) * 2019-09-02 2020-03-17 合肥矽迈微电子科技有限公司 一种大尺寸芯片的分层隔离封装结构
CN211719589U (zh) * 2020-04-20 2020-10-20 东莞市中之电子科技有限公司 一种防开裂的贴片式二极管
CN211719597U (zh) * 2020-04-28 2020-10-20 中之半导体科技(东莞)有限公司 一种具有释热防短路结构的贴片式二极管
CN212625544U (zh) * 2020-07-04 2021-02-26 昆山晶佰源半导体科技有限公司 一种半导体封装单元

Also Published As

Publication number Publication date
CN113851447B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN101853826B (zh) 连接部件和印刷电路板单元
WO2009005108A1 (ja) 抵抗器
JPH0760761B2 (ja) フィルム型の電力用抵抗器組立体
CN113851447B (zh) 一种免金线的肖特基二极管及其制作方法
CN111933635B (zh) 电源模组封装结构和电源模组封装方法
CN109346449B (zh) 一种大功率高电压ltcc模块散热封装
CN207676748U (zh) 一种一体散热的电阻器
CN212485342U (zh) 一种结构可靠的贴片式二极管
EP3174088B1 (en) Method of manufacturing a plastic packaged smd diode
CN108878391A (zh) 智能功率模块结构及其制造方法
KR20050111477A (ko) 발광 다이오드 및 이의 제작 방법
CN220962931U (zh) 大功率模块式电阻器
CN220798634U (zh) 一种半导体固定板结构
JP2572747Y2 (ja) ４端子電力型面実装抵抗器
CN217386807U (zh) 贴片式功率型热敏电阻
CN210489527U (zh) 一种固态继电器结构
JPS637601A (ja) 面実装用ネツトワ−ク抵抗器
CN214541758U (zh) 高功率电阻散热结构
CN215815865U (zh) 一种半导体模块及封装结构
CN216388926U (zh) 一种复合型热敏电阻
CN217881487U (zh) 一种环保无焊料宽禁带高可靠性注塑成型封装模块
CN213092940U (zh) 一种基于高稳定性的插件电阻器
CN220856239U (zh) 一种高功率采样片状电阻
CN115799202B (zh) 功率模块和设备
WO2023089899A1 (ja) チップ抵抗器モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant