CN113851326B - 电子部件及其制造方法 - Google Patents
电子部件及其制造方法 Download PDFInfo
- Publication number
- CN113851326B CN113851326B CN202110691163.9A CN202110691163A CN113851326B CN 113851326 B CN113851326 B CN 113851326B CN 202110691163 A CN202110691163 A CN 202110691163A CN 113851326 B CN113851326 B CN 113851326B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductor
- electronic component
- dielectric film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004020 conductor Substances 0.000 claims abstract description 135
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 14
- 238000010030 laminating Methods 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims 1
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000003252 repetitive effect Effects 0.000 description 9
- 238000007747 plating Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种能够缓和由温度变化引起的内部应力的电子部件。电子部件(1)具备：平坦化层(3)，覆盖基板(2)的表面；导体层(M1)，设置于平坦化层(3)上，包含下部电极；电介质膜(4)，由与平坦化层(3)不同的材料构成，覆盖平坦化层(3)及导体层(M1)；上部电极，经由电介质膜(4)层叠于下部电极；以及绝缘层(I1)，覆盖导体层(M1)、电介质膜(4)以及上部电极。绝缘层(I1)的外周部不经由电介质膜(4)而与平坦化层(3)相接。这样，由于绝缘层(I1)的外周部与平坦化层(3)相接，因此作为平坦化层(3)的材料，通过选择相对于绝缘层(I1)的密合性比电介质膜(4)低的材料，能够在该部分释放由温度变化引起的内部应力。
Description
技术领域
本发明涉及电子部件及其制造方法，特别涉及具有电容器的电子部件及其制造方法。
背景技术
在专利文献1和2中公开了在基板上形成有电容器和电感器的电子部件。专利文献1和2中记载的电容器由下部电极、覆盖下部电极的电介质膜、经由电介质膜与下部电极相对的上部电极构成。在这种电子部件中，作为下部电极、上部电极的材料，使用铜等良导体，作为电介质膜的材料，使用氮化硅等无机绝缘材料。此外，下部电极经由电介质膜被由聚酰亚胺等有机绝缘材料构成的绝缘层覆盖。聚酰亚胺等有机绝缘材料对氮化硅的密合性比较高，因此在两者的界面不易产生剥离。
现有技术文献：
专利文献1：日本特开2007-142109号公报
专利文献2：日本特开2008-34626号公报
发明内容
[发明所要解决的课题]
然而，由于构成电子部件的各部件的热膨胀系数互不相同，因此由于温度变化而产生内部应力。若这样的应力集中于由氮化硅等构成的电介质膜，则有时在电介质膜上产生裂纹，或者在电介质膜与绝缘层的界面产生剥离。
因此，本发明的目的在于提供一种能够缓和由温度变化引起的内部应力的电子部件及其制造方法。
[用于解决课题的手段]
本发明的电子部件的特征在于，具备：基板；平坦化层，其覆盖基板的表面；第一导体层，其设置于平坦化层上，包含下部电极；电介质膜，其由与平坦化层不同的材料构成，覆盖平坦化层以及第一导体层；上部电极，其经由电介质膜层叠于下部电极；以及第一绝缘层，其覆盖第一导体层、电介质膜以及上部电极，第一绝缘层的外周部不经由电介质膜而与平坦化层相接。
根据本发明，由于第一绝缘层的外周部与平坦化层相接，因此通过选择与第一绝缘层的密合性比电介质膜低的材料作为平坦化层的材料，能够在该部分释放由温度变化引起的内部应力。
本发明的电子部件也可以还具备在第一绝缘层上交替层叠的多个第二导体层以及多个第二绝缘层，可以在多个第二绝缘层的一部分设置有空洞。由此，由于第二绝缘层的体积减少，因此能够降低施加于第二绝缘层的应力。在该情况下，多个第二导体层可以包含构成电感器的螺旋状的导体图案，空洞在俯视时也可以位于螺旋状的导体图案的内径区域。由此，电感器成为空芯构造，因此，自谐振频率变高，并且高频区域中的Q值提高。进而，在该情况下，也可以在空洞的底部露出平坦化层。由此，第一绝缘层和多个第二绝缘层的体积大幅减少，因此能够大幅降低施加于第一绝缘层和多个第二绝缘层的应力。
本发明的电子部件的制造方法的特征在于，具备：用平坦化层覆盖基板的表面的工序；在平坦化层上形成包含下部电极的第一导体层的工序；用由与平坦化层不同的材料构成的电介质膜覆盖平坦化层和第一导体层的工序；经由电介质膜在下部电极上层叠上部电极的工序；以及在除去电介质膜的外周部后，形成覆盖第一导体层、电介质膜以及上部电极的第一绝缘层的工序。
根据本发明，由于除去了电介质膜的外周部，所以第一绝缘层的外周部不经由电介质膜而与平坦化层相接。因此，通过选择与第一绝缘层的密合性比电介质膜低的材料作为平坦化层的材料，能够在该部分释放由温度变化引起的内部应力。
本发明的电子部件的制造方法也可以还具备：在第一绝缘层上交替地层叠多个第二导体层以及多个第二绝缘层的工序；以及在多个第二绝缘层的一部分形成空洞的工序。由此，多个第二绝缘层的体积减少，因此能够降低施加于多个第二绝缘层的应力。
[发明效果]
这样，根据本发明，能够提供一种能够缓和由温度变化引起的内部应力的电子部件及其制造方法。
附图说明
图1是用于说明本发明的一个实施方式的电子部件1的构造的剖视图。
图2是用于说明导体图案13、23、33、43的平面形状的示意性俯视图。
图3是用于说明电子部件1的制造方法的工序图。
图4是用于说明电子部件1的制造方法的工序图。
图5是用于说明电子部件1的制造方法的工序图。
图6是用于说明电子部件1的制造方法的工序图。
图7是用于说明电子部件1的制造方法的工序图。
图8是用于说明电子部件1的制造方法的工序图。
图9是用于说明电子部件1的制造方法的工序图。
图10是用于说明电子部件1的制造方法的工序图。
图11是用于说明电子部件1的制造方法的工序图。
图12是用于说明电子部件1的制造方法的工序图。
图13是用于说明第一变形例的电子部件1A的构造的剖视图。
图14是用于说明第二变形例的电子部件1B的构造的剖视图。
图15是用于说明第三变形例的电子部件1C的构造的剖视图。
图16是用于说明第四变形例的电子部件1D的构造的剖视图。
图17是用于说明第五变形例的电子部件1E的构造的剖视图。
图18是用于说明第六变形例的电子部件1F的构造的剖视图。
图19是用于说明第七变形例的电子部件1G的构造的剖视图。
图20是用于说明第八变形例的电子部件1H的构造的剖视图。
图21是用于说明第九变形例的电子部件1I的构造的剖视图。
符号说明
1，1A～1I 电子部件
2 基板
3 平坦化层
4 电介质膜
5 钝化膜
11～15，21～23，31～33，41～43 导体图案
17～19，27～29，37～39，46～49 牺牲图案
51，52 空洞
60～62，67～69，71，72，81，82，86～89 开口部
E1、E2 端子电极
I1～I4 绝缘层
M1～M4，MM 导体层
P 镀层
R1、R2 抗蚀层
S 晶种层
具体实施方式
以下，参照附图对本发明的优选实施方式进行详细说明。
图1是用于说明本发明的一个实施方式的电子部件1的构造的剖视图。
本实施方式的电子部件1是LC滤波器，如图1所示，具备基板2和在基板2的上表面交替层叠的导体层M1～M4和绝缘层I1～I4。作为基板2的材料，只要是化学·热稳定且应力产生少、能够保持表面的平滑性的材料即可，没有特别限定，可以使用单晶硅、氧化铝、蓝宝石、氮化铝、MgO单晶、SrTiO3单晶、表面氧化硅、玻璃、石英、铁氧体等。基板2的表面被平坦化层3覆盖。作为平坦化层3，可以使用氧化铝或氧化硅等。绝缘层I1～I4由聚酰亚胺等有机绝缘材料构成。
导体层M1是位于最下层的导体层，包含导体图案11～14。导体图案11～14均由与平坦化层3相接的薄的晶种层S和设置在晶种层S上、膜厚比晶种层S大的镀层P构成。对于位于其他导体层的导体图案也是同样的，由晶种层S和镀层P的层叠体构成。晶种层S的基底也可以设置有未图示的阻挡层。在此，导体图案13在俯视时形成为环状，构成电感器的一部分。导体图案14构成电容器的下部电极，其上表面和侧面被由氮化硅等构成的电介质膜(电容绝缘膜)4覆盖。在电子部件1的外周部，电介质膜4被除去，由此应力被缓和。电介质膜4的边缘位于比绝缘层I1的端部靠内侧、且比配置于最外周附近的导体图案(在图1所示的例子中为导体图案11、12)靠外侧的位置。由此，绝缘层I1的外周部不经由电介质膜4而与平坦化层3相接。
在此，绝缘层I1对作为氮化膜的电介质膜4的密合性较高，另一方面，相对于作为氧化膜的平坦化层3的密合性低。因此，在存在电介质膜4的元件区域中，难以产生绝缘层I1与电介质膜4的界面处的剥离，另一方面，在电介质膜4被去除的外周部，容易产生绝缘层I1与平坦化层3的界面处的剥离。
在导体图案14的上表面，经由电介质膜4形成有导体图案15。导体图案15属于位于导体层M1与导体层M2之间的导体层MM，构成电容器的上部电极。由此，形成将导体图案14作为下部电极、将导体图案15作为上部电极的电容器。导体层M1和导体层MM被绝缘层I1覆盖。
导体层M2是设置于绝缘层I1的表面的第二层的导体层，包含导体图案21～23。导体图案21经由设置于绝缘层I1的开口部与导体图案11、15连接。导体图案22经由设置于绝缘层I1的开口部与导体图案12连接。导体图案23在俯视时形成为环状，构成电感器的一部分。导体层M2被绝缘层I2覆盖。
导体层M3是设置于绝缘层I2的表面的第三层的导体层，包含导体图案31～33。导体图案31经由设置于绝缘层I2的开口部与导体图案21连接。导体图案32经由设置于绝缘层I2的开口部与导体图案22连接。导体图案33在俯视时形成为环状，构成电感器的一部分。导体层M3被绝缘层I3覆盖。
导体层M4是设置于绝缘层I3的表面的第四层的导体层，包含导体图案41～43。导体图案41经由设置于绝缘层I3的开口部与导体图案31连接。导体图案42经由设置于绝缘层I3的开口部与导体图案32连接。导体图案43在俯视时形成为环状，构成电感器的一部分。导体层M4被绝缘层I4覆盖。
在绝缘层I4的上表面设置有端子电极E1、E2。端子电极E1、E2经由设置于绝缘层I4的开口部分别与导体图案41、42连接。
如图1所示，在绝缘层I1～I4上设置有空洞51，在绝缘层I4上设置有空洞52。平坦化层3在空洞51的底部露出，绝缘层I3在空洞52的底部露出。通过设置这样的空洞51、52，绝缘层I1～I4的体积减少，因此施加于绝缘层I1～I4的应力降低。此外，由于绝缘层I1～I4的侧面不平坦，具有凹凸形状，所以绝缘层I1～I4的体积进一步减少，应力被进一步缓和。
图2是用于说明导体图案13、23、33、43的平面形状的示意性俯视图。
如图2所示，环状的导体图案13、23、33、43以相互重叠的方式配置，并且经由设置于绝缘层I2～I4的未图示的开口部而相互连接。由此，由导体图案13、23、33、43构成螺旋状的电感器。并且，空洞51在俯视时位于螺旋状的导体图案13、23、33、43的内径区域。由此，电感器成为空芯构造，因此，自谐振频率变高，并且高频区域中的Q值提高。
进而，在本实施方式中，电介质膜4的外周部被除去，由此，绝缘层I1的外周部不经由电介质膜4而与平坦化层3相接。如上所述，由于绝缘层I1与平坦化层3的密合性低，因此在除去了电介质膜4的外周部，在绝缘层I1与平坦化层3的界面容易产生剥离。由此，即使因温度变化而产生内部应力，绝缘层I1与平坦化层3的界面也会剥离，由此内部应力被释放。
上述的效果在为了提高电特性而较厚地设计导体层M1～M4以及绝缘层I1～I4的情况下、导体层以及绝缘层的层数更多的情况下变得更加显著。这是因为，若各构成材料的体积变大，则由温度引起的尺寸位移、内部应力增大，容易在电容器、电感器、引出布线等产生剥离。即，若施加热冲击、耐湿负荷，则内部应力集中于绝缘层的端部，由此有时从端部朝向内部产生电介质膜4的剥离或裂纹。若产生电介质膜4的剥离或裂纹，则电容器的耐压降低。与此相对，在本实施方式中，通过绝缘层I1与平坦化层3的界面剥离，内部应力被释放，因此能够防止电介质膜4的剥离或裂纹的产生。此外，电容器也受到来自上部的应力的影响，但在本实施方式中，由于在电容器的上部设置有空洞52，因此施加于电容器的上部的应力也得到缓和。
接着，对本实施方式的电子部件1的制造方法进行说明。
图3～图12是用于说明本实施方式的电子部件1的制造方法的工序图。在电子部件1的制造工艺中，使用集合基板来取得多个电子部件1，但以下说明的制造工艺着眼于一个电子部件1的制造工艺进行说明。
首先，如图3所示，在基板(集合基板)2上使用溅射法等形成平坦化层3，对其表面进行磨削或CMP等镜面化处理而使其平滑化。然后，使用溅射法等在平坦化层3的表面形成晶种层S。也可以在晶种层S的基底上设置阻挡层。接着，如图4所示，在晶种层S上旋涂抗蚀层R1后，以露出应形成导体层M1的区域的晶种层S的方式对抗蚀层R1进行图案化。在该状态下，通过进行将晶种层S作为供电体的电解镀敷，在晶种层S上形成镀层P。晶种层S和镀层P的层叠体构成导体层M1。在图4所示的剖面中，在导体层M1中包含导体图案11～14以及牺牲图案17～19。然后，如图5所示，去除抗蚀层R1，去除在表面露出的晶种层S，则导体层M1完成。晶种层S的除去可以通过蚀刻或离子研磨来进行。
接下来，如图6所示，在包括导体层M1的上表面以及侧面在内的整个面上对电介质膜4进行成膜。作为电介质膜4的成膜方法，可以使用溅射法、等离子体CVD法、MOCVD法、溶胶凝胶法、电子束蒸镀法等。接着，通过使用与导体层M1的形成方法同样的方法，在导体图案14的上表面经由电介质膜4形成导体图案15。导体图案15也由晶种层S和镀层P的层叠体构成。由此，形成导体层MM，将导体图案14作为下部电极，形成将导体图案15作为上部电极的电容器。虽然没有特别限定，但优选通过使导体层MM的膜厚比导体层M1的膜厚薄来提高导体层MM的加工精度，由此降低因加工精度引起的电容的偏差。
接着，如图7所示，通过对电介质膜4进行图案化，使牺牲图案17～19露出，并且最终使位于电子部件1的外周部的平坦化层3露出。电介质膜4的图案化可以使用离子研磨等。
接着，如图8所示，在形成覆盖导体层M1、MM的绝缘层I1之后，对绝缘层I1进行图案化，由此在绝缘层I1形成开口部60～62、67～69。由此，导体图案15经由开口部60而露出，牺牲图案17～19分别经由开口部67～69而露出，覆盖导体图案11、12的上表面的电介质膜4分别经由开口部61、62而露出。
接着，如图9所示，在绝缘层I1上形成抗蚀层R2之后，在抗蚀层R2上形成开口部71、72。由此，覆盖导体图案11、12的上表面的电介质膜4分别经由开口部71、72而露出。在该状态下，通过进行离子研磨等，去除在开口部71、72露出的电介质膜4，使导体图案11、12的上表面露出。
然后，在除去抗蚀层R2之后，如图10所示，通过与导体层M1的形成方法同样的方法，在绝缘层I1上构成导体层M2。在图10所示的剖面中，在导体层M2中包含导体图案21～23以及牺牲图案27～29。构成导体层M2的各导体图案和牺牲图案也由晶种层S和镀层P的层叠体构成。在此，导体图案21经由设置于绝缘层I1的开口部而与导体图案11、14共通地连接，导体图案22经由设置于绝缘层I1的开口部而与导体图案12连接，牺牲图案27～29经由设置于绝缘层11的开口部而与牺牲图案17～19分别连接。
之后，通过重复同样的工序，如图11所示，依次形成绝缘层I2、导体层M3、绝缘层I3、导体层M4以及绝缘层I4。在图11所示的剖面中，在导体层M3中包含导体图案31～33以及牺牲图案37～39，在导体层M4中包含导体图案41～43以及牺牲图案46～49。在此，导体图案31、32经由设置于绝缘层I2的开口部分别与导体图案21、22连接，牺牲图案37～39经由设置于绝缘层I2的开口部而分别与牺牲图案27～29连接。此外，导体图案41、42经由设置于绝缘层I3的开口部分别与导体图案31、32连接，牺牲图案47～49经由设置于绝缘层I3的开口部分别与牺牲图案37～39连接。
接着，通过将绝缘层I4图案化而形成开口部81、82、86～89。由此，导体图案41、42分别经由开口部81、82而露出，牺牲图案46～49分别经由开口部86～89而露出。接着，如图12所示，形成端子电极E1、E2。端子电极E1经由设置于绝缘层I4的开口部而与导体图案41连接，端子电极E2经由设置于绝缘层I4的开口部而与导体图案42连接。此时，在开口部86～89上不形成导体。
然后，在使用未图示的掩模覆盖端子电极E1、E2的状态下，进行使用了药液等的蚀刻，由此除去牺牲图案17～19、27～29、37～39、46～49。由此，在除去了牺牲图案17、27、37、47的区域形成空洞51，在除去了牺牲图案46的区域形成空洞52。
然后，沿着去除牺牲图案18、28、38、48的区域、以及去除牺牲图案19、29、39、49的区域切断基板2，由此将电子部件1单片化。由此，完成本实施方式的电子部件1。
如以上说明的那样，根据本实施方式的电子部件1的制造方法，由于将位于切割线的牺牲图案18、19、28、29、38、39、48、49除去，因此即使在绝缘层I1～I4的厚度较厚的情况下，施加于切割刀片的负荷也大幅减轻，能够容易地将电子部件1单片化。而且，由于预先除去切割线上的电介质膜4，因此也不会产生伴随切割的对电介质膜4的损伤。进而，通过去除牺牲图案17、27、37、46、47而形成空洞51、52，因此绝缘层I1～I4的体积也减少。
图13是用于说明第一变形例的电子部件1A的构造的剖视图。
图13所示的电子部件1A在绝缘层I1中未设置空洞51这一点上与图1所示的电子部件1不同。其他基本结构与图1所示的电子部件1相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第一变形例的电子部件1A所例示的那样，平坦化层3在空洞51的底部露出这一点不是必须的。
图14是用于说明第二变形例的电子部件1B的构造的剖视图。
图14所示的电子部件1B在绝缘层I3设置有空洞52这一点上与图13所示的电子部件1A不同。其他基本结构与图13所示的电子部件1A相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第二变形例的电子部件1B所例示的那样，空洞52也可以遍及多个绝缘层而设置。
图15是用于说明第三变形例的电子部件1C的构造的剖视图。
图15所示的电子部件1C在空洞51、52的上部被绝缘层I4覆盖这一点上，与图13所示的电子部件1A不同。其他基本结构与图13所示的电子部件1A相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第三变形例的电子部件1C所例示的那样，空洞51、52的上部也可以被绝缘层覆盖。
图16是用于说明第四变形例的电子部件1D的构造的剖视图。
图16所示的电子部件1D在绝缘层I4中没有设置空洞51、52这一点上，与图14所示的电子部件1B不同。其他基本结构与图14所示的电子部件1B相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第四变形例的电子部件1D所例示的那样，也可以不在绝缘层I4上设置空洞51、52。
图17是用于说明第五变形例的电子部件1E的构造的剖视图。
图17所示的电子部件1E在不设置空洞52而残留有牺牲图案46这一点上，与图13所示的电子部件1A不同。其他基本结构与图13所示的电子部件1A相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第五变形例的电子部件1E所例示的那样，也可以使一部分牺牲图案残留。
图18是用于说明第六变形例的电子部件1F的构造的剖视图。
图18所示的电子部件1F与图17所示的电子部件1E的不同点在于，省略了空洞51，通过绝缘层I1～I4填充螺旋状的导体图案13、23、33、43的内径区域。其他基本结构与图17所示的电子部件1E相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第六变形例的电子部件1F所例示的那样，并非必须在螺旋状的导体图案的内径区域设置空洞。
图19是用于说明第七变形例的电子部件1G的构造的剖视图。
图19所示的电子部件1G在不设置空洞51而残留有牺牲图案17、27、37、47这一点上，与图17所示的电子部件1E不同。其他基本结构与图17所示的电子部件1E相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第七变形例的电子部件1G所例示的那样，也可以在螺旋状的导体图案的内径区域残留牺牲图案。
图20是用于说明第八变形例的电子部件1H的构造的剖视图。
图20所示的电子部件1H在电介质膜4的表面以及作为上部电极的导体图案15的表面被钝化膜5覆盖这一点上，与图13所示的电子部件1A不同。其他基本结构与图13所示的电子部件1A相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。作为钝化膜5的材料，能够使用与电介质膜4相同的材料。这样，如果用钝化膜5覆盖电介质膜4的表面和导体图案15的表面，则能够得到气密性、绝缘性更高的电容器结构。
图21是用于说明第九变形例的电子部件1I的构造的剖视图。
图21所示的电子部件1I在省略了空洞51、52这一点上与图20所示的电子部件1H不同。其他基本结构与图20所示的电子部件1H相同，因此对相同的要素标注相同的附图标记，并省略重复的说明。如第九变形例的电子部件1I所例示的那样，也可以省略空洞51、52这两者。
以上，对本发明的优选的实施方式进行了说明，但本发明并不限定于上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种变更，当然这些也包含在本发明的范围内。
例如，在上述实施方式中，以将本发明应用于LC滤波器的情况为例进行了说明，但成为本发明的对象的电子部件并不限定于LC滤波器，也可以应用于组合了LCR元件的电子部件等其他种类的电子部件。
此外，对于平坦化层3、电介质膜4和绝缘层I1的材料没有特别限定，只要平坦化层3和绝缘层I1的密合性比电介质膜4和绝缘层I1的密合性低，则可以使用任意的材料。
Claims (3)
1.一种电子部件，具备：
基板；
覆盖所述基板的表面的平坦化层；
设置于所述平坦化层上并包含下部电极的第一导体层；
由与所述平坦化层不同的材料构成、覆盖所述平坦化层和所述第一导体层的电介质膜；
经由所述电介质膜层叠于所述下部电极的上部电极；
覆盖所述第一导体层、所述电介质膜以及所述上部电极的第一绝缘层；以及
在所述第一绝缘层上交替层叠的多个第二导体层以及多个第二绝缘层，
与所述电介质膜和所述第一绝缘层的密合性相比，所述平坦化层和所述第一绝缘层的密合性更低，
所述第一绝缘层的外周部不经由所述电介质膜而与所述平坦化层相接，
在所述多个第二绝缘层的一部分设置有空洞，
所述多个第二导体层包含构成电感器的螺旋状的导体图案，
所述空洞在俯视时位于所述螺旋状的导体图案的内径区域。
2.根据权利要求1所述的电子部件，其中，
所述平坦化层在所述空洞的底部露出。
3.一种电子部件的制造方法，具备：
用平坦化层覆盖基板的表面的工序；
在所述平坦化层上形成包含下部电极的第一导体层的工序；
利用由与所述平坦化层不同的材料构成的电介质膜覆盖所述平坦化层和所述第一导体层的工序；
经由所述电介质膜在所述下部电极上层叠上部电极的工序；
在去除所述电介质膜的外周部后，形成覆盖所述第一导体层、所述电介质膜以及所述上部电极的第一绝缘层的工序；
在所述第一绝缘层上交替地层叠多个第二导体层和多个第二绝缘层的工序；以及
在所述多个第二绝缘层的一部分形成空洞的工序，
与所述电介质膜和所述第一绝缘层的密合性相比，所述平坦化层和所述第一绝缘层的密合性更低，
所述多个第二导体层包含构成电感器的螺旋状的导体图案，
所述空洞在俯视时位于所述螺旋状的导体图案的内径区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020109253A JP2022006781A (ja) | 2020-06-25 | 2020-06-25 | 電子部品及びその製造方法 |
| JP2020-109253 | 2020-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113851326A CN113851326A (zh) | 2021-12-28 |
| CN113851326B true CN113851326B (zh) | 2023-05-16 |
Family
ID=78975110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110691163.9A Active CN113851326B (zh) | 2020-06-25 | 2021-06-22 | 电子部件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11967469B2 (zh) |
| JP (1) | JP2022006781A (zh) |
| CN (1) | CN113851326B (zh) |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643804A (en) * | 1993-05-21 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a hybrid integrated circuit component having a laminated body |
| JPH10241946A (ja) * | 1997-02-28 | 1998-09-11 | Taiyo Yuden Co Ltd | 積層複合電子部品 |
| JP3934366B2 (ja) * | 2001-07-02 | 2007-06-20 | アルプス電気株式会社 | 薄膜キャパシタ素子の製造方法 |
| JP4206293B2 (ja) * | 2003-04-25 | 2009-01-07 | 京セラ株式会社 | 薄膜コンデンサおよびそれを用いたコンデンサ基板 |
| JP4574383B2 (ja) * | 2005-02-16 | 2010-11-04 | 京セラ株式会社 | 薄膜コンデンサおよび配線基板 |
| WO2006117912A1 (ja) | 2005-04-27 | 2006-11-09 | Murata Manufacturing Co., Ltd | 薄膜キャパシタおよびその製造方法 |
| WO2007046173A1 (ja) | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
| JP2007142109A (ja) | 2005-11-17 | 2007-06-07 | Tdk Corp | 電子部品 |
| JP4916715B2 (ja) * | 2005-12-21 | 2012-04-18 | 富士通株式会社 | 電子部品 |
| JP2007180093A (ja) * | 2005-12-27 | 2007-07-12 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
| JP2007300002A (ja) * | 2006-05-01 | 2007-11-15 | Tdk Corp | 電子部品 |
| JP2008027982A (ja) * | 2006-07-18 | 2008-02-07 | Tdk Corp | Ｌｃ複合部品 |
| JP2008034626A (ja) | 2006-07-28 | 2008-02-14 | Tdk Corp | 電子部品及びその製造方法 |
| US8124490B2 (en) * | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| JP2010045297A (ja) * | 2008-08-18 | 2010-02-25 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
| JP5672678B2 (ja) * | 2009-08-21 | 2015-02-18 | Tdk株式会社 | 電子部品及びその製造方法 |
| JP5921074B2 (ja) * | 2011-03-17 | 2016-05-24 | 株式会社村田製作所 | 積層基板の製造方法 |
| JP6593209B2 (ja) * | 2016-02-05 | 2019-10-23 | 株式会社村田製作所 | 電子部品 |
| JP6764658B2 (ja) * | 2016-02-05 | 2020-10-07 | 株式会社村田製作所 | 電子部品 |
| JP6593262B2 (ja) * | 2016-07-06 | 2019-10-23 | 株式会社村田製作所 | 電子部品 |
| JP6372640B2 (ja) * | 2016-07-07 | 2018-08-15 | 株式会社村田製作所 | キャパシタ |
| US10468187B2 (en) * | 2016-08-05 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
| JP6863458B2 (ja) * | 2017-05-15 | 2021-04-21 | 株式会社村田製作所 | 積層型電子部品 |
| JP7180619B2 (ja) | 2020-01-10 | 2022-11-30 | Tdk株式会社 | 電子部品及びその製造方法 |
| JP7283434B2 (ja) * | 2020-04-20 | 2023-05-30 | 株式会社村田製作所 | 集積受動部品 |
-
2020
- 2020-06-25 JP JP2020109253A patent/JP2022006781A/ja active Pending
-
2021
- 2021-05-26 US US17/330,929 patent/US11967469B2/en active Active
- 2021-06-22 CN CN202110691163.9A patent/CN113851326B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11967469B2 (en) | 2024-04-23 |
| US20210407737A1 (en) | 2021-12-30 |
| JP2022006781A (ja) | 2022-01-13 |
| CN113851326A (zh) | 2021-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109390138B (zh) | 电感器部件 | |
| US8048766B2 (en) | Integrated circuit on high performance chip | |
| CN101067985B (zh) | 电子器件 | |
| JP2007074727A (ja) | 音響共振器を含む集積回路 | |
| CN113053667B (zh) | 电子部件 | |
| CN113115509A (zh) | 电子部件及其制造方法 | |
| CN107045913B (zh) | 电子部件 | |
| US6350623B1 (en) | Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same | |
| TWI430301B (zh) | 薄膜元件之製造方法 | |
| CN113851326B (zh) | 电子部件及其制造方法 | |
| US7872853B2 (en) | Thin film capacitor, manufacturing method of the same, and electronic component | |
| JP7548999B2 (ja) | 電子部品及びその製造方法 | |
| US11776947B2 (en) | Electronic component and manufacturing method therefor | |
| CN107045917B (zh) | 电子部件 | |
| US20230005667A1 (en) | Electronic component and its manufacturing method | |
| CN101026155B (zh) | 薄膜器件 | |
| WO2022181201A1 (ja) | 電子部品及びその製造方法 | |
| JP7529562B2 (ja) | 電子部品及びその製造方法 | |
| US20230397338A1 (en) | Electronic component | |
| EP4432812A1 (en) | Method of forming an integrated device with multiple capacitors by patterning a barrier after anodization | |
| US20220246715A1 (en) | Capacitor unit and manufacturing process thereof | |
| WO2019167456A1 (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP2022103601A (ja) | 電子部品及びその製造方法 | |
| JP2021510457A (ja) | チップインダクタおよびその製造方法 | |
| CN117457575A (zh) | 高压隔离器件的制作方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |