CN113841254A - 双向开关模块和双向开关 - Google Patents

双向开关模块和双向开关 Download PDF

Info

Publication number
CN113841254A
CN113841254A CN202080037026.7A CN202080037026A CN113841254A CN 113841254 A CN113841254 A CN 113841254A CN 202080037026 A CN202080037026 A CN 202080037026A CN 113841254 A CN113841254 A CN 113841254A
Authority
CN
China
Prior art keywords
source electrode
gate electrode
comb
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080037026.7A
Other languages
English (en)
Inventor
一柳贵志
木下雄介
鹿又龙介
野村雅则
石田秀俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN113841254A publication Critical patent/CN113841254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明所要克服的问题是提供一种各自均使得大量电流能够流经的双向开关模块和双向开关。双向开关模块(100)包括多个双向开关(1)和安装板(200)。多个双向开关(1)中的各双向开关(1)包括第一源电极、第一栅电极、第二栅电极和第二源电极。在安装板(200)上安装有多个双向开关(1)。在双向开关模块(100)中，多个双向开关(1)并联连接。

Description

双向开关模块和双向开关
技术领域
本发明通常涉及双向开关模块和双向开关。更特别地，本发明涉及包括具有两个栅电极的双向开关的双向开关模块，并且还涉及这样的具有两个栅电极的双向开关。
背景技术
在现有技术中提出了双栅极型(也称为“双重栅极型”)半导体元件作为示例性双向开关(例如，参见专利文献1)。
专利文献1公开了半导体元件容纳在封装体中的示例。
专利文献1的半导体元件包括：半导体多层结构；第一欧姆电极(第一源电极)和第二欧姆电极(第二源电极)，其以彼此间隔开的方式形成在半导体多层结构上；以及第一栅电极和第二栅电极，其按该顺序从第一欧姆电极朝向第二欧姆电极形成在第一欧姆电极和第二欧姆电极之间。
第一欧姆电极包括多个第一欧姆电极指状体(第一源电极梳齿部)。第二欧姆电极包括多个第二欧姆电极指状体(第二源电极梳齿部)。第一栅电极包括多个第一栅电极指状体(第一栅电极梳齿部)。第二栅电极包括多个第二栅电极指状体(第二栅电极梳齿部)。半导体元件包括多个双栅极晶体管单元，在这多个双栅极晶体管单元中的各双栅极晶体管单元中，第一栅电极指状体和第二栅电极指状体按该顺序布置在第一欧姆电极指状体和第二欧姆电极指状体之间。
半导体元件包括S1电极焊盘(第一源电极焊盘)、S2电极焊盘(第二源电极焊盘)、G1电极焊盘(第一栅电极焊盘)和G2电极焊盘(第二栅电极焊盘)。S1电极焊盘经由S1电极线连接至第一欧姆电极的各个第一欧姆电极指状体。S2电极焊盘经由S2电极线连接至第二欧姆电极的各个第二欧姆电极指状体。G1电极焊盘经由G1电极线连接至第一栅电极的各个第一栅电极指状体。G2电极焊盘经由G2电极线连接至第二栅电极的各个第二栅电极指状体。
在双向开关的领域，对使得更大量的电流能够流经双向开关的需求越来越大。
现有技术文献
专利文献
专利文献1：WO 2011/064955 A1
发明内容
本发明的目的是提供各自均有助于使得大量电流能够流经的双向开关模块和双向开关。
根据本发明的一方面的一种双向开关模块包括多个双向开关和安装板。所述多个双向开关中的各双向开关包括第一源电极、第一栅电极、第二栅电极和第二源电极。在所述安装板上，安装有所述多个双向开关。在所述双向开关模块中，所述多个双向开关并联连接。
根据本发明的另一方面的一种双向开关包括第一源电极、第一栅电极、第二栅电极和第二源电极。所述第一源电极包括多个第一源电极梳齿部。所述第一栅电极包括多个第一栅电极梳齿部。所述第二栅电极包括多个第二栅电极梳齿部。所述第二源电极包括多个第二源电极梳齿部。在所述双向开关中，所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置。在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置。所述双向开关还包括第一源电极焊盘、第一栅电极焊盘、第二栅电极焊盘和第二源电极焊盘。所述第一源电极焊盘电连接至所述多个第一源电极梳齿部。所述第一栅电极焊盘电连接至所述多个第一栅电极梳齿部。所述第二栅电极焊盘电连接至所述多个第二栅电极梳齿部。所述第二源电极焊盘电连接至所述多个第二源电极梳齿部。所述双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边。所述第一源电极焊盘沿着所述第一边布置。所述第二源电极焊盘沿着所述第二边布置。所述第一栅电极焊盘沿着所述第三边布置。所述第二栅电极焊盘沿着所述第四边布置。所述第一栅电极焊盘和所述第一源电极焊盘之间的距离比所述第一栅电极焊盘和所述第二源电极焊盘之间的距离短。所述第二栅电极焊盘和所述第二源电极焊盘之间的距离比所述第二栅电极焊盘和所述第一源电极焊盘之间的距离短。
根据本发明的又一方面的一种双向开关包括第一源电极、第一栅电极、第二栅电极和第二源电极。所述第一源电极包括多个第一源电极梳齿部。所述第一栅电极包括多个第一栅电极梳齿部。所述第二栅电极包括多个第二栅电极梳齿部。所述第二源电极包括多个第二源电极梳齿部。在所述双向开关中，所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置。在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置。所述双向开关还包括第一源电极焊盘、两个第一栅电极焊盘、两个第二栅电极焊盘和第二源电极焊盘。所述第一源电极焊盘电连接至所述多个第一源电极梳齿部。所述两个第一栅电极焊盘电连接至所述多个第一栅电极梳齿部。所述两个第二栅电极焊盘电连接至所述多个第二栅电极梳齿部。所述第二源电极焊盘电连接至所述多个第二源电极梳齿部。所述双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边。所述第一源电极焊盘沿着所述第一边布置。所述第二源电极焊盘沿着所述第二边布置。所述两个第一栅电极焊盘中的一个第一栅电极焊盘和所述两个第二栅电极焊盘中的一个第二栅电极焊盘沿着所述第三边布置。在所述第一源电极焊盘和所述第二源电极焊盘之间，所述一个第一栅电极焊盘离所述第一源电极焊盘比离所述第二源电极焊盘更近，并且所述一个第二栅电极焊盘离所述第二源电极焊盘比离所述第一源电极焊盘更近。所述两个第一栅电极焊盘中的另一第一栅电极焊盘和所述两个第二栅电极焊盘中的另一第二栅电极焊盘沿着所述第四边布置。在所述第一源电极焊盘和所述第二源电极焊盘之间，所述另一第一栅电极焊盘离所述第一源电极焊盘比离所述第二源电极焊盘更近，并且所述另一第二栅电极焊盘离所述第二源电极焊盘比离所述第一源电极焊盘更近。
附图说明
图1是根据第一实施例的双向开关模块的平面图；
图2示出针对该双向开关模块中所包括的各双向开关的平面图中的布局；
图3是如沿图2所示的平面A-A所截取的该双向开关模块中所包括的各双向开关的截面图；
图4是根据第一实施例的第一变形例的双向开关模块的平面图；
图5是根据第一实施例的第二变形例的双向开关模块的平面图；
图6是根据第一实施例的第三变形例的双向开关模块的平面图；
图7是根据第二实施例的双向开关模块的平面图；
图8示出针对该双向开关模块中所包括的各双向开关的平面图中的布局；
图9是根据第三实施例的双向开关模块的平面图；
图10A示出针对该双向开关模块中所包括的两个类型的双向开关中的一个双向开关的平面图中的布局；
图10B示出针对该双向开关模块中所包括的两个类型的双向开关中的另一双向开关的平面图中的布局；
图11是根据第四实施例的双向开关模块的平面图；
图12示出针对该双向开关模块中所包括的各双向开关的平面图中的布局；以及
图13是根据第五实施例的双向开关模块的平面图。
具体实施方式
在以下对实施例及其变形例的说明中提到的图1至图13都是示意图。因此，在图1至图13中示出的各个构成元件的尺寸(包括厚度)的比并不总是反映这些构成元件的实际尺寸比。
(第一实施例)
将参考图1至图3来说明根据第一实施例的双向开关模块100。
(1)概述
如图1所示，双向开关模块100包括多个(例如，三个)双向开关1和安装板200。如图2和图3所示，多个双向开关1中的各双向开关1包括第一源电极71、第一栅电极81、第二栅电极82和第二源电极72。如图1所示，多个双向开关1安装在安装板200上。在本实施例中，安装板200例如包括与多个双向开关1以一对一的方式相关联的多个裸片焊盘部202。多个双向开关1中的各双向开关1安装在多个裸片焊盘部202中的关联的裸片焊盘部202上。将多个双向开关1中的各双向开关1安装在多个裸片焊盘部202中的关联的裸片焊盘部202上使得双向开关1能够接合到裸片焊盘部202。将双向开关1和裸片焊盘部202接合的接合部由诸如焊料或导电浆料等的裸片接合材料制成。在双向开关模块100中，多个双向开关1并联连接。
(2)双向开关模块的构成元件
接着，将进一步详细说明双向开关模块100的各个构成元件。
(2.1.1)双向开关
如图3所示，双向开关1例如包括基板2、第一氮化物半导体层4、第二氮化物半导体层5、第一源电极71、第一栅电极81、第二栅电极82和第二源电极72。另外，双向开关1还包括第一p型层61和第二p型层62。
双向开关1是基于双重栅极型GaN的栅极注入晶体管(GIT)。基板2例如可以是硅基板，并且具有导电性。第一氮化物半导体层4例如可以是GaN层。第二氮化物半导体层5例如可以是AlGaN层。第一p型层61例如可以是p型AlGaN层。第二p型层62例如可以是p型AlGaN层。用作第一p型层61和第二p型层62各自的p型AlGaN层可以但不必具有与用作第二氮化物半导体层5的AlGaN层相同的Al组成比(例如，0.2)。如本文所使用的，Al组成比是指在p型AlGaN层由通式AlxGa1-xN表示的情况下的x值，并且是Al与Al和Ga的总和的摩尔比。第一p型层61和第二p型层62各自不必是p型AlGaN层，但例如也可以是p型GaN层。
当在相对于基板2定义的厚度方向上的平面中观看时，基板2例如可以具有正方形的外周形状。然而，这仅是示例，并且不应被解释为限制性的。可替代地，基板2在平面图中也可以具有矩形的外周形状。
基板2与第一源电极71、第二源电极72、第一栅电极81和第二栅电极82全部电绝缘。
第一氮化物半导体层4形成在基板2上方。第二氮化物半导体层5形成在第一氮化物半导体层4上。第二氮化物半导体层5与第一氮化物半导体层4相比具有更大的带隙。第一源电极71形成在第二氮化物半导体层5上。第一栅电极81形成在第二氮化物半导体层5上方并且与第一源电极71分隔开。第二栅电极82也形成在第二氮化物半导体层5上方并且与第一栅电极81分隔开。第二源电极72形成在第二氮化物半导体层5上并且与第二栅电极82分隔开。第一p型层61插入在第一栅电极81和第二氮化物半导体层5之间。第二p型层62插入在第二栅电极82和第二氮化物半导体层5之间。在该双向开关1中，在基板2上形成包括第一氮化物半导体层4、第二氮化物半导体层5、第一p型层61和第二p型层62的多层堆叠体10。
在双向开关1中，第二氮化物半导体层5与第一氮化物半导体层4一起形成异质结HJ1。在第一氮化物半导体层4的位于异质结HJ1附近的区域中，产生了二维电子气。包括二维电子气的区域(以下也称为“二维电子气层”)可以用作n沟道层(电子传导层)。
第一氮化物半导体层4以缓冲层3插入在第一氮化物半导体层4和基板2之间的状态形成在基板2上方。在本实施例中，多层堆叠体10包括缓冲层3。在该多层堆叠体10中，缓冲层3、第一氮化物半导体层4和第二氮化物半导体层5按该顺序布置，使得缓冲层3位于比多层堆叠体10的任何其它层离基板2更近的位置。另外，多层堆叠体10还包括形成在第二氮化物半导体层5上的第一p型层61和第二p型层62。缓冲层3例如可以是未掺杂的GaN层。用作第一氮化物半导体层4的GaN层例如可以是未掺杂的GaN层。用作第二氮化物半导体层5的AlGaN层例如可以是未掺杂的AlGaN层。缓冲层3、第一氮化物半导体层4和第二氮化物半导体层5各自例如可以包括在它们通过金属有机化合物气相外延(MOVPE)工艺的生长期间不可避免地包含在内的Mg、H、Si、C、O和其它杂质。
第一p型层61和第二p型层62仅部分地覆盖第二氮化物半导体层5的表面51。因此，第二氮化物半导体层5的表面51包括被第一p型层61和第二p型层62覆盖的区域以及未被第一p型层61和第二p型层62覆盖的区域。第一p型层61和第二p型层62彼此间隔开。
第一源电极71和第二源电极72形成在第二氮化物半导体层5的表面51中的未被第一p型层61和第二p型层62覆盖的区域上。第一源电极71和第二源电极72彼此间隔开。第一源电极71和第二源电极72电连接至异质结HJ1。如本文所使用的，如果两个构件“电连接”，则该短语意味着两个构件彼此欧姆接触。第一源电极71和第二源电极72各自例如包括Ti和Al。
第一栅电极81以第一p型层61插入在第一栅电极81和第二氮化物半导体层5之间的状态设置在第二氮化物半导体层5上方。同样地，第二栅电极82以第二p型层62插入在第二栅电极82和第二氮化物半导体层5之间的状态设置在第二氮化物半导体层5上方。第一栅电极81和第二栅电极82分别与第一p型层61和第二p型层62欧姆接触。第一栅电极81和第二栅电极82各自例如包括Pd和Au。
基板2例如可以具有落在从100μm到1000μm的范围内的厚度。缓冲层3例如可以具有落在从100nm到3000nm的范围内的厚度。第一氮化物半导体层4例如可以具有落在从100nm到700nm的范围内的厚度。第二氮化物半导体层5例如可以具有落在从20nm到100nm的范围内的厚度。第一p型层61和第二p型层62各自可以具有落在从50nm到300nm的范围内的厚度。
在双向开关1中，如图2所示，第一源电极71包括多个(例如，在图2所示的示例中为六个)第一源电极梳齿部711。第一栅电极81包括多个(例如，在图2所示的示例中为十个)第一栅电极梳齿部811。第二栅电极82包括多个(例如，在图2所示的示例中为十个)第二栅电极梳齿部821。第二源电极72包括多个(例如，在图2所示的示例中为五个)第二源电极梳齿部721。
多个第一源电极梳齿部711和多个第二源电极梳齿部721一个接一个地交替布置。在各对彼此相邻的第一源电极梳齿部711和第二源电极梳齿部721之间，多个第一栅电极梳齿部811中的一个第一栅电极梳齿部811和多个第二栅电极梳齿部821中的一个第二栅电极梳齿部821按该顺序从第一源电极梳齿部711朝向第二源电极梳齿部721并排布置。在以下的说明中，在双向开关1的平面图中第一源电极梳齿部711、第一栅电极梳齿部811和第二栅电极梳齿部821并排布置的方向在下文中将被称为“预定方向”。
各对在预定方向上彼此相邻的第一栅电极梳齿部811和第二栅电极梳齿部821彼此间隔开。在预定方向上彼此相邻的第一栅电极梳齿部811和第二栅电极梳齿部821之间的距离比在预定方向上彼此相邻的第一p型层61和第二p型层62之间的距离长。在预定方向上彼此相邻的第一栅电极梳齿部811和第一源电极梳齿部711彼此间隔开。在预定方向上彼此相邻的第二栅电极梳齿部821和第二源电极梳齿部721也彼此间隔开。
双向开关1还包括第一源电极焊盘S1、第一栅电极焊盘G1、第二源电极焊盘S2和第二栅电极焊盘G2。
第一源电极焊盘S1电连接至多个第一源电极梳齿部711。第一源电极焊盘S1具有沿预定方向拉长的细长(直线)形状。第一源电极焊盘S1在针对其所定义的短边方向(即，宽度方向)上的一端连接至多个第一源电极梳齿部711。因此，在该双向开关1中，第一源电极焊盘S1和多个第一源电极梳齿部711的组合限定了梳形状。针对第一源电极焊盘S1所定义的短边方向是在双向开关1的平面图中与预定方向垂直的方向。第一源电极焊盘S1具有在长边方向上的第一端111和第二端112。
第一栅电极焊盘G1在与预定方向垂直的方向上面向第一源电极焊盘S1的第一端111。
第一栅电极焊盘G1电连接至第一栅电极81的多个第一栅电极梳齿部811。在本实施例中，第一栅电极81包括连接至多个第一栅电极梳齿部811的第一栅电极梳骨部812。第一栅电极梳骨部812具有沿预定方向拉长的细长(直线)形状。因此，在该双向开关1中，包括第一栅电极梳骨部812和多个第一栅电极梳齿部811的第一栅电极81具有梳形状。当在厚度方向上的平面中观看双向开关1时，第一栅电极梳骨部812与第一源电极焊盘S1相邻。第一栅电极梳骨部812在针对双向开关1所定义的厚度方向上位于与多个第一源电极梳齿部711不同的层中，并且与多个第一源电极梳齿部711不接触。换句话说，在针对双向开关1所定义的厚度方向上在第一栅电极梳骨部812和多个第一源电极梳齿部711之间插入有具有电绝缘性的绝缘层(诸如层间绝缘膜等)。
第一栅电极焊盘G1经由布线部813(其从第一栅电极焊盘G1朝向第一源电极焊盘S1延伸)和第一栅电极梳骨部812电连接至多个第一栅电极梳齿部811。第一栅电极焊盘G1在平面图中例如可以具有正方形形状。然而，这仅是示例，并且不应被解释为限制性的。可替代地，第一栅电极焊盘G1在平面图中也可以具有矩形形状。当在预定方向上测量时，第一栅电极焊盘G1的长度比第一源电极焊盘S1的长度短。
第二源电极焊盘S2电连接至多个第二源电极梳齿部721。第二源电极焊盘S2具有在预定方向上拉长的细长(直线)形状。第二源电极焊盘S2在针对其所定义的短边方向(即，宽度方向)上的一端连接至多个第二源电极梳齿部721。因此，在该双向开关1中，第二源电极焊盘S2和多个第二源电极梳齿部721的组合限定了梳形状。针对第二源电极焊盘S2所定义的短边方向是在双向开关1的平面图中与预定方向垂直的方向。第二源电极焊盘S2具有长边方向上的第一端121和第二端122。
第二栅电极焊盘G2在与预定方向垂直的方向上面向第二源电极焊盘S2的第一端121。
第二栅电极焊盘G2电连接至第二栅电极82的多个第二栅电极梳齿部821。在本实施例中，第二栅电极82包括连接至多个第二栅电极梳齿部821的第二栅电极梳骨部822。第二栅电极梳骨部822具有在预定方向上拉长的细长(直线)形状。因此，在该双向开关1中，包括第二栅电极梳骨部822和多个第二栅电极梳齿部821的第二栅电极82具有梳形状。当在厚度方向上的平面中观看双向开关1时，第二栅电极梳骨部822与第二源电极焊盘S2相邻。第二栅电极梳骨部822在针对双向开关1所定义的厚度方向上位于与多个第二源电极梳齿部721不同的层中，并且与多个第二源电极梳齿部721不接触。换句话说，在针对双向开关1所定义的厚度方向上在第二栅电极梳骨部822和多个第二源电极梳齿部721之间插入具有电绝缘性的绝缘层(诸如层间绝缘膜等)。
第二栅电极焊盘G2经由布线部823(其从第二栅电极焊盘G2朝向第二源电极焊盘S2延伸)和第二栅电极梳骨部822电连接至多个第二栅电极梳齿部821。第二栅电极焊盘G2在平面图中可以具有正方形形状。然而，这仅是示例，并且不应被解释为限制性的。可替代地，第二栅电极焊盘G2在平面图中也可以具有矩形形状。当在预定方向上测量时，第二栅电极焊盘G2的长度比第二源电极焊盘S2的长度短。
双向开关1还包括钝化膜9(参见图1)。钝化膜9在第二氮化物半导体层5的表面51上覆盖第一源电极71、第一栅电极81、第二栅电极81、第二源电极72和其它构件。另外，如图1所示，钝化膜9具有多个(例如，在该示例中为四个)开口91-94，这多个开口91-94分别是以一对一的方式针对第一源电极焊盘S1、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2所设置的，以使第一源电极焊盘S1、第一栅电极焊盘G1，第二栅电极焊盘G2和第二源电极焊盘S2暴露。
当在针对双向开关1所定义的厚度方向上的平面中观看时，双向开关1的外周形状与基板2的外周形状大致相同。双向开关1的外周形状例如可以是正方形。然而，这仅是示例，并且不应被解释为限制性的。可替代地，双向开关1的外周形状例如也可以是矩形。
如图2所示，双向开关1具有在平面图中彼此平行的第一边11和第二边12以及在平面图中彼此平行的第三边13和第四边14。在第一边11与第三边13和第四边14各自之间形成的角度以及在第二边12与第三边13和第四边14各自之间形成的角度都是90度。在双向开关1中，在平面图中沿着钝化膜9、多层堆叠体10或基板2的外周的轮廓具有第一边11至第四边14。
第一源电极焊盘S1沿着第一边11布置。第二源电极焊盘S2沿着第二边12布置。第一栅电极焊盘G1和第二栅电极焊盘G2沿着第三边13布置。在与第三边13对齐的方向上，第一源电极焊盘S1(的第一端111)、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2(的第一端121)按该顺序并排布置。在双向开关1中，第一源电极焊盘S1的第一端111、第一源电极焊盘S1的第二端112、第二源电极焊盘S2的第一端121和第二源电极焊盘S2的第二端122在平面图中分别位于双向开关1的四个角处。
(2.1.2)双向开关的操作
在以下的说明中，为了方便起见，在第一栅电极81和第一源电极71之间未施加等于或大于第一阈值(例如，1.3V)的电压的状态在下文将被称为“第一栅电极81处于断开(OFF)状态”的状态。另一方面，在第一栅电极81具有更高电位的情况下在第一栅电极81和第一源电极71之间施加等于或大于第一阈值的电压的状态在下文将被称为“第一栅电极81处于接通(ON)状态”的状态。此外，在第二栅电极82和第二源电极72之间未施加等于或大于第二阈值(例如，1.3V)的电压的状态在下文将被称为“第二栅电极82处于断开状态”的状态。另一方面，在第二栅电极82具有更高电位的情况下在第二栅电极82和第二源电极72之间施加等于或大于第二阈值的电压的状态在下文将被称为“第二栅电极82处于接通状态”的状态。
双向开关1包括上述的第一p型层61和第二p型层62，由此被实现为常关(OFF)型晶体管。在本实施例中，晶体管是横向晶体管。当第一栅电极81处于断开状态时，第一p型层61在第一p型层61自身的正下方并且在第二氮化物半导体层5和第一氮化物半导体层4之间形成耗尽层。当第二栅电极82处于断开状态时，第二p型层62在第二p型层62自身的正下方并且在第二氮化物半导体层5和第一氮化物半导体层4之间形成耗尽层。当第一栅电极81处于接通状态时，双向开关1可以将第一栅电极梳齿部811和第一源电极梳齿部711与二维电子气层连接在一起。换句话说，在双向开关1中，当第一栅电极811处于接通状态时，在第一栅电极梳齿部811和第一源电极梳齿部711之间，二维电子气层未被耗尽层遮断。另外，当第二栅电极82处于接通状态时，双向开关1可以将第二栅电极梳齿部821和第二源电极梳齿部721与二维电子气层连接在一起。换句话说，在双向开关1中，当第二栅电极82处于接通状态时，在第二栅电极梳齿部821和第二源电极梳齿部721之间，二维电子气层未被耗尽层遮断。
在第一栅电极81处于断开状态并且第二栅电极82处于断开状态的情况下(即，在第一操作模式中)，双向开关1不允许电流在第一源电极71和第二源电极72之间在任何方向上流动。更具体地，在第一操作模式中，当第一源电极71具有比第二源电极72高的电位时，从第一源电极71朝向第二源电极72流动的电流被遮断。另外，当第二源电极72具有比第一源电极71高的电位时，从第二源电极72朝向第一源电极71流动的电流被遮断。
在第一栅电极81处于接通状态并且第二栅电极82处于接通状态的情况下(即，在第二操作模式中)，双向开关1允许电流在第一源电极71和第二源电极72之间双向地流动。更具体地，在第二操作模式中，当第一源电极71具有比第二源电极72高的电位时，电流从第一源电极71朝向第二源电极72流动。另外，当第二源电极72具有比第一源电极71高的电位时，电流从第二源电极72朝向第一源电极71流动。
在第一栅电极81处于接通状态并且第二栅电极82处于断开状态的情况下(即，在第三操作模式中)，双向开关1用作二极管。更具体地，在第三操作模式中，当第一源电极71具有比第二源电极72高的电位时，从第一源电极71朝向第二源电极72流动的电流被遮断。另外，当第二源电极72具有比第一源电极71高至少第二阈值电压的电位时，电流从第二源电极72朝向第一源电极71流动。
在第一栅电极81处于断开状态并且第二栅电极82处于接通状态的情况下(即，在第四操作模式中)，双向开关1用作二极管。更具体地，在第四操作模式中，当第二源电极72具有比第一源电极71高的电位时，从第二源电极72朝向第一源电极71流动的电流被遮断。另外，当第一源电极71具有比第二源电极72高至少第一阈值电压的电位时，电流从第一源电极71朝向第二源电极72流动。
在上述的双向开关1中，第一阈值电压和第二阈值电压具有相同的值。可替代地，第一阈值电压和第二阈值电压也可以具有不同的值。第一阈值电压在这里是指如下的阈值电压，其中在该阈值电压，由于在第一栅电极81的第一栅电极梳齿部811的下侧扩展以遮断二维电子气层的耗尽层的收缩，因此允许电流流经二维电子气层。第二阈值电压在这里是指如下的阈值电压，其中在该阈值电压，由于在第二栅电极82的第二栅电极梳齿部821的下侧扩展以遮断二维电子气层的耗尽层的收缩，因此允许电流流经二维电子气层。
(2.2)安装板
如图1所示，安装板200包括绝缘基板201、第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2。
绝缘基板201例如可以但不必是诸如氮化铝基板、氧化铝基板或氮化硅基板等的陶瓷基板。当在针对绝缘基板201所定义的厚度方向上观看时，绝缘基板201可以但不必具有矩形的外周形状。
第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2布置在绝缘基板201上，并且全部沿多个双向开关1并排布置的方向延伸。第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2各自具有细长(直线)形状。第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2各自被布置成使得其长边方向与多个双向开关1并排布置的方向对齐。第一源极布线部SS1和第二源极布线部SS2各自适当地具有比第一栅极布线部GG1和第二栅极布线部GG2各自宽的线宽度。
在安装板200上，第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2在平面图中按该顺序并排布置。在本实施例中，多个双向开关1设置在第一栅极布线部GG1和第二栅极布线部GG2之间，并且与第一栅极布线部GG1和第二栅极布线部GG2不接触。
另外，安装板200还包括多个(例如，三个)第一栅极布线延长部GG11和多个(例如，三个)第二栅极布线延长部GG21。
多个第一栅极布线延长部GG11从第一栅极布线部GG1朝向第二栅极布线部GG2延伸。多个第一栅极布线延长部GG11各自的长度短于第一栅极布线部GG1和第二栅极布线部GG2之间的距离的一半。
多个第二栅极布线延长部GG21从第二栅极布线部GG2朝向第一栅极布线部GG1延伸。多个第二栅极布线延长部GG21各自的长度短于第一栅极布线部GG1和第二栅极布线部GG2之间的距离的一半。
多个第一栅极布线延长部GG11与多个双向开关1以一对一的方式相关联。多个第一栅极布线延长部GG11各自与多个双向开关1中的关联的双向开关1(的第三边13)相邻。在本实施例中，在以一对一的方式彼此关联的第一栅极布线延长部GG11和双向开关1之间，第一栅极布线延长部GG11经由连接构件(第一栅极线WG1)电连接至双向开关1的第一栅电极焊盘G1。
多个第二栅极布线延长部GG21与多个双向开关1以一对一的方式相关联。多个第二栅极布线延长部GG21各自与多个双向开关1中的关联的双向开关1(的第三边13)相邻。在本实施例中，在以一对一的方式彼此关联的第二栅极布线延长部GG21和双向开关1之间，第二栅极布线延长部GG21经由连接构件(第二栅极线WG2)电连接至双向开关1的第二栅电极焊盘G2。
在安装板200上，多个第一栅极布线延长部GG11和多个第二栅极布线延长部GG21以一对一的方式相对应，并且第一栅极布线延长部GG11各自和第二栅极布线延长部GG21中的相应第二栅极布线延长部GG21被布置成使得它们各自的前端彼此面对。
在安装板200上，第一栅极布线部GG1和第二栅极布线部GG2被布置成在平面图中相对于与长边方向对齐的中心线彼此对称，并且第一源极布线部SS1和第二源极布线部SS2也被布置成在平面图中相对于中心线彼此对称。另外，在安装板200上，多个第一栅极布线延长部GG11和多个第二栅极布线延长部GG21也被布置成在平面图中相对于中心线彼此对称。
(2.3)双向开关模块的其它构成元件
双向开关模块100还包括第一源极线WS1、第一栅极线WG1、第二栅极线WG2和第二源极线WS2。
第一源极线WS1、第一栅极线WG1、第二栅极线WG2和第二源极线WS2各自是接合线。
第一源极线WS1各自将双向开关1中的关联的双向开关1的第一源电极71电连接至安装板200的第一源极布线部SS1。更具体地，各第一源极线WS1将连接至其关联的第一源电极71的第一源电极焊盘S1电连接至第一源极布线部SS1。双向开关模块100针对各个双向开关1提供多个(例如，在图1所示的示例中为十一个)第一源极线WS1，以将双向开关1的第一源电极焊盘S1连接至第一源极布线部SS1。多个第一源极线WS1具有大致相同的长度。
各个第一栅极线WG1将双向开关1中的关联的双向开关1的第一栅电极81电连接至第一栅极布线部GG1。更具体地，各第一栅极线WG1将连接至其关联的第一栅电极81的第一栅电极焊盘G1电连接至从第一栅极布线部GG1延伸出的第一栅极布线延长部GG11中的关联的第一栅极布线延长部GG11。双向开关模块100针对各双向开关1提供单个第一栅极线WG1，以将双向开关1的第一栅电极焊盘G1连接至关联的第一栅极布线延长部GG11。第一栅极线WG1比第一源极线WS1短。
各个第二栅极线WG2将双向开关1中的关联的双向开关1的第二栅电极82电连接至第二栅极布线部GG2。更具体地，各第二栅极线WG2将连接至其关联的第二栅电极82的第二栅电极焊盘G2电连接至从第二栅极布线部GG2延伸出的第二栅极布线延长部GG21中的关联的第二栅极布线延长部GG21。双向开关模块100针对各双向开关1提供单个第二栅极线WG2，以将双向开关1的第二栅电极焊盘G2连接至关联的第二栅极布线延长部GG21。第二栅极线WG2具有与第一栅极线WG1大致相同的长度。
各个第二源极线WS2将双向开关1中的关联的双向开关1的第二源电极72电连接至安装板200的第二源极布线部SS2。更具体地，各第二源极线WS2将连接至其关联的第二源电极72的第二源电极焊盘S2电连接至第二源极布线部SS2。双向开关模块100针对各双向开关1提供多个(例如，在图1所示的示例中为十一个)第二源极线WS2，以将双向开关1的第二源电极焊盘S2连接至第二源极布线部SS2。多个第二源极线WS2具有大致相同的长度。第二源极线WS2具有与第一源极线WS1大致相同的长度。
可选地，双向开关模块100还可以包括封装安装板200上的多个双向开关1的树脂层。在这种情况下，树脂层具有电绝缘性。树脂层可以由例如包含黑色颜料的环氧树脂制成并且具有不透明度。可替代地，安装板200可以形成将多个双向开关1容纳在内的封装体的一部分。
(3)优点
根据第一实施例的双向开关模块100包括多个双向开关1和安装板200。多个双向开关1中的各双向开关1包括第一源电极71、第一栅电极81、第二栅电极82和第二源电极72。在安装板200上安装有多个双向开关1。在双向开关模块100中，多个双向开关1并联连接。
根据该结构，根据第一实施例的双向开关模块100包括并联连接的多个双向开关1，因此使得更大量的电流能够流经自身，从而有助于满足对进一步增加要供给的电流量的需求。
另外，在根据第一实施例的双向开关模块100中，多个双向开关1作为裸芯片安装在单个安装板200上，由此使得能够在减小其总体尺寸的同时使更大量的电流流经自身。
此外，根据第一实施例的双向开关模块100可以使第一栅极线WG1与第二栅极线WG2大致一样长，由此减少供给至双向开关1的第一栅电极焊盘G1的第一栅极信号和供给至第二栅电极焊盘G2的第二栅极信号中的一个栅极信号相对于另一栅极信号被延迟的机会。这可以有助于提高开关速率。
此外，在根据第一实施例的双向开关模块100中，在安装板200的平面图中，第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2按该顺序并排布置，并且多个双向开关1位于第一栅极布线部GG1和第二栅极布线部GG2之间。因此，根据第一实施例的双向开关模块100可以容易地缩短第一栅极线WG1和第二栅极线WG2的长度，由此使得能够减少第一栅极线WG1和第二栅极线WG2的寄生电感。
此外，在根据第一实施例的双向开关模块100中，安装板200还包括多个第一栅极布线延长部GG11和多个第二栅极布线延长部GG21。因此，根据第一实施例的双向开关模块100可以容易地进一步缩短第一栅极线WG1和第二栅极线WG2的长度，由此使得能够进一步减少第一栅极线WG1和第二栅极线WG2的寄生电感。
(第一实施例的第一变形例)
接着，将参考图4来说明根据第一变形例的双向开关模块100A。
根据第一变形例的双向开关模块100A包括安装板200A来代替根据第一实施例的双向开关模块100的安装板200，这是与根据第一实施例的双向开关模块100的主要区别。在以下的说明中，根据该第一变形例的双向开关模块100A中的具有与根据上述第一实施例的双向开关模块100的对应部分相同的功能的任何构成元件均将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
安装板200A包括导体部203。多个双向开关1的各个基板2电连接至导体部203。导体部203包括多个裸片焊盘部204。多个裸片焊盘部204与多个双向开关1以一对一的方式相关联。在多个裸片焊盘部204中的各裸片焊盘部204上，安装有双向开关1中的关联的双向开关1，由此使得各裸片焊盘部204电和机械地连接至其关联的双向开关1。注意，将各基板2接合至其关联的裸片焊盘部204的接合部可以由包括金属颗粒的导电树脂浆料(特别是分散有银颗粒的银浆料)制成，并且适当地由烧结银制成。然而，这仅是示例，并且不应被解释为限制性的。可替代地，接合部也可以由焊料制成。烧结银是通过烧结将银颗粒接合在一起所形成的烧结体。烧结银是多孔银。还可替代地，基板2和裸片焊盘部204例如也可以通过共晶接合或表面活化接合而接合在一起。
导体部203在绝缘基板201上位于第一栅极布线部GG1和第二栅极布线部GG2之间且远离第一栅极布线部GG1和第二栅极布线部GG2。导体部203与第一栅极布线部GG1和第二栅极布线部GG2电绝缘。关于如在第一栅极布线部GG1和第二栅极布线部GG2布置的方向上测量到的导体部203的宽度，导体部203中的位于第一栅极布线延长部GG11和第二栅极布线延长部GG21之间的布线部分比裸片焊盘部204的宽度窄。布线部分与第一栅极布线延长部GG11和第二栅极布线延长部GG21分隔开且电绝缘。
根据第一变形例的双向开关模块100A例如使得多个双向开关1中的各双向开关1的基板2经由导体部203连接至恒电位节点。这使得根据第一变形例的双向开关模块100A与在根据第一实施例的双向开关模块100中允许基板2具有浮动电位的情形相比能够减少电流崩塌。恒电位节点不必是电位变得完全恒定的电位节点，但也可以是可被视为在双向开关模块100A的接通状态时间段期间具有大致恒定电位的电位节点。双向开关模块100A的接通状态时间段与双向开关1的接通状态时间段大致相同。恒电位节点可以是整流器平滑电路中所包括的二极管桥的一对输出端子中的具有较低电位的输出端子。恒电位节点处的电位可以是相对于接地端的正电位或负电位。如果恒电位节点具有负电位，则只要负电位的绝对值等于或小于预定值(例如，150V)，就可以减少电流崩塌。注意，预定值例如根据双向开关1的基板2的厚度、多层堆叠体10(参见图3)的厚度、多层堆叠体10的晶体结构、以及多层堆叠体10之间的结晶度的差异而变化。
在根据第一变形例的双向开关模块100A中，与根据第一实施例的双向开关模块100一样，多个双向开关1也并联连接，由此有助于使得更大量的电流能够流经自身。
(第一实施例的第二变形例)
接着，将参考图5来说明根据第二变形例的双向开关模块100B。
根据第二变形例的双向开关模块100B包括安装板200B来代替根据第一实施例的双向开关模块100的安装板200，这是与根据第一实施例的双向开关模块100的主要区别。在以下的说明中，根据该第二变形例的双向开关模块100B中的具有与根据上述第一实施例的双向开关模块100的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
在安装板200B上，在平面图中第一栅极布线部GG1、第一源极布线部SS1、第二源极布线部SS2和第二栅极布线部GG2按该顺序并排布置。
另外，根据第二变形例的双向开关模块100B包括两个双向开关1A来代替根据第一实施例的双向开关模块100的三个双向开关1中的两个双向开关1。在两个双向开关1A各自中，在平面图中第一源电极焊盘S1、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2布置的方向与双向开关1相比相反。另外，在两个双向开关1A各自中，图2所示的第一源电极71、第一栅电极81、第二栅电极82和第二源电极72布置的方向与双向开关1相比也相反。
多个双向开关1A、1、1A各自安装在安装板200B的多个裸片焊盘部205中的关联的裸片焊盘部205上。多个裸片焊盘部205和多个双向开关1A、1、1A设置在第一源极布线部SS1和第二源极布线部SS2之间并且与第一源极布线部SS1和第二源极布线部SS2不接触。
另外，在根据第二变形例的双向开关模块100B中，安装板200B还包括多个(例如，两个)第一源极布线延长部SS11和多个(例如，两个)第二源极布线延长部SS21。
多个第一源极布线延长部SS11从第一源极布线部SS1朝向第二源极布线部SS2延伸。
多个第二源极布线延长部SS21从第二源极布线部SS2朝向第一源极布线部SS1延伸。
在安装板200B上，多个第一源极布线延长部SS11和多个第二源极布线延长部SS21一个接一个地交替布置。
在根据第二变形例的双向开关模块100B中，多个双向开关1A、1、1A中的一个双向开关分别位于多个第一源极布线延长部SS11和多个第二源极布线延长部SS21中的各对彼此相邻的第一源极布线延长部SS11和第二源极布线延长部SS21之间。在图5所示的示例中，第二源极布线延长部SS21、双向开关1A、第一源极布线延长部SS11、双向开关1、另一第二源极布线延长部SS21、另一双向开关1A和另一第一源极布线延长部SS11按该顺序从左向右并排布置。
多个双向开关1A、1、1A在第一源极布线部SS1和第二源极布线部SS2布置的方向上与第一源极布线部SS1和第二源极布线部SS2分隔开。另外，多个双向开关1A、1、1A中的各双向开关也在多个双向开关1A、1、1A并排布置的方向上与其相邻的第一源极布线延长部SS11和第二源极布线延长部SS21分隔开。
在根据第二变形例的双向开关模块100B中，多个双向开关1A、1、1A中的各双向开关的第一栅电极焊盘G1与安装板200B的第一栅极布线部GG1经由第一栅极线WG1电连接在一起。
另外，在根据第二变形例的双向开关模块100B中，多个双向开关1A、1、1A中的各双向开关的第二栅电极焊盘G2与安装板200B的第二栅极布线部GG2经由第二栅极线WG2电连接在一起。
此外，在根据第二变形例的双向开关模块100B中，多个双向开关1A、1、1A中的各双向开关的第一源电极焊盘S1与安装板200B的第一源极布线延长部SS11中的关联的第一源极布线延长部SS11经由多个第一源极线WS1电连接在一起。
此外，在根据第二变形例的双向开关模块100B中，多个双向开关1A、1、1A中的各双向开关的第二源电极焊盘S2与安装板200B的第二源极布线延长部SS21中的关联的第二源极布线延长部SS21经由多个第二源极线WS2电连接在一起。
在根据第二变形例的双向开关模块100B中，多个双向开关1A、1、1A并联连接，由此与根据第一实施例的双向开关模块100一样，有助于使得更大量的电流能够流经自身。
(第一实施例的第三变形例)
接着，将参考图6来说明根据第三变形例的双向开关模块100C。
根据第三变形例的双向开关模块100C包括安装板200C来代替根据第一实施例的第二变形例的双向开关模块100B的安装板200B，这是与双向开关模块100B的主要区别。在以下的说明中，根据该第三变形例的双向开关模块100C中的具有与根据上述第一实施例的第二变形例的双向开关模块100B的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
在安装板200C上，在平面图中第二栅极布线部GG2和第一栅极布线部GG1并排布置，并且在平面图中第一源极布线部SS1和第二源极布线部SS2并排布置。第二栅极布线部GG2和第一栅极布线部GG1之间的距离被设置为足够宽以确保预定绝缘距离，并且比第一栅极布线部GG1和第一源极布线部SS1之间的距离长。在该变形例中，在安装板200C上，第二栅极布线部GG2、第一栅极布线部GG1、第一源极布线部SS1和第二源极布线部SS2按该顺序并排布置。然而，这仅是示例，并且不应被解释为限制性的。可替代地，第一栅极布线部GG1、第二栅极布线部GG2、第一源极布线部SS1和第二源极布线部SS2可以按该顺序布置。还可替代地，第二栅极布线部GG2、第一栅极布线部GG1、第二源极布线部SS2和第一源极布线部SS1可以按该顺序布置。
多个双向开关1A、1、1A中的各双向开关安装在安装板200C的多个裸片焊盘部205中的关联的裸片焊盘部205上。多个裸片焊盘部206和多个双向开关1A、1、1A设置在第一源极布线部SS1和第二源极布线部SS2之间并且与第一源极布线部SS1和第二源极布线部SS2不接触。
在根据第三变形例的双向开关模块100C中，多个双向开关1A、1、1A并联连接，因此与根据第一实施例的第二变形例的双向开关模块100B一样，有助于使得更大量的电流能够流经自身。
(第二实施例)
接着，将参考图7和图8来说明根据第二实施例的双向开关模块100D。
根据第二实施例的双向开关模块100D包括多个双向开关1B来代替根据第一实施例的双向开关模块100的多个双向开关1，这是与双向开关模块100的主要区别。另外，根据第二实施例的双向开关模块100D包括安装板200D来代替根据第一实施例的双向开关模块100的安装板200，这是与双向开关模块100的另一主要区别。在以下的说明中，根据该第二实施例的双向开关模块100D中的具有与根据上述第一实施例的双向开关模块100的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
安装板200D不包括图1所示的安装板200的第一栅极布线延长部GG11和第二栅极布线延长部GG21。
双向开关1B与双向开关1的不同之处在于第一栅电极焊盘G1、第二栅电极焊盘G2、第一源电极焊盘S1和第二源电极焊盘S2的布局。
在双向开关1B中，如图8所示，第一源电极焊盘S1和第一栅电极焊盘G1沿着第一边11布置。第一源电极焊盘S1和第一栅电极焊盘G1排成一行。在与第一边11对齐的方向上，第一源电极焊盘S1比第一栅电极焊盘G1长。
第二源电极焊盘S2和第二栅电极焊盘G2沿着第二边12布置。第二源电极焊盘S2和第二栅电极焊盘G2排成一行。在与第二边12对齐的方向上，第二源电极焊盘S2比第二栅电极焊盘G2长。
在根据第二实施例的双向开关模块100D中，多个双向开关1B中的各双向开关1B安装在安装板200D的多个裸片焊盘部207中的关联的裸片焊盘部207上。在双向开关模块100D中，多个双向开关1B中的各双向开关1B的第一栅电极焊盘G1和安装板200D的第一栅极布线部GG1经由第一栅极线WG1电连接在一起。
另外，在双向开关模块100D中，多个双向开关1B中的各双向开关1B的第二栅电极焊盘G2与安装板200D的第二栅极布线部GG2经由第二栅极线WG2电连接在一起。
此外，在双向开关模块100D中，多个双向开关1B中的各双向开关1B的第一源电极焊盘S1与安装板200D的第一源极布线部SS1经由多个第一源极线WS1电连接在一起。
此外，在双向开关模块100D中，多个双向开关1B中的各双向开关1B的第二源电极焊盘S2与安装板200D的第二源极布线部SS2经由多个第二源极线WS2电连接在一起。在本实施例中，在安装板200D上，第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2按该顺序并排布置。然而，这仅是示例，并且不应被解释为限制性的。可替代地，第一栅极布线部GG1、第一源极布线部SS1、第二源极布线部SS2和第二栅极布线部GG2可以按该顺序布置。
在根据第二实施例的双向开关模块100D中，多个双向开关1B并联连接，由此与根据第一实施例的双向开关模块100一样，有助于使得更大量的电流能够流经自身。
(第三实施例)
接着，将参考图9、图10A和图10B来说明根据第三实施例的双向开关模块100E。
根据第三实施例的双向开关模块100E包括多个双向开关1D、1C、1D来代替根据第一实施例的第二变形例的双向开关模块100B(参见图5)的多个双向开关1A、1、1A，这是与根据第一实施例的第二变形例的双向开关模块100B的主要区别。在以下的说明中，根据该第三实施例的双向开关模块100E中的具有与根据上述第一实施例的第二变形例的双向开关模块100B的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
在双向开关1C中，如图10A所示，第一源电极焊盘S1沿着第一边11布置。第二源电极焊盘S2沿着第二边12布置。第一栅电极焊盘G1沿着第三边13布置。第二栅电极焊盘G2沿着第四边14布置。
在双向开关1C中，第一栅电极焊盘G1和第一源电极焊盘S1之间的距离比第一栅电极焊盘G1和第二源电极焊盘S2之间的距离短，并且第二栅电极焊盘G2和第二源电极焊盘S2之间的距离比第二栅电极焊盘G2和第一源电极焊盘S1之间的距离短。
在双向开关1D中，如果第一边11和第二边12相对于双向开关1C彼此互换，则如图10B所示，第一源电极焊盘S1沿着第一边11布置。第二源电极焊盘S2沿着第二边12布置。第一栅电极焊盘G1沿着第三边13布置。第二栅电极焊盘G2沿着第四边14布置。
此外，在双向开关1D中，第一栅电极焊盘G1和第一源电极焊盘S1之间的距离比第一栅电极焊盘G1和第二源电极焊盘S2之间的距离短。
另外，在双向开关1D中，第二栅电极焊盘G2和第二源电极焊盘S2之间的距离比第二栅电极焊盘G2和第一源电极焊盘S1之间的距离短。
因此，在平面图中双向开关1C是双向开关1D的镜像。
在双向开关模块100E中，三个双向开关1D、1C、1D在图9中从左向右按双向开关1D、双向开关1C和双向开关1D的顺序并排布置。在双向开关模块100E中，双向开关1D、1C、1D各自安装在安装板200B的多个(三个)裸片焊盘部205中的关联的裸片焊盘部205上。
在双向开关模块100E中，多个双向开关1D、1C、1D并联连接，由此与根据第一实施例的第二变形例的双向开关模块100B一样，有助于使得更大量的电流能够流经自身。
另外，双向开关模块100E包括多个双向开关1D、1C、1D来代替双向开关模块100B(参见图5)的双向开关1A、1、1A，由此能够使第一栅极线WG1和第二栅极线WG2的各个长度彼此大致相等。因此，双向开关模块100E可以减小第一栅极线WG1和第二栅极线WG2之间的寄生电感的差。
(第四实施例)
接着，将参考图11和图12来说明根据第四实施例的双向开关模块100F。
根据第四实施例的双向开关模块100F包括多个双向开关1E来代替根据第三实施例的双向开关模块100E的多个双向开关1D、1C、1D，这是与根据第三实施例的双向开关模块100E的主要区别。在以下的说明中，根据该第四实施例的双向开关模块100F中的具有与根据上述第三实施例的双向开关模块100E的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
如图12所示，双向开关1E包括第一源电极焊盘S1、两个第一栅电极焊盘G1、两个第二栅电极焊盘G2和第二源电极焊盘S2。
第一源电极焊盘S1电连接至多个第一源电极梳齿部711。
两个第一栅电极焊盘G1电连接至多个第一栅电极梳齿部811。
两个第二栅电极焊盘G2电连接至多个第二栅电极梳齿部821。
第二源电极焊盘S2电连接至多个第二源电极梳齿部721。
双向开关1E具有在平面图中彼此平行的第一边11和第二边12以及在平面图中彼此平行的第三边13和第四边14。
第一源电极焊盘S1沿着第一边11布置，并且第二源电极焊盘S2沿着第二边12布置。
两个第一栅电极焊盘G1中的一个第一栅电极焊盘G1和两个第二栅电极焊盘G2中的一个第二栅电极焊盘G2沿着第三边13布置。在第一源电极焊盘S1(的第一端111)和第二源电极焊盘S2(的第一端121)之间，该一个第一栅电极焊盘G1位于更靠近第一源电极焊盘S1的位置，并且该一个第二栅电极焊盘G2位于更靠近第二源电极焊盘S2的位置。
两个第一栅电极焊盘G1中的另一第一栅电极焊盘G1和两个第二栅电极焊盘G2中的另一第二栅电极焊盘G2沿着第四边14布置。在第一源电极焊盘S1(的第二端112)和第二源电极焊盘S2(的第二端122)之间，该另一第一栅电极焊盘G1位于更靠近第一源电极焊盘S1的位置，并且该另一第二栅电极焊盘G2位于更靠近第二源电极焊盘S2的位置。
在根据第四实施例的双向开关模块100F中，多个双向开关1E被布置成使得：多个双向开关1E中的各双向开关1E的第一源电极焊盘S1和第二源电极焊盘S2与安装板200B的第一源极布线延长部SS11和第二源极布线延长部SS21相邻，该第一源极布线延长部SS11和第二源极布线延长部SS21分别与第一源电极焊盘S1和第二源电极焊盘S2相关联。在本实施例中，多个双向开关1E中的各双向开关1E安装在安装板200B的多个裸片焊盘部205中的关联的裸片焊盘部205上。因此，在图11所示的示例中，在左端的双向开关1E和右端的双向开关1E中，第四边14位于更靠近第一栅极布线部GG1的位置，并且第三边13位于更靠近第二栅极布线部GG2的位置。此外，在图11所示的示例中，在中间的双向开关1E中，第三边13位于更靠近第一栅极布线部GG1的位置，并且第四边14位于更靠近第二栅极布线部GG2的位置。
在双向开关模块100F中，多个双向开关1E并联连接，因此与根据第三实施例的双向开关模块100E一样，有助于使得更大量的电流能够流经自身。
另外，在双向开关模块100F中，多个双向开关1E中的各双向开关1E包括两个第一栅电极焊盘G1和两个第二栅电极焊盘G2，由此使得能够使第一栅极线WG1和第二栅极线WG2的各个长度彼此大致相等。
此外，在双向开关模块100F中，可以使用具有相同结构的芯片作为多个双向开关1E，由此有助于削减成本。
(第五实施例)
接着，将参考图13来说明根据第五实施例的双向开关模块100G。
根据第五实施例的双向开关模块100G包括双向开关1G来代替根据第一实施例的双向开关模块100中的并排布置的三个双向开关1中的中间的双向开关1，这是与根据第一实施例的双向开关模块100的主要区别。另外，根据第五实施例的双向开关模块100G包括安装板200G来代替根据第一实施例的双向开关模块100的安装板200，这是与根据第一实施例的双向开关模块100的另一主要区别。在以下的说明中，根据该第五实施例的双向开关模块100G中的具有与根据上述第一实施例的双向开关模块100的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记来指定，并且这里将适当地省略对该构成元件的说明。
双向开关1G具有与双向开关1大致相同的结构，并且在平面图中是双向开关1的镜像。
在双向开关1中，第一源电极焊盘S1、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2靠近第三边和第四边中的第三边且沿着该第三边并排布置。另一方面，在双向开关1G中，第一源电极焊盘S1、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2沿着第四边14并排布置。可选地，双向开关1G可以通过使用双向开关1的第一源电极焊盘S1、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2分别作为第二源电极焊盘S2、第二栅电极焊盘G2、第一栅电极焊盘G1和第一源电极焊盘S1来使用与双向开关1相同的芯片。
另外，在双向开关模块100G中，三个双向开关1、1G、1中的左侧的双向开关1的第一栅电极焊盘G1和三个双向开关1、1G、1中的中间的双向开关1G的第一栅电极焊盘G1连接至同一第一栅极布线延长部GG11。此外，在双向开关模块100G中，三个双向开关1、1G、1中的左侧的双向开关1的第二栅电极焊盘G2和三个双向开关1、1G、1中的中间的双向开关1G的第二栅电极焊盘G2连接至同一第二栅极布线延长部GG21。
此外，在双向开关模块100G中，在三个双向开关1、1G、1中的中间的双向开关1G和右侧的双向开关1之间没有布置第一栅极布线延长部GG11或第二栅极布线延长部GG21。因此，根据第五实施例的双向开关模块100G与根据第一实施例的双向开关模块100相比可以增加安装密度。
此外，在根据第五实施例的双向开关模块100G中，多个双向开关1、1G、1并联连接，因此与根据第一实施例的双向开关模块100一样，有助于使得更大量的电流能够流经自身
(变形例)
注意，上述实施例仅是本发明的各种实施例中的典型实施例，并且不应被解释为限制性的。相反，可以在未背离本发明的范围的情况下根据设计选择或任何其它因素以各种方式容易地修改这些典型实施例。
例如，根据第一实施例的双向开关模块100中的双向开关1的数量不必是三个，但也可以是两个或者甚至四个或更多个。相同的陈述适用于第一实施例的第一变形例至第三变形例以及第二实施例至第五实施例。
此外，在根据第一实施例的双向开关模块100中，多个双向开关1不必被布置为形成一行，但也可以被布置为形成多行(例如，两行)或形成L字状图案。第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2的布置图案可以根据多个双向开关1的布置而适当地改变。在这种情况下，所提供的第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2或第二源极布线部SS2的数量不必是一个，但也可以是两个或更多个。同样地，对于第一实施例的第一变形例至第三变形例以及第二实施例至第五实施例，多个双向开关也可被布置为形成多行。
可选地，根据第一实施例的双向开关模块100的多个双向开关1中的各双向开关1可以用根据第一实施例的第二变形例的双向开关模块100B的双向开关1A或者根据第二实施例的双向开关模块100D的双向开关1B来替代，无论哪种都是适当的。
此外，根据第一实施例的第一变形例的双向开关模块100A的导体部203也可应用于第一实施例的第二变形例和第三变形例以及第二实施例至第四实施例中的任何实施例。
此外，双向开关1-1G各自可以在缓冲层3和第一氮化物半导体层4之间包括一个或多个氮化物半导体层。此外，缓冲层3不必具有单层结构，但例如也可以具有超晶格结构。
此外，双向开关1-1G各自包括第一p型层61和第二p型层62。然而，这仅是示例，并且不应被解释为限制性的。可替代地，双向开关1-1G可以不包括第一p型层61和第二p型层62。
此外，基板2不必是硅基板，但也可以是GaN基板、SiC基板或任何其它合适的基板。
此外，双向开关1不必是横向晶体管，但也可以是垂直晶体管。
此外，第一栅电极焊盘G1和第二栅电极焊盘G2在平面图中不必具有正方形形状，但也可以具有圆形、矩形或任何其它适当的平面形状。
此外，在上述的实施例及其变形例中，双向开关1-1E、1G各自在平面图中具有正方形形状。然而，这仅是示例，并且不应被解释为限制性的。可替代地，双向开关1-1E、1G各自可以在平面图中具有矩形形状。如果双向开关1-1E、1G具有矩形平面形状，则第三边13和第四边14的长度与正方形的双向开关1-1E、1G的各边相比适当地缩短，并且第一边11和第二边12的长度与正方形的双向开关1-1E、1G的各边相比适当地延长。在这种情况下，缩短第一源电极梳齿部711、第一栅电极梳齿部811、第二栅电极梳齿部821和第二源电极梳齿部721各自的长度使得能够降低接通状态电阻。另外，增加第一源电极梳齿部711、第一栅电极梳齿部811、第二栅电极梳齿部821和第二源电极梳齿部721的数量使得更大量的电流能够流经双向开关1-1E、1G。
此外，安装板200-200D、200G各自也可以是多层板(诸如多层陶瓷板等)。此外，在安装板200-200D、200G各自中，第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2各自可以具有单层结构或多层结构，无论哪种都是适当的。
此外，双向开关1的第一源电极焊盘S1、第一栅电极焊盘G1、第二栅电极焊盘G2和第二源电极焊盘S2以及安装板200的第一源极布线部SS1、第一栅极布线部GG1、第二栅极布线部GG2和第二源极布线部SS2不必经由第一源极线WS1、第一栅极线WG1、第二栅极线WG2和第二源极线WS2连接，但也可以经由带状导电构件或通过倒装芯片接合技术来连接。
双向开关模块100-100G例如可应用于用于进行AC-AC功率转换的诸如多电平逆变器、调光器和矩阵转换器等的各种类型的电气装置。
(各方面)
上述的实施例及其变形例可以是本发明的以下各方面的具体实现。
根据第一方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)包括多个双向开关(1；1A；1B；1C；1D；1E；1G)和安装板(200；200A；200C；200D；200G)。多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关包括第一源电极(71)、第一栅电极(81)、第二栅电极(82)和第二源电极(72)。在安装板(200；200A；200C；200D；200G)上，安装有多个双向开关(1；1A；1B；1C；1D；1E；1G)。在双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，多个双向开关(1；1A；1B；1C；1D；1E；1G)并联连接。
根据第一方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)可以有助于使得大量电流能够流经自身。
在可以结合第一方面来实现的根据第二方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关是横向晶体管。
与多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关是纵向晶体管的情形相比，根据第二方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)可以有助于增加开关速率。
在可以结合第二方面实现的根据第三方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关包括基板(2)、第一氮化物半导体层(4)和第二氮化物半导体层(5)。第一氮化物半导体层(4)形成在基板(2)上方。第二氮化物半导体层(5)形成在第一氮化物半导体层(4)上。第二氮化物半导体层(5)与第一氮化物半导体层(4)相比具有更大的带隙。在多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关中，第一源电极(71)、第一栅电极(81)、第二栅电极(82)和第二源电极(72)形成在第二氮化物半导体层(5)上或上方。
根据第三方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)可以有助于降低电阻。
在可以结合第三方面实现的根据第四方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关还包括第一p型层(61)和第二p型层(62)。第一p型层(61)介于第一栅电极(81)和第二氮化物半导体层(5)之间。第二p型层(62)介于第二栅电极(82)和第二氮化物半导体层(5)之间。
在根据第四方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关可被实现为常关型晶体管。
根据第五方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)可以结合第四方面来实现。在多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关中，基板(2)具有导电性。基板(2)与第一源电极(71)、第二源电极(72)、第一栅电极(81)和第二栅电极(82)全部电绝缘。安装板(200；200A；200C；200D；200G)包括导体部(203)，多个双向开关(1；1A；1B；1C；1D；1E；1G)的各个基板(2)电连接至导体部(203)。导体部(203)包括多个裸片焊盘部(204)。多个裸片焊盘部(204)与多个双向开关(1；1A；1B；1C；1D；1E；1G)以一对一的方式相关联。多个裸片焊盘部(204)中的各裸片焊盘部(204)安装有多个双向开关(1；1A；1B；1C；1D；1E；1G)中的关联的双向开关。
根据第五方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)使得多个双向开关(1；1A；1B；1C；1D；1E；1G)的各个基板(2)能够经由导体部(203)连接至恒电位节点，由此使得能够减少电流崩塌。
根据第六方面的双向开关模块(100；100A)可以结合第一方面至第五方面中任一方面来实现。在多个双向开关(1；1A)中的各双向开关中，第一源电极(71)包括多个第一源电极梳齿部(711)。第一栅电极(81)包括多个第一栅电极梳齿部(811)。第二栅电极(82)包括多个第二栅电极梳齿部(821)。第二源电极(72)包括多个第二源电极梳齿部(721)。多个第一源电极梳齿部(711)和多个第二源电极梳齿部(721)一个接一个地交替布置。在彼此相邻的各对第一源电极梳齿部(711)和第二源电极梳齿部(721)之间，多个第一栅电极梳齿部(811)中的一个第一栅电极梳齿部(811)和多个第二栅电极梳齿部(821)中的一个第二栅电极梳齿部(821)按该顺序从第一源电极梳齿部(711)朝向第二源电极梳齿部(721)并排布置。多个双向开关(1；1A)中的各双向开关还包括第一源电极焊盘(S1)、第一栅电极焊盘(G1)、第二栅电极焊盘(G2)和第二源电极焊盘(S2)。第一源电极焊盘(S1)电连接至多个第一源电极梳齿部(711)。第一栅电极焊盘(G1)电连接至多个第一栅电极梳齿部(811)。第二栅电极焊盘(G2)电连接至多个第二栅电极梳齿部(821)。第二源电极焊盘S2电连接至多个第二源电极梳齿部(721)。多个双向开关(1；1A)中的各双向开关具有在平面图中彼此平行的第一边(11)和第二边(12)以及在平面图中彼此平行的第三边(13)和第四边(14)。第一源电极焊盘(S1)沿着第一边(11)布置。第二源电极焊盘(S2)沿着第二边(12)布置。第一栅电极焊盘(G1)和第二栅电极焊盘(G2)沿着第三边(13)布置。在与第三边(13)对齐的方向上，第一源电极焊盘(S1)、第一栅电极焊盘(G1)、第二栅电极焊盘(G2)和第二源电极焊盘(S2)按该顺序并排布置。
根据第六方面的双向开关模块(100；100A)可以增加第一源电极梳齿部(711)、第一栅电极梳齿部(811)、第二栅电极梳齿部(821)和第二源电极梳齿部(721)的数量，由此有助于使得大量电流能够流经自身。
根据第七方面的双向开关模块(100D)可以结合第一方面至第五方面中任一方面来实现。在多个双向开关(1B)中的各双向开关中，第一源电极(71)包括多个第一源电极梳齿部(711)。第一栅电极(81)包括多个第一栅电极梳齿部(811)。第二栅电极(82)包括多个第二栅电极梳齿部(821)。第二源电极(72)包括多个第二源电极梳齿部(721)。多个第一源电极梳齿部(711)和多个第二源电极梳齿部(721)一个接一个地交替布置。在彼此相邻的各对第一源电极梳齿部(711)和第二源电极梳齿部(721)之间，多个第一栅电极梳齿部(811)中的一个第一栅电极梳齿部(811)和多个第二栅电极梳齿部(821)中的一个第二栅电极梳齿部(821)按该顺序从第一源电极梳齿部(711)朝向第二源电极梳齿部(721)并排布置。多个双向开关(1B)中的各双向开关还包括第一源电极焊盘(S1)、第一栅电极焊盘(G1)、第二栅电极焊盘(G2)和第二源电极焊盘(S2)。第一源电极焊盘(S1)电连接至多个第一源电极梳齿部(711)。第一栅电极焊盘(G1)电连接至多个第一栅电极梳齿部(811)。第二栅电极焊盘(G2)电连接至多个第二栅电极梳齿部(821)。第二源电极焊盘(S2)电连接至多个第二源电极梳齿部(721)。多个双向开关(1B)中的各双向开关具有在平面图中彼此平行的第一边(11)和第二边(12)以及在平面图中彼此平行的第三边(13)和第四边(14)。第一源电极焊盘(S1)和第一栅电极焊盘(G1)沿着第一边(11)布置。在与第一边(11)对齐的方向上，第一源电极焊盘(S1)比第一栅电极焊盘G1)长。第二源电极焊盘(S2)和第二栅电极焊盘(G2)沿着第二边(12)布置。在与第二边(12)对齐的方向上，第二源电极焊盘(S2)比第二栅电极焊盘(G2)长。
在根据第七方面的双向开关模块(100D)中，使用安装板(200D)上的布线部(即，第一栅极布线部GG1和第二栅极布线部GG2)来并联连接多个双向开关(1B)，由此使得能够减小相对于要供给至第一栅电极焊盘(G1)的第一栅极信号和要供给至第二栅电极焊盘(G2)的第二栅极信号的寄生电感。
根据第八方面的双向开关模块(100E)可以结合第一方面至第五方面中任一方面来实现。在多个双向开关(1C；1D)中的各双向开关中，第一源电极(71)包括多个第一源电极梳齿部(711)。第一栅电极(81)包括多个第一栅电极梳齿部(811)。第二栅电极(82)包括多个第二栅电极梳齿部(821)。第二源电极(72)包括多个第二源电极梳齿部(721)。多个第一源电极梳齿部(711)和多个第二源电极梳齿部(721)一个接一个地交替布置。在彼此相邻的各对第一源电极梳齿部(711)和第二源电极梳齿部(721)之间，多个第一栅电极梳齿部(811)中的一个第一栅电极梳齿部(811)和多个第二栅电极梳齿部(821)中的一个第二栅电极梳齿部(821)按该顺序从第一源电极梳齿部(711)朝向第二源电极梳齿部(721)并排布置。多个双向开关(1C；1D)中的各双向开关包括第一源电极焊盘(S1)、第一栅电极焊盘(G1)、第二栅电极焊盘(G2)和第二源电极焊盘(S2)。第一源电极焊盘(S1)电连接至多个第一源电极梳齿部(711)。第一栅电极焊盘(G1)电连接至多个第一栅电极梳齿部(811)。第二栅电极焊盘(G2)电连接至多个第二栅电极梳齿部(821)。第二源电极焊盘(S2)电连接至多个第二源电极梳齿部(721)。多个双向开关(1C；1D)中的各双向开关具有在平面图中彼此平行的第一边(11)和第二边(12)以及在平面图中彼此平行的第三边(13)和第四边(14)。第一源电极焊盘(S1)沿着第一边(11)布置。第二源电极焊盘(S2)沿着第二边(12)布置。第一栅电极焊盘(G1)沿着第三边(13)布置。第二栅电极焊盘(G2)沿着第四边(14)布置。第一栅电极焊盘(G1)和第一源电极焊盘(S1)之间的距离比第一栅电极焊盘(G1)和第二源电极焊盘(S2)之间的距离短。第二栅电极焊盘(G2)和第二源电极焊盘(S2)之间的距离比第二栅电极焊盘(G2)和第一源电极焊盘(S1)之间的距离短。
在根据第八方面的双向开关模块(100E)中，使用安装板(200B)上的布线部(即，第一栅极布线部GG1和第二栅极布线部GG2)来并联连接多个双向开关(1C；1D)，由此使得所形成的第一栅极线(WG1)和第二栅极线(WG2)能够具有大致相等的长度并且使得能够缩短这两者的长度。
根据第九方面的双向开关模块(100F)可以结合第一方面至第五方面中任一方面来实现。在多个双向开关(1E)中的各双向开关中，第一源电极(71)包括多个第一源电极梳齿部(711)。第一栅电极(81)包括多个第一栅电极梳齿部(811)。第二栅电极(82)包括多个第二栅电极梳齿部(821)。第二源电极(72)包括多个第二源电极梳齿部(721)。多个第一源电极梳齿部(711)和多个第二源电极梳齿部(721)一个接一个地交替布置。在彼此相邻的各对第一源电极梳齿部(711)和第二源电极梳齿部(721)之间，多个第一栅电极梳齿部(811)中的一个第一栅电极梳齿部(811)和多个第二栅电极梳齿部(821)中的一个第二栅电极梳齿部(821)按该顺序从第一源电极梳齿部(711)朝向第二源电极梳齿部(721)并排布置。多个双向开关(1E)中的各双向开关包括第一源电极焊盘(S1)、两个第一栅电极焊盘(G1)、两个第二栅电极焊盘(G2)和第二源电极焊盘(S2)。第一源电极焊盘(S1)电连接至多个第一源电极梳齿部(711)。两个第一栅电极焊盘电连接至多个第一栅电极梳齿部(811)。两个第二栅电极焊盘(G2)电连接至多个第二栅电极梳齿部(821)。第二源电极焊盘(S2)电连接至多个第二源电极梳齿部(721)。多个双向开关(1E)中的各双向开关具有在平面图中彼此平行的第一边(11)和第二边(12)以及在平面图中彼此平行的第三边(13)和第四边(14)。第一源电极焊盘(S1)沿着第一边(11)布置。第二源电极焊盘(S2)沿着第二边(12)布置。两个第一栅电极焊盘(G1)中的一个第一栅电极焊盘(G1)和两个第二栅电极焊盘(G2)中的一个第二栅电极焊盘(G2)沿着第三边(13)布置。在第一源电极焊盘(S1)和第二源电极焊盘(S2)之间，该一个第一栅电极焊盘(G1)离第一源电极焊盘(S1)比离第二源电极焊盘(S2)更近，并且该一个第二栅电极焊盘(G2)离第二源电极焊盘(S2)比离第一源电极焊盘(S1)更近。两个第一栅电极焊盘(G1)中的另一第一栅电极焊盘(G1)和两个第二栅电极焊盘(G2)中的另一第二栅电极焊盘(G2)沿着第四边(14)布置。在第一源电极焊盘(S1)和第二源电极焊盘(S2)之间，该另一第一栅电极焊盘(G1)离第一源电极焊盘(S1)比离第二源电极焊盘(S2)更近，并且该另一第二栅电极焊盘(G2)离第二源电极焊盘(S2)比离第一源电极焊盘(S1)更近。
根据第九方面的双向开关模块(100F)使得具有相同结构的芯片能够用作多个双向开关(1E)。
在可以结合第六方面至第九方面中任一方面实现的根据第十方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关在平面图中具有矩形形状。
根据第十方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)在降低多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关的接通状态电阻的同时，使得更大量的电流能够流经自身。
在可以结合第六方面至第十方面中任一方面实现的根据第十一方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)中，安装板(200；200A；200C；200D；200G)包括：绝缘基板(201)；以及第一源极布线部(SS1)、第一栅极布线部(GG1)、第二栅极布线部(GG2)和第二源极布线部(SS2)。第一源极布线部(SS1)、第一栅极布线部(GG1)、第二栅极布线部(GG2)和第二源极布线部(SS2)布置在绝缘基板(201)上。双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)针对多个双向开关(1；1A；1B；1C；1D；1E；1G)中的各双向开关还包括第一源极线(WS1)、第一栅极线(WG1)、第二栅极线(WG2)和第二源极线(WS2)。第一源极线(WS1)将双向开关(1；1A；1B；1C；1D；1E；1G)的第一源电极(71)电连接至第一源极布线部(SS1)。第一栅极线(WG1)将双向开关(1；1A；1B；1C；1D；1E；1G)的第一栅电极(81)电连接至第一栅极布线部(GG1)。第二栅极线(WG2)将双向开关(1；1A；1B；1C；1D；1E；1G)的第二栅电极(82)电连接至第二栅极布线部(GG2)。第二源极线(WS2)将双向开关(1；1A；1B；1C；1D；1E；1G)的第二源电极(72)电连接至第二源极布线部(SS2)。
根据第十一方面的双向开关模块(100；100A；100B；100C；100D；100E；100F；100G)使得多个双向开关(1；1A；1B；1C；1D；1E；1G)能够并联电连接。
根据第十二方面的双向开关模块(100)可以结合第十一方面来实现。在安装板(200)上，第一源极布线部(SS1)、第一栅极布线部(GG1)、第二栅极布线部(GG2)和第二源极布线部(SS2)在平面图中按该顺序并排布置。多个双向开关(1)设置在第一栅极布线部(GG1)和第二栅极布线部(GG2)之间并且与第一栅极布线部(GG1)和第二栅极布线部(GG2)不接触。
根据第十二方面的双向开关模块(100)使得能够缩短第一栅极线(WG1)和第二栅极线(WG2)的长度并且使得这两者能够具有大致相同的长度。
根据第十三方面的双向开关模块(100B)可以结合第十一方面来实现。在安装板(200)上，第一栅极布线部(GG1)、第一源极布线部(SS1)、第二源极布线部(SS2)和第二栅极布线部(GG2)在平面图中按该顺序并排布置。多个双向开关(1)设置在第一源极布线部(SS1)和第二源极布线部(SS2)之间并且与第一源极布线部(SS1)和第二源极布线部(SS2)不接触。
根据第十三方面的双向开关模块(100B)使得第一源极线(WS1)和第二源极线(WS2)能够具有更短的长度。
根据第十四方面的双向开关模块(100C)可以结合第十一方面来实现。在安装板(200C)上，第一栅极布线部(GG1)、第二栅极布线部(GG2)、第一源极布线部(SS1)和第二源极布线部(SS2)在平面图中按该顺序并排布置。多个双向开关(1)设置在第一源极布线部(SS1)和第二源极布线部(SS2)之间并且与第一源极布线部(SS1)和第二源极布线部(SS2)不接触。
根据第十四方面的双向开关模块(100C)使得第一源极线(WS1)和第二源极线(WS2)能够具有更短的长度。
在根据可以结合第十二方面实现的根据第十五方面的双向开关模块(100；100A)中，安装板(200)还包括多个第一栅极布线延长部(GG11)和多个第二栅极布线延长部(GG21)。第一栅极布线延长部(GG11)从第一栅极布线部(GG1)朝向第二栅极布线部(GG2)延伸。多个第二栅极布线延长部(GG21)从第二栅极布线部(GG2)朝向第一栅极布线部(GG1)延伸。多个第一栅极布线延长部(GG11)以一对一的方式与多个双向开关(1)相关联。多个第一栅极布线延长部(GG11)中的各第一栅极布线延长部与多个双向开关(1)中的关联的双向开关相邻。多个第二栅极布线延长部(GG21)以一对一的方式与多个双向开关(1)。多个第二栅极布线延长部(GG21)中的各第二栅极布线延长部与多个双向开关中(1)中的关联的双向开关相邻。在安装板(200)上，多个第一栅极布线延长部(GG11)和多个第二栅极布线延长部(GG21)以一对一的方式相对应，并且第一栅极布线延长部(GG11)中的各第一栅极布线延长部和第二栅极布线延长部(GG21)中的相应第二栅极布线延长部被布置成使得各自的前端彼此面对。
在根据第十五方面的双向开关模块(100；100A)中，将双向开关(1)的第一栅电极焊盘(G1)经由第一栅极线(WG1)电连接至安装板(200)上的第一栅极布线延长部(GG11)，这使得第一栅电极(81)和第一栅极布线部(GG1)能够电连接在一起，由此使得能够缩短第一栅极线(WG1)的长度。另外，在根据第十五方面的双向开关模块(100；100A)中，将双向开关(1)的第二栅电极焊盘(G2)经由第二栅极线(WG2)电连接至安装板(200)上的第二栅极布线延长部(GG21)，这使得第二栅电极(82)和第二栅极布线部(GG2)能够电连接在一起，由此使得能够缩短第二栅极线(WG2)的长度。
在可以结合第十三方面实现的根据第十六方面的双向开关模块(100B)中，安装板(200B)还包括多个第一源极布线延长部(SS11)和多个第二源极布线延长部(SS21)。多个第一源极布线延长部(SS11)从第一源极布线部(SS1)朝向第二源极布线部(SS2)延伸。多个第二源极布线延长部(SS21)从第二源极布线部(SS2)朝向第一源极布线部(SS1)延伸。多个第一源极布线延长部(SS11)和多个第二源极布线延长部(SS21)一个接一个地交替布置。多个双向开关(1；1A；1C；1D；1E)中的一个双向开关(1；1A；1C；1D；1E)设置在各对的一个第一源极布线延长部(SS11)和一个第二源极布线延长部(SS21)之间，该一个第一源极布线延长部(SS11)和该一个第二源极布线延长部(SS21)彼此相邻并且分别属于多个第一源极布线延长部(SS11)和多个第二源极布线延长部SS21)。
根据第十六方面的双向开关模块(100B)使得双向开关(1；1A；1C；1D；1E)的第一源电极焊盘(S1)能够经由第一源极线(WS1)电连接至安装板(200B)上的第一源极布线延长部(SS11)，并且还通过增加第一源极线(WS1)的数量使得更大量的电流能够流经自身。另外，根据第十六方面的双向开关模块(100B；100E；100F)还使得双向开关(1；1A；1C；1D；1E)的第二源电极焊盘(S2)能够经由第二源极线(WS2)电连接至安装板(200B)上的第二源极布线延长部(SS21)，并且还通过增加第二源极线(WS2)的数量使得更大量的电流能够流经自身。
根据第十七方面的双向开关(1C；1D)包括第一源电极(71)、第一栅电极(81)、第二栅电极(82)和第二源电极(72)。第一源电极(71)包括多个第一源电极梳齿部(711)。第一栅电极(81)包括多个第一栅电极梳齿部(811)。第二栅电极(82)包括多个第二栅电极梳齿部(821)。第二源电极(72)包括多个第二源电极梳齿部(721)。多个第一源电极梳齿部(711)和多个第二源电极梳齿部(721)一个接一个地交替布置。在彼此相邻的各对第一源电极梳齿部(711)和第二源电极梳齿部(721)之间，多个第一栅电极梳齿部(811)中的一个第一栅电极梳齿部(811)和多个第二栅电极梳齿部(821)中的一个第二栅电极梳齿部(821)按该顺序从第一源电极梳齿部(711)朝向第二源电极梳齿部(721)并排布置。双向开关(1C；1D)还包括第一源电极焊盘(S1)、第一栅电极焊盘(G1)、第二栅电极焊盘(G2)和第二源电极焊盘(S2)。第一源电极焊盘(S1)电连接至多个第一源电极梳齿部(711)。第一栅电极焊盘(G1)电连接至多个第一栅电极梳齿部(811)。第二栅电极焊盘(G2)电连接至多个第二栅电极梳齿部(821)。第二源电极焊盘(S2)电连接至多个第二源电极梳齿部(721)。双向开关(1C；1D)具有在平面图中彼此平行的第一边(11)和第二边(12)以及在平面图中彼此平行的第三边(13)和第四边(14)。第一源电极焊盘(S1)沿着第一边(11)布置。第二源电极焊盘(S2)沿着第二边(12)布置。第一栅电极焊盘(G1)沿着第三边(13)布置。第二栅电极焊盘(G2)沿着第四边(14)布置。第一栅电极焊盘(G1)和第一源电极焊盘(S1)之间的距离比第一栅电极焊盘(G1)和第二源电极焊盘(S2)之间的距离短。第二栅电极焊盘(G2)和第二源电极焊盘(S2)之间的距离比第二栅电极焊盘(G2)和第一源电极焊盘(S1)之间的距离短。
根据第十七方面的双向开关(1C；1D)例如通过在安装板(200B)上实现第一栅极线(WG1)和第二栅极线(WG2)，使得第一栅极线(WG1)和第二栅极线(WG2)能够以大致相同的长度形成。另外，根据第十七方面的双向开关(1C；1D)还通过将多个双向开关(1C；1D)并联连接在一起，使得更大量的电流能够流经自身。
根据第十八方面的双向开关(1E)包括第一源电极(71)、第一栅电极(81)、第二栅电极(82)和第二源电极(72)。第一源电极(71)包括多个第一源电极梳齿部(711)。第一栅电极(81)包括多个第一栅电极梳齿部(811)。第二栅电极(82)包括多个第二栅电极梳齿部(821)。第二源电极(72)包括多个第二源电极梳齿部(721)。多个第一源电极梳齿部(711)和多个第二源电极梳齿部(721)一个接一个地交替布置。在彼此相邻的各对第一源电极梳齿部(711)和第二源电极梳齿部(721)之间，多个第一栅电极梳齿部(811)中的一个第一栅电极梳齿部(811)和多个第二栅电极梳齿部(821)中的一个第二栅电极梳齿部(821)按该顺序从第一源电极梳齿部(711)朝向第二源电极梳齿部(721)并排布置。双向开关(1E)还包括第一源电极焊盘(S1)、两个第一栅电极焊盘(G1)、两个第二栅电极焊盘(G2)和第二源电极焊盘(S2)。第一源电极焊盘(S1)电连接至多个第一源电极梳齿部(711)。两个第一栅电极焊盘(G1)电连接至多个第一栅电极梳齿部(811)。两个第二栅电极焊盘(G2)电连接至多个第二栅电极梳齿部(821)。第二源电极焊盘(S2)电连接至多个第二源电极梳齿部(721)。双向开关(1E)具有在平面图中彼此平行的第一边(11)和第二边(12)以及在平面图中彼此平行的第三边(13)和第四边(14)。第一源电极焊盘(S1)沿着第一边(11)布置。第二源电极焊盘(S2)沿着第二边(12)布置。两个第一栅电极焊盘(G1)中的一个第一栅电极焊盘(G1)和两个第二栅电极焊盘(G2)中的一个第二栅电极焊盘(G2)沿着第三边(13)布置。在第一源电极焊盘(S1)和第二源电极焊盘(S2)之间，该一个第一栅电极焊盘(G1)离第一源电极焊盘(S1)比离第二源电极焊盘(S2)更近，并且该一个第二栅电极焊盘(G2)离第二源电极焊盘(S2)比离第一源电极焊盘(S1)更近。两个第一栅电极焊盘(G1)中的另一第一栅电极焊盘(G1)和两个第二栅电极焊盘(G2)中的另一第二栅电极焊盘(G2)沿着第四边(14)布置。在第一源电极焊盘(S1)和第二源电极焊盘(S2)之间，该另一第一栅电极焊盘(G1)离第一源电极焊盘(S1)比离第二源电极焊盘(S2)更近，并且该另一第二栅电极焊盘(G2)离第二源电极焊盘(S2)比离第一源电极焊盘(S1)更近。
根据第十八方面的双向开关(1E)例如使得能够使用相同类型的双向开关(1E)作为要安装在安装板(200B)上的多个双向开关。将多个双向开关(1E)安装在安装板(200B)上并且将多个双向开关(1E)并联连接在一起有助于使得更大量的电流能够流经双向开关(1E)。
1,1A,1B,1C,1D,1E,1G 双向开关
11 第一边
12 第二边
13 第三边
14 第四边
2 基板
3 缓冲层
4 第一氮化物半导体层
5 第二氮化物半导体层
61 第一p型层
62 第二p型层
71 第一源电极
711第一源电极梳齿部
72 第二源电极
721 第二源电极梳齿部
81 第一栅电极
811 第一栅电极梳齿部
82 第二栅电极
821 第二栅电极梳齿部
100,100A,100B,100C,100D,100E,100F,100G 双向开关模块
200,200A,200B,200C,200D,200G 安装板
201 绝缘基板
203 导体部
202,204,205,206,207 裸片焊盘部
G1 第一栅电极焊盘
G2 第二栅电极焊盘
GG1 第一栅极布线部
GG11 第一栅极布线延长部
GG2 第二栅极布线部
GG21 第二栅极布线延长部
S1 第一源电极焊盘
S2 第二源电极焊盘
SS1 第一源极布线部
SS11 第一源极布线延长部
SS2 第二源极布线部
SS21 第二源极布线延长部
WG1 第一栅极线
WG2 第二栅极线
WS1 第一源极线
WS2 第二源极线。

Claims (18)

1.一种双向开关模块，包括：
多个双向开关，所述多个双向开关中的各双向开关包括第一源电极、第一栅电极、第二栅电极和第二源电极；以及
安装板，其上安装有所述多个双向开关，
其中，所述多个双向开关并联连接。
2.根据权利要求1所述的双向开关模块，其中，
所述多个双向开关中的各双向开关是横向晶体管。
3.根据权利要求2所述的双向开关模块，其中，
所述多个双向开关中的各双向开关包括：
基板；
第一氮化物半导体层，其形成在所述基板上方；以及
第二氮化物半导体层，其形成在所述第一氮化物半导体层上，并且与所述第一氮化物半导体层相比具有更大的带隙，以及
在所述多个双向开关中的各双向开关中，所述第一源电极、所述第一栅电极、所述第二栅电极和所述第二源电极形成在所述第二氮化物半导体层上或上方。
4.根据权利要求3所述的双向开关模块，其中，
所述多个双向开关中的各双向开关还包括：
第一p型层，其介于所述第一栅电极和所述第二氮化物半导体层之间；以及
第二p型层，其介于所述第二栅电极和所述第二氮化物半导体层之间。
5.根据权利要求4所述的双向开关模块，其中，
在所述多个双向开关中的各双向开关中，
所述基板具有导电性，
所述基板与所述第一源电极、所述第二源电极、所述第一栅电极和所述第二栅电极全部电绝缘，
所述安装板包括导体部，所述多个双向开关的各个基板电连接至所述导体部，以及
所述导体部包括与所述多个双向开关以一对一的方式相关联的多个裸片焊盘部，在所述多个裸片焊盘部中的各裸片焊盘部上安装有所述多个双向开关中的关联的双向开关。
6.根据权利要求1至5中任一项所述的双向开关模块，其中，
在所述多个双向开关中的各双向开关中，
所述第一源电极包括多个第一源电极梳齿部，
所述第一栅电极包括多个第一栅电极梳齿部，
所述第二栅电极包括多个第二栅电极梳齿部，
所述第二源电极包括多个第二源电极梳齿部，以及
所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置，并且在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置，
所述多个双向开关中的各双向开关还包括：
第一源电极焊盘，其电连接至所述多个第一源电极梳齿部；
第一栅电极焊盘，其电连接至所述多个第一栅电极梳齿部；
第二栅电极焊盘，其电连接至所述多个第二栅电极梳齿部；以及
第二源电极焊盘，其电连接至所述多个第二源电极梳齿部，
所述多个双向开关中的各双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边，
所述第一源电极焊盘沿着所述第一边布置，
所述第二源电极焊盘沿着所述第二边布置，
所述第一栅电极焊盘和所述第二栅电极焊盘沿着所述第三边布置，以及
在与所述第三边对齐的方向上，所述第一源电极焊盘、所述第一栅电极焊盘、所述第二栅电极焊盘和所述第二源电极焊盘按该顺序并排布置。
7.根据权利要求1至5中任一项所述的双向开关模块，其中，
在所述多个双向开关中的各双向开关中，
所述第一源电极包括多个第一源电极梳齿部，
所述第一栅电极包括多个第一栅电极梳齿部，
所述第二栅电极包括多个第二栅电极梳齿部，
所述第二源电极包括多个第二源电极梳齿部，以及
所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置，并且在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置，
所述多个双向开关中的各双向开关还包括：
第一源电极焊盘，其电连接至所述多个第一源电极梳齿部；
第一栅电极焊盘，其电连接至所述多个第一栅电极梳齿部；
第二栅电极焊盘，其电连接至所述多个第二栅电极梳齿部；以及
第二源电极焊盘，其电连接至所述多个第二源电极梳齿部，
所述多个双向开关中的各双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边，
所述第一源电极焊盘和所述第一栅电极焊盘沿着所述第一边布置，在与所述第一边对齐的方向上，所述第一源电极焊盘比所述第一栅电极焊盘长，
所述第二源电极焊盘和所述第二栅电极焊盘沿着所述第二边布置，以及
在与所述第二边对齐的方向上，所述第二源电极焊盘比所述第二栅电极焊盘长。
8.根据权利要求1至5中任一项所述的双向开关模块，其中，
在所述多个双向开关中的各双向开关中，
所述第一源电极包括多个第一源电极梳齿部，
所述第一栅电极包括多个第一栅电极梳齿部，
所述第二栅电极包括多个第二栅电极梳齿部，
所述第二源电极包括多个第二源电极梳齿部，以及
所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置，并且在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置，
所述多个双向开关中的各双向开关还包括：
第一源电极焊盘，其电连接至所述多个第一源电极梳齿部；
第一栅电极焊盘，其电连接至所述多个第一栅电极梳齿部；
第二栅电极焊盘，其电连接至所述多个第二栅电极梳齿部；以及
第二源电极焊盘，其电连接至所述多个第二源电极梳齿部，
所述多个双向开关中的各双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边，
所述第一源电极焊盘沿着所述第一边布置，
所述第二源电极焊盘沿着所述第二边布置，
所述第一栅电极焊盘沿着所述第三边布置，
所述第二栅电极焊盘沿着所述第四边布置，
所述第一栅电极焊盘和所述第一源电极焊盘之间的距离比所述第一栅电极焊盘和所述第二源电极焊盘之间的距离短，以及
所述第二栅电极焊盘和所述第二源电极焊盘之间的距离比所述第二栅电极焊盘和所述第一源电极焊盘之间的距离短。
9.根据权利要求1至5中任一项所述的双向开关模块，其中，
在所述多个双向开关中的各双向开关中，
所述第一源电极包括多个第一源电极梳齿部，
所述第一栅电极包括多个第一栅电极梳齿部，
所述第二栅电极包括多个第二栅电极梳齿部，
所述第二源电极包括多个第二源电极梳齿部，以及
所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置，并且在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置，
所述多个双向开关中的各双向开关还包括：
第一源电极焊盘，其电连接至所述多个第一源电极梳齿部；
两个第一栅电极焊盘，其电连接至所述多个第一栅电极梳齿部；
两个第二栅电极焊盘，其电连接至所述多个第二栅电极梳齿部；以及
第二源电极焊盘，其电连接至所述多个第二源电极梳齿部，
所述多个双向开关中的各双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边，
所述第一源电极焊盘沿着所述第一边布置，
所述第二源电极焊盘沿着所述第二边布置，
所述两个第一栅电极焊盘中的一个第一栅电极焊盘和所述两个第二栅电极焊盘中的一个第二栅电极焊盘沿着所述第三边布置，
在所述第一源电极焊盘和所述第二源电极焊盘之间，所述一个第一栅电极焊盘离所述第一源电极焊盘比离所述第二源电极焊盘更近，并且所述一个第二栅电极焊盘离第二源电极焊盘比离所述第一源电极焊盘更近，
所述两个第一栅电极焊盘中的另一第一栅电极焊盘和所述两个第二栅电极焊盘中的另一第二栅电极焊盘沿着所述第四边布置，以及
在所述第一源电极焊盘和所述第二源电极焊盘之间，所述另一第一栅电极焊盘离所述第一源电极焊盘比离所述第二源电极焊盘更近，并且所述另一第二栅电极焊盘离所述第二源电极焊盘比离所述第一源电极焊盘更近。
10.根据权利要求6至9中任一项所述的双向开关模块，其中，
所述多个双向开关中的各双向开关在平面图中具有矩形形状。
11.根据权利要求6至10中任一项所述的双向开关模块，其中，
所述安装板包括：
绝缘基板；以及
第一源极布线部、第一栅极布线部、第二栅极布线部和第二源极布线部，其全部布置在所述绝缘基板上，以及
所述双向开关模块针对所述多个双向开关中的各双向开关还包括：
第一源极线，其将该双向开关的所述第一源电极电连接至所述第一源极布线部；
第一栅极线，其将该双向开关的所述第一栅电极电连接至所述第一栅极布线部；
第二栅极线，其将该双向开关的所述第二栅电极电连接至所述第二栅极布线部；以及
第二源极线，其将该双向开关的所述第二源电极电连接至所述第二源极布线部。
12.根据权利要求11所述的双向开关模块，其中，
在所述安装板上，
所述第一源极布线部、所述第一栅极布线部、所述第二栅极布线部和所述第二源极布线部在平面图中按该顺序并排布置，以及
所述多个双向开关设置在所述第一栅极布线部和所述第二栅极布线部之间并且与所述第一栅极布线部和所述第二栅极布线部不接触。
13.根据权利要求11所述的双向开关模块，其中，
在所述安装板上，
所述第一栅极布线部、所述第一源极布线部、所述第二源极布线部和所述第二栅极布线部在平面图中按该顺序并排布置，以及
所述多个双向开关设置在所述第一源极布线部和所述第二源极布线部之间并且与所述第一源极布线部和所述第二源极布线部不接触。
14.根据权利要求11所述的双向开关模块，其中，
在所述安装板上，
所述第一栅极布线部、所述第二栅极布线部、所述第一源极布线部和所述第二源极布线部在平面图中按该顺序并排布置，以及
所述多个双向开关设置在所述第一源极布线部和所述第二源极布线部之间并且与所述第一源极布线部和所述第二源极布线部不接触。
15.根据权利要求12所述的双向开关模块，其中，
所述安装板还包括：
多个第一栅极布线延长部，其从所述第一栅极布线部朝向所述第二栅极布线部延伸；以及
多个第二栅极布线延长部，其从所述第二栅极布线部朝向所述第一栅极布线部延伸，
所述多个第一栅极布线延长部以一对一的方式与所述多个双向开关相关联，所述多个第一栅极布线延长部中的各第一栅极布线延长部与所述多个双向开关中的关联的双向开关相邻，
所述多个第二栅极布线延长部以一对一的方式与所述多个双向开关相关联，所述多个第二栅极布线延长部中的各第二栅极布线延长部与所述多个双向开关中的关联的双向开关相邻，以及
在所述安装板上，
所述多个第一栅极布线延长部和所述多个第二栅极布线延长部以一对一的方式相对应，并且所述第一栅极布线延长部中的各第一栅极布线延长部和所述第二栅极布线延长部中的相应第二栅极布线延长部被布置成使得各自的前端彼此面对。
16.根据权利要求13所述的双向开关模块，其中，
所述安装板还包括：
多个第一源极布线延长部，其从所述第一源极布线部朝向所述第二源极布线部延伸；以及
多个第二源极布线延长部，其从所述第二源极布线部朝向所述第一源极布线部延伸，
所述多个第一源极布线延长部和所述多个第二源极布线延长部一个接一个地交替布置，以及
所述多个双向开关中的一个双向开关设置在各对彼此相邻且分别属于所述多个第一源极布线延长部和所述多个第二源极布线延长部的一个第一源极布线延长部和一个第二源极布线延长部之间。
17.一种双向开关，其包括第一源电极、第一栅电极、第二栅电极和第二源电极，
所述第一源电极包括多个第一源电极梳齿部，
所述第一栅电极包括多个第一栅电极梳齿部，
所述第二栅电极包括多个第二栅电极梳齿部，
所述第二源电极包括多个第二源电极梳齿部，
所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置，并且在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置，
所述双向开关还包括：
第一源电极焊盘，其电连接至所述多个第一源电极梳齿部；
第一栅电极焊盘，其电连接至所述多个第一栅电极梳齿部；
第二栅电极焊盘，其电连接至所述多个第二栅电极梳齿部；以及
第二源电极焊盘，其电连接至所述多个第二源电极梳齿部，
所述双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边，
所述第一源电极焊盘沿着所述第一边布置，
所述第二源电极焊盘沿着所述第二边布置，
所述第一栅电极焊盘沿着所述第三边布置，
所述第二栅电极焊盘沿着所述第四边布置，
所述第一栅电极焊盘和所述第一源电极焊盘之间的距离比所述第一栅电极焊盘和所述第二源电极焊盘之间的距离短，以及
所述第二栅电极焊盘和所述第二源电极焊盘之间的距离比所述第二栅电极焊盘和所述第一源电极焊盘之间的距离短。
18.一种双向开关，其包括第一源电极、第一栅电极、第二栅电极和第二源电极，
所述第一源电极包括多个第一源电极梳齿部，
所述第一栅电极包括多个第一栅电极梳齿部，
所述第二栅电极包括多个第二栅电极梳齿部，
所述第二源电极包括多个第二源电极梳齿部，
所述多个第一源电极梳齿部和所述多个第二源电极梳齿部一个接一个地交替布置，并且在各对彼此相邻的第一源电极梳齿部和第二源电极梳齿部之间，所述多个第一栅电极梳齿部中的一个第一栅电极梳齿部和所述多个第二栅电极梳齿部中的一个第二栅电极梳齿部按该顺序从所述第一源电极梳齿部朝向所述第二源电极梳齿部并排布置，
所述双向开关还包括：
第一源电极焊盘，其电连接至所述多个第一源电极梳齿部；
两个第一栅电极焊盘，其电连接至所述多个第一栅电极梳齿部；
两个第二栅电极焊盘，其电连接至所述多个第二栅电极梳齿部；以及
第二源电极焊盘，其电连接至所述多个第二源电极梳齿部，
所述双向开关具有在平面图中彼此平行的第一边和第二边以及在平面图中彼此平行的第三边和第四边，
所述第一源电极焊盘沿着所述第一边布置，
所述第二源电极焊盘沿着所述第二边布置，
所述两个第一栅电极焊盘中的一个第一栅电极焊盘和所述两个第二栅电极焊盘中的一个第二栅电极焊盘沿着所述第三边布置，
在所述第一源电极焊盘和所述第二源电极焊盘之间，所述一个第一栅电极焊盘离所述第一源电极焊盘比离所述第二源电极焊盘更近，并且所述一个第二栅电极焊盘离所述第二源电极焊盘比离所述第一源电极焊盘更近，所述两个第一栅电极焊盘中的另一第一栅电极焊盘和所述两个第二栅电极焊盘中的另一第二栅电极焊盘沿着所述第四边布置，以及
在所述第一源电极焊盘和所述第二源电极焊盘之间，所述另一第一栅电极焊盘离所述第一源电极焊盘比离所述第二源电极焊盘更近，并且所述另一第二栅电极焊盘离所述第二源电极焊盘比离所述第一源电极焊盘更近。
CN202080037026.7A 2019-05-21 2020-05-14 双向开关模块和双向开关 Pending CN113841254A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019095446 2019-05-21
JP2019-095446 2019-05-21
PCT/JP2020/019191 WO2020235429A1 (ja) 2019-05-21 2020-05-14 双方向スイッチモジュール及び双方向スイッチ

Publications (1)

Publication Number Publication Date
CN113841254A true CN113841254A (zh) 2021-12-24

Family

ID=73458813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037026.7A Pending CN113841254A (zh) 2019-05-21 2020-05-14 双向开关模块和双向开关

Country Status (4)

Country Link
US (1) US20220310835A1 (zh)
JP (1) JPWO2020235429A1 (zh)
CN (1) CN113841254A (zh)
WO (1) WO2020235429A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045772A (ja) * 1999-08-03 2001-02-16 Yaskawa Electric Corp ３レベルインバータまたはｐｗｍサイクロコンバータ
JP3653462B2 (ja) * 2000-10-31 2005-05-25 三洋電機株式会社 双方向スイッチの実装構造と双方向スイッチを備える保護回路
JP4296960B2 (ja) * 2004-02-20 2009-07-15 株式会社日立製作所 電力変換装置
WO2011064955A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
WO2016203764A1 (ja) * 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品
US11862630B2 (en) * 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit

Also Published As

Publication number Publication date
JPWO2020235429A1 (zh) 2020-11-26
WO2020235429A1 (ja) 2020-11-26
US20220310835A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US11133398B2 (en) Semiconductor device including sense insulated-gate bipolar transistor
US9654001B2 (en) Semiconductor device
US7786565B2 (en) Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor
JP7137558B2 (ja) 半導体装置
JP7428018B2 (ja) 半導体モジュール
US8575744B2 (en) Semiconductor device and lead frame thereof
US10818815B2 (en) Semiconductor relay
JP2009071059A (ja) 半導体装置
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
CN107078129B (zh) 半导体模块
CN113841254A (zh) 双向开关模块和双向开关
US11062981B2 (en) Bidirectional switch and bidirectional switch device including the switch
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
JP7353482B2 (ja) 半導体装置
US10290583B2 (en) Semiconductor device
US20240136434A1 (en) Nitride semiconductor element and nitride semiconductor device
WO2023145317A1 (ja) 半導体モジュールおよび半導体ユニット
CN218957734U (zh) 电子组件和电子结构
WO2022153806A1 (ja) 半導体装置
JP7407684B2 (ja) 半導体装置
WO2024014473A1 (ja) 半導体装置
WO2023145316A1 (ja) 半導体装置および半導体モジュール
US20230022728A1 (en) Power supply device, acf converter, and ac adapter
WO2024167620A1 (en) Configurations for four quadrant iii-nitride switches
JP2024135948A (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination