CN113838495A - 半导体装置及其操作方法 - Google Patents

半导体装置及其操作方法 Download PDF

Info

Publication number
CN113838495A
CN113838495A CN202110193376.9A CN202110193376A CN113838495A CN 113838495 A CN113838495 A CN 113838495A CN 202110193376 A CN202110193376 A CN 202110193376A CN 113838495 A CN113838495 A CN 113838495A
Authority
CN
China
Prior art keywords
code
temperature
voltage
value
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110193376.9A
Other languages
English (en)
Inventor
金荣均
李起雄
李尚真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113838495A publication Critical patent/CN113838495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及一种半导体装置及其操作方法。该半导体装置包括：感测电压生成器，被配置成生成温度电压和参考电压，该温度电压具有根据半导体装置的内部温度来确定的电压电平，参考电压具有恒定的电压电平；代码生成器，被配置成基于温度电压和参考电压来生成临时代码，该临时代码包括与内部温度相对应的感测代码值以及指示该内部温度是否被包括在与对应于感测代码值的至少一个温度范围相关联的边界部分中的边界值；以及代码校正组件，被配置成基于临时代码和先前生成的校正代码，通过校正临时代码来生成用于生成半导体装置的操作电压的校正代码。

Description

半导体装置及其操作方法
相关申请的交叉引用
本申请要求于2020年6月23日提交的申请号为10-2020-0076706的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
本公开涉及一种半导体装置，并且更特别地，涉及一种包括温度传感器的半导体装置及其操作方法。
背景技术
存储器装置存储数据，并且可以是易失性存储器装置或非易失性存储器装置。在易失性存储器装置中，当切断电源时，所存储的数据会丢失。易失性存储器装置的示例包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。
非易失性存储器装置即使在没有电源的情况下也保留所存储的数据。非易失性存储器的示例包括闪速存储器、只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。存在两种类型的闪速存储器：NOR型和NAND型。
存储器装置可以包括多个晶体管，并且多个晶体管的电特性可以根据温度而变化。因此，存储器装置的性能可能根据温度而变化。因此，存储器装置可以包括提供温度信息以优化性能的数字温度传感器(DTS)。为了恰当地使用这种温度信息，在执行存储器装置的内部操作之前，DTS测量温度，然后根据所测量的温度来补偿内部操作。
然而，因为DTS将温度划分为多个范围并输出对应于多个非重叠范围的代码，所以当所测量的温度处于两个相邻范围之间的边界时，即使温度改变较小，输出代码也会变化。
发明内容
本公开的实施例提供了一种能够通过使由较小的温度改变而生成的代码改变最小化来减小噪声的半导体装置及其操作方法。
根据本公开的实施例的半导体装置可以根据温度来生成用于执行内部操作的操作电压。半导体装置可以包括：感测电压生成器，被配置成生成温度电压和参考电压，该温度电压具有根据半导体装置的内部温度来确定的电压电平，该参考电压具有恒定的电压电平；代码生成器，被配置成基于温度电压和参考电压来生成临时代码，该临时代码包括与内部温度相对应的感测代码值以及指示内部温度是否被包括在与对应于感测代码值的至少一个温度范围相关联的边界部分中的边界值；以及代码校正组件，被配置成基于临时代码和先前生成的校正代码，通过校正临时代码，生成用于生成半导体装置的操作电压的校正代码。
一种操作半导体装置的方法可以包括：生成温度电压和参考电压，该温度电压具有根据半导体装置的内部温度来确定的电压电平，该参考电压具有恒定的电压电平；基于温度电压和参考电压来生成临时代码，该临时代码包括与内部温度相对应的感测代码值以及指示内部温度是否被包括在与对应于感测代码值的至少一个温度范围相关联的边界部分中的边界值；并且基于临时代码和先前生成的校正代码，生成用于生成半导体装置的操作电压的校正代码。
一种存储器装置可以包括：感测电压生成器，被配置成生成与存储器装置的内部温度相对应的温度电压；代码生成器，被配置成基于温度电压来生成临时代码，该临时代码包括与内部温度相对应的感测代码值以及指示内部温度是否落在两个感测代码值的边界部分内的边界值；以及代码校正组件，被配置成基于边界值来选择性地校正临时代码，并且将临时代码或校正后的临时代码作为用于生成存储器装置的操作电压的代码输出。
根据本技术的实施例，提供了一种能够通过使由较小的温度改变而生成的代码改变最小化来减小噪声的半导体装置及其操作方法。
附图说明
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出根据本公开的实施例的存储器装置的示图。
图3是示出根据本公开的实施例的温度传感器的示图。
图4是示出根据本公开的实施例的边界值的示图。
图5是示出根据本公开的实施例的操作半导体装置的方法的流程图。
图6是示出根据本公开的实施例的生成校正代码的方法的示图。
图7是示出根据本公开的各个实施例的存储器系统的示图。
图8是示出根据本公开的各个实施例的存储器系统的示图。
图9是示出根据本公开的各个实施例的存储器系统的示图。
图10是示出根据本公开的各个实施例的存储器系统的示图。
具体实施方式
提供了具体的结构和功能描述，仅用来描述本公开的实施例。然而，本发明可以以各种形式来实施并且以各种方式来执行。因此，本发明不限于所公开的实施例或本文提供的任何特定细节。具体地，尽管公开了将半导体装置实施为存储器装置，但这仅是实施例；半导体装置可以以其它形式来实施。更一般地，半导体装置可以被实施为包括二极管或晶体管的任何电子装置。
在整个说明书中，当一部分被描述为“连接”到另一部分时，其包括将该部分“直接连接”到其它部分的布置以及利用其间插入的另一组件将该部分“间接连接”到其它部分的布置。在整个说明书中，指示一部分包括组件的陈述是开放式的，除非另有明确说明，否则意指该部分可以包括其它组件。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。当本文使用术语“各个实施例”时，不一定指所有实施例。
图1是示出根据本公开的实施例的存储器系统10000的示图。
参照图1，存储器系统10000可以包括存储器装置1000和存储器控制器2000。
存储器系统10000可以在诸如以下的主机3000的控制下来存储数据：蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、平板PC、或车载式信息娱乐系统。
根据被设定为与主机300的通信协议的主机接口，存储器系统10000可以被制造或配置成各种类型的存储装置。例如，存储器系统10000可以被配置成固态驱动器(SSD)，MMC、eMMC、RS-MMC或微型MMC形式的多媒体卡，SD、迷你SD或微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-e或PCIe)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和/或记忆棒。
存储器系统10000可以被制造为各种类型的封装中的任意一种。例如，存储器系统10000可以被制造为堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和/或晶圆级堆叠封装(WSP)。
存储器装置1000可以存储数据。存储器装置1000可以在存储器控制器2000的控制下操作。另外，存储器装置1000可以包括存储器单元阵列，该存储器单元阵列包括存储数据的多个存储器单元。存储器单元中的每个可以被配置成存储一位数据的单层单元(SLC)、存储两位数据的多层单元(MLC)、存储三位数据的三层单元(TLC)、或存储四位数据的四层单元(QLC)。
存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元。另外，一个存储块可以包括多个页面。在实施例中，页面可以是将数据存储在存储器装置1000中或者读取存储器装置1000中所存储的数据的单位。存储块可以是擦除数据的单位。
在实施例中，存储器装置1000可以被实施为：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，通过示例的方式，将存储器装置1000描述为NAND闪速存储器。然而，由于存储器装置1000可以被实施为各种存储器装置1000中的任意一种，因此本发明并不限于此。
存储器装置1000可以是NAND闪速存储器。存储器装置1000可以从存储器控制器2000接收命令和地址。存储器装置1000可以被配置成访问存储器单元阵列中的由所接收的地址所选择的区域。访问所选择的区域可以意指对所选择的区域执行与所接收的命令相对应的操作。例如，存储器装置1000可以执行包括写入操作(即，编程操作)、读取操作和擦除操作的内部操作。在编程操作期间，存储器装置1000可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置1000可以从由地址选择的区域中读取数据。在擦除操作期间，存储器装置1000可以擦除由地址选择的区域中存储的数据。
在另一实施例中，存储器装置1000可以是动态随机存取存储器(DRAM)。存储器装置1000可以从存储器控制器2000接收命令和地址。存储器装置1000可以被配置成访问存储器单元阵列中的由所接收的地址选择的区域。访问所选择的区域可以意指对所选择的区域执行与所接收的命令相对应的操作。例如，存储器装置1000可以执行数据输入/输出操作或刷新操作。数据输入/输出操作可以是存储器装置1000接收数据以将数据存储在由地址选择的区域中或输出和读取所存储的数据的操作。刷新操作可以是存储器装置1000保存所存储的数据的操作。
存储器装置1000可以包括存储器单元。响应于存储器控制器2000的控制，存储器装置1000可以对所选择的存储器单元执行内部操作。内部操作可以包括编程操作、读取操作或擦除操作。在另一实施例中，内部操作可以包括数据输入/输出操作或刷新操作。
存储器控制器2000可以控制存储器系统10000的全部操作。当将电力施加到存储器系统10000时，存储器控制器2000可以运行固件(FW)。固件FW可以包括：主机接口层HIL，其从主机3000接收请求输入或向主机3000输出响应；闪存转换层(FTL)，其管理主机3000的接口与存储器装置1000的接口之间的操作；以及闪存接口层(FIL)，其向存储器装置1000提供命令或从存储器装置1000接收响应。
存储器控制器2000可以从主机3000接收数据和逻辑地址(LA)，并且可以将逻辑地址转换为物理地址(PA)，PA指示存储器装置1000中待存储数据的存储器单元的地址。LA可以是逻辑块地址(LBA)，并且PA可以是物理块地址(PBA)。
存储器控制器2000可以根据主机3000的请求来控制存储器装置1000以执行包括编程操作、读取操作或擦除操作的内部操作。在编程操作期间，存储器控制器2000可以将编程命令、PBA和数据提供到存储器装置1000。在读取操作期间，存储器控制器2000可以将读取命令和PBA提供到存储器装置1000。在擦除操作期间，存储器控制器2000可以将擦除命令和PBA提供到存储器装置1000。
可选地，存储器控制器2000可以在没有来自主机3000的任何请求的情况下，控制存储器装置1000自行执行包括编程操作、读取操作或擦除操作的内部操作。例如，存储器控制器2000可以控制存储器装置100以执行用于执行诸如损耗均衡、垃圾收集或读取回收的后台操作的编程操作、读取操作或擦除操作。
在实施例中，存储器装置1000可以包括温度传感器100，并且存储器控制器2000可以控制温度传感器100。具体地，存储器控制器2000可以生成温度测量命令，并且可以控制温度传感器100以响应于所生成的温度测量命令来感测存储器装置1000的温度。可选地，存储器控制器2000可以通过控制存储器装置1000使得存储器装置1000生成温度测量命令来间接地控制温度传感器100。
在实施例中，随着存储器装置1000执行内部操作，存储器装置1000的内部温度可能改变。内部温度可以对应于存储器装置1000的温度或者可以对应于存储器单元阵列的温度。随着存储器装置1000的内部操作的数量或程度增加，存储器装置1000的内部温度可能增加。当存储器装置1000的内部温度过高时，可能增加存储器装置1000劣化的可能性。即，因为当存储器装置1000的内部温度过高时，存储器装置1000的内部操作失败的可能性增加，所以存储器装置1000的性能可能劣化。因此，每当执行存储器装置1000的内部操作时，存储器控制器2000可以控制温度传感器100或存储器装置1000以测量温度。另外，当内部温度过高时，存储器控制器2000可以限制存储器装置1000的内部操作，使得存储器装置1000的内部温度降低。存储器控制器2000可以控制存储器装置1000，使得通过限制存储器装置1000的内部操作来降低存储器装置1000的内部温度。此处，内部操作的示例包括编程操作、读取操作或擦除操作，并且还可以包括诸如损耗均衡、垃圾收集、读取回收等的后台操作。
温度传感器100可以被实施为数字温度感测电路，并且可以将温度转换为作为数字信号的代码并输出该代码。即，温度传感器100可以将模拟信号转换为数字信号并输出该数字信号。具体地，温度传感器100可以输出与所测量的内部温度相对应的代码，并且可以将输出的代码传输到存储器装置1000或存储器控制器2000。
此处，随着分配给代码的位的数量增加，分辨率可以提高。分辨率可以指与代码相对应的温度区间(或温度范围)。随着分辨率的提高，与一个代码相对应的温度范围可能减小。例如，当分辨率较低时，可以分配较小数量的位，因此与一个代码相对应的温度范围可以是20℃。当温度为0℃、10℃和20℃时，每种实例中的输出代码可以为1。另一方面，当分辨率较高时，可以分配较大数量的位，因此与一个代码相对应的温度范围可以是1℃。当温度为0℃、10℃和20℃时，相应的输出代码可以分别为0、10和20。即，随着分辨率的提高，在相同温度差下输出的代码之间的差异增加。因此，可以减小实际温度与由所生成的代码指示的温度之间的差异，并且可以准确地表示与该代码相对应的实际的内部温度。
在一些实施例中，温度传感器100可以响应于从存储器装置1000或存储器控制器2000传输的命令(例如，温度测量命令)来感测存储器装置1000或存储器系统10000的内部温度，并且可以输出与所感测的内部温度相对应的代码。可选地，在没有来自存储器装置1000或存储器控制器2000的命令的情况下，温度传感器100可以执行感测存储器装置1000或存储器系统10000的内部温度并在一个或多个设定时间例如周期性地输出代码的操作。存储器装置1000或存储器控制器2000可以基于从温度传感器100输出的代码来导出存储器装置1000或存储器控制器2000的温度。稍后参照图3描述温度传感器100的详细操作方法。
主机3000可以使用诸如以下的各种通信方法中的至少一种与存储器系统10000通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和/或低负载DIMM(LRDIMM)。
在图1所示的示例中，一个温度传感器100被包括在一个存储器装置1000中，但是这仅仅是一个实施例。当实施温度传感器100时，温度传感器100可以设置在存储器装置1000中或可操作地联接到存储器装置1000，或者多个存储器装置1000可以可操作地联接到一个温度传感器100，在这种情况下，温度传感器100可以被实施为分开的电子装置。
图2是示出根据本公开的实施例的存储器装置1000的示图。
参照图2，存储器装置1000可以包括存储器单元阵列1100、外围电路1200、控制逻辑1300和温度传感器100。通过示例的方式，在图2中，假设存储器装置1000是NAND闪速存储器，但是本发明并不限于此，因为存储器装置1000可以被实施为各种存储器装置或半导体装置中的任意一种。
存储器单元阵列1100可以包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz可以通过行线RL连接到行解码器1210。另外，存储块BLK1至BLKz可以通过位线BL1至BLn连接到页面缓冲器组1230。多个存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。连接到相同字线的存储器单元可以被定义为一个页面。即，存储器单元阵列1100可以被配置有多个物理页面。因此，一个存储块可以包括多个页面。
存储器单元阵列1100中的存储器单元的每一个可以被配置成存储一位数据的单层单元(SLC)、存储两位数据的多层单元(MLC)、存储三位数据的三层单元(TLC)或存储四位数据的四层单元(QLC)。
外围电路1200可以被配置成在控制逻辑1300的控制下对存储器单元阵列1100的所选择的区域执行编程操作、读取操作或擦除操作。外围电路1200可以驱动存储器单元阵列1100。例如，外围电路1200可以在控制逻辑1300的控制下向行线RL和位线BL1至BLn施加各种操作电压或使所施加的电压放电。
外围电路1200可以包括行解码器1210、驱动电压生成器1220、页面缓冲器组1230、列解码器1240、输入/输出电路1250和感测电路1260。
外围电路1200可以驱动存储器单元阵列1100。例如，外围电路1200可以驱动存储器单元阵列1100，以执行编程操作、读取操作和擦除操作。
行解码器1210可以通过行线RL连接到存储器单元阵列1100。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。在实施例中，字线可以包括普通字线和虚设字线。行线RL可以进一步包括管道选择线。
行解码器1210可以被配置成响应于控制逻辑1300的控制而操作。行解码器1210可以从控制逻辑1300接收行地址RADD。另外，行解码器1210可以被配置成对行地址RADD解码。行解码器1210可以根据经解码的地址选择存储块BLK1至BLKz之中的至少一个存储块。另外，行解码器1210可以选择所选择的存储块的至少一个字线，以根据经解码的地址将由驱动电压生成器1220生成的电压施加到至少一个字线WL。
例如，在编程操作期间，行解码器1210可以将编程电压施加到所选择的字线，并且将电平低于编程电压的编程通过电压施加到未选择的字线。在编程验证操作期间，行解码器1210可以将验证电压施加到所选择的字线，并且将高于验证电压的验证通过电压施加到未选择的字线。在读取操作期间，行解码器1210可以将读取电压施加到所选择的字线，并且将高于读取电压的读取通过电压施加到未选择的字线。
在实施例中，可以以存储块为单位执行存储器装置1000的擦除操作。在擦除操作期间，行解码器1210可以根据经解码的地址选择一个存储块。进一步地，行解码器1210可以将接地电压施加到连接到所选择的存储块的字线。
驱动电压生成器1220可以响应于控制逻辑1300的控制而操作。驱动电压生成器1220可以被配置成使用供应到存储器装置1000的外部电源电压来生成多个电压。具体地，驱动电压生成器1220可以响应于操作信号OPSIG而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。例如，驱动电压生成器1220可以响应于控制逻辑1300的控制而生成编程电压、验证电压、通过电压、读取电压、擦除电压等。
在实施例中，驱动电压生成器1220可以通过调节外部电源电压来生成内部电源电压。内部电源电压可以被用作存储器装置1000的操作电压。即，驱动电压生成器1220可以使用外部电源电压或内部电源电压来生成多个电压。
例如，驱动电压生成器1220可以包括接收内部电源电压的多个泵浦电容器，并且响应于控制逻辑1300的控制而选择性地启用多个泵浦电容器以生成多个电压。可以通过行解码器1210将所生成的多个电压供应到存储器单元阵列110。
另外，驱动电压生成器1220可以包括带隙基准或带隙基准电路，以独立于温度并且与电路负载无关地向温度传感器100提供恒定的固定电压。即，驱动电压生成器1220可以向温度传感器100提供固定电压，使得温度传感器100可以根据温度生成代码。
在实施例中，驱动电压生成器1220可以接收从温度传感器100输出的代码，并且根据所接收的代码补偿操作电压。例如，驱动电压生成器1220可以根据所接收的代码生成编程电压、验证电压、通过电压、读取电压和擦除电压。
在编程操作期间，驱动电压生成器1220可以根据代码来改变施加到所选择的字线的编程电压Vpgm、施加到未选择的字线的通过电压VpassP或施加到漏极选择线的电压VPDSL。
在读取操作期间，驱动电压生成器1220可以根据所接收的代码来改变施加到PB感测晶体管的读取电压Vpbsense或通过读取电压VpassR，以检查字线的每个位的赋值。
在擦除操作期间，驱动电压生成器1220可以根据所接收的代码来改变施加到漏极选择线和源极选择线的电压VGIDL_DSL和VGIDL_SSL以及施加以在块中生成栅诱导漏极泄漏(GIDL)的擦除电压Verase。
在一些实施例中，根据代码的改变，编程电压的改变值ΔVpgm、读取电压的改变值ΔVpbsense或擦除电压的改变值ΔVerase可以彼此不同。另外，编程电压的改变值ΔVpgm和编程通过电压的改变值ΔVpassP可以相同，并且可以大于读取电压的改变值ΔVpbsense。另外，擦除电压的改变值ΔVerase可以大于读取电压的改变值ΔVpbsense。
通过示例的方式，图3中所示的驱动电压生成器1220和感测电压生成器110可以是分开的组件，但这仅仅是实施例。可选地，驱动电压生成器1220可以被实施为包括感测电压生成器110。
缓冲器组1230可以包括可以分别通过第一至第n位线BL1至BLn连接到存储器单元阵列110的第一至第n页面缓冲器PB1至PBn。第一至第n页面缓冲器PB1至PBn可以在控制逻辑1300的控制下操作。具体地，第一至第n页面缓冲器PB1至PBn可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，第一至第n页面缓冲器PB1至PBn可以临时存储通过第一至第n位线BL1至BLn接收的数据，或者可以在读取操作或验证操作期间感测位线BL1至BLn的电压或电流。
具体地，在编程操作期间，当将编程脉冲施加到所选择的字线时，第一至第n页面缓冲器PB1至PBn可以通过第一至第n位线BL1至BLn将通过数据输入/输出电路1250接收的数据DATA传送到所选择的存储器单元。可以根据所传送的数据DATA来编程所选择的页面的存储器单元。连接到施加有编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。联接到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一至第n页面缓冲器PB1至PBn可以通过第一至第n位线BL1至BLn从所选择的存储器单元中读取页面数据。
在读取操作期间，在列解码器1240的控制下，第一至第n页面缓冲器PB1至PBn可以通过第一至第n位线BL1至BLn从所选择的页面的存储器单元中读取数据DATA，并且将读取的数据DATA输出到数据输入/输出电路1250。
在擦除操作期间，第一至第n页面缓冲器PB1至PBn可以使第一至第n位线BL1至BLn浮置。
列解码器1240可以响应于列地址CADD而在输入/输出电路1250和页面缓冲器组1230之间传送数据。例如，列解码器1240可以通过数据线DL与第一至第n页面缓冲器PB1至PBn交换数据，或者可以通过列线CL与输入/输出电路1250交换数据。
输入/输出电路1250可以将从存储器控制器2000接收的命令CMD和地址ADDR传送到控制逻辑1300，或者可以与列解码器1240交换数据DATA。在实施例中，可以通过输入/输出电路1250将用于温度的代码传送到存储器控制器2000。该代码可以表示通过测量存储器装置1000的内部温度而获得的值，该内部温度是由温度传感器100测量的。
感测电路1260可以在读取操作或验证操作期间响应于允许位信号VRYBIT而生成参考电流。进一步地，感测电路1260可以将从页面缓冲器组1230接收的感测电压VPB与由参考电流生成的参考电压进行比较，以输出通过信号PASS或失败信号FAIL。
控制逻辑1300可以响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页面缓冲器控制信号PBSIGNALS、允许位VRYBIT和温度传感器控制信号DTS_CMD，以控制外围电路1200和温度传感器100。另外，控制逻辑1300可以响应于通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。
控制逻辑1300可以将温度传感器控制信号DTS_CMD传输到温度传感器100。温度传感器100可以响应于温度传感器控制信号DTS_CMD而生成与所测量的温度相对应的代码。控制逻辑1300可以以设定的频率即周期性地传输温度传感器控制信号DTS_CMD，并且随着执行存储器装置1000的内部操作，将温度传感器控制信号DTS_CMD传输到温度传感器100。
在图2所示的示例中，温度传感器100被设置在存储器装置1000的内部。可选地，温度传感器100可以被实施为设置在存储器装置1000外部的分开的组件。参照图3详细地描述温度传感器100的具体配置和操作。
图3是示出根据本公开的实施例的温度传感器100的示图。
参照图3，温度传感器100可以包括感测电压生成器110、代码生成器120、代码校正组件130和代码寄存器140。
温度传感器100可以响应于温度传感器控制信号DTS_CMD而生成与所测量的温度相对应的代码。在一些实施例中，可以以设定的频率即周期性地来生成温度传感器控制信号DTS_CMD，并且温度传感器100可以在每个这种时间接收温度传感器控制信号DTS_CMD。可选地，每次执行存储器装置1000的内部操作时，可以在执行存储器装置1000的内部操作之前将温度传感器控制信号DTS_CMD输入到温度传感器100。
感测电压生成器110可以响应于所接收的温度传感器控制信号DTS_CMD而生成温度电压VCTAT和参考电压VREF。具体地，感测电压生成器110使用从驱动电压生成器122接收的电压，生成具有根据温度确定的电压电平的温度电压VCTAT以及即使温度改变也具有恒定电压电平的参考电压VREF。
温度电压VCTAT可以对应于温度或指示温度，并且这样一来，VCTAT的电平可以根据温度的改变而增大或减小。感测电压生成器110可以包括阈值电压根据温度改变而改变的晶体管或电阻值根据温度改变而改变的电阻器。感测电压生成器110可以使用该晶体管或电阻器来生成温度电压VCTAT。
在一些实施例中，可以将参考电压VREF控制为不考虑温度改变而具有恒定电压电平。具体地，参考电压VREF可以包括相对较高的电压VREF+和相对较低的电压VREF-。另外，感测电压生成器110可以以包括带隙电压生成电路或维德拉(Widlar)电压生成电路的形式实施，从而不考虑温度改变而具有恒定的电势。
代码生成器120可以基于从感测电压生成器110接收的温度电压VCTAT和参考电压VREF来生成临时代码。在一些实施例中，温度电压VCTAT和参考电压VREF中的每一个可以是包括存储器装置1000的内部温度信息的模拟值，并且临时代码可以是数字值。数字代码可以包括与温度相对应的感测代码值以及指示所测量的温度是否被包括在由该感测代码值指示的温度的子范围的边界部分中的边界值。因此，代码生成器120可以被实施为模数转换器(ADC)，该模数转换器将作为模拟信号的温度电压VCTAT和参考电压VREF转换为数字代码。
如上所述，临时代码可以包括感测代码值和边界值。图4是示出根据本公开的实施例的边界值的示图。
参照图4，分别根据第一温度子范围T1至T2和第二温度范围T2至T3来输出代码值N和N+1。即，图3的代码生成器120可以在所测量的温度被包括在第一温度子范围T1至T2中时输出代码值N，并且可以在所测量的温度被包括在第二温度子范围T2至T3中时输出代码值N+1。
在图4所示的示例中，第一温度子范围T1至T2中的温度A可以比温度T2小非常小的值dT，并且第二温度子范围T2至T3中的温度B可以比T2大非常小的值dT。例如，当温度A为(T2-dT)并且温度B为(T2+dT)时，可以将与A相对应的代码输出为N，并且可以将与B相对应的代码输出为(N+1)。即，当温度接近两个相邻子范围之间的、代码被改变的边界时，可以根据dT的改变而改变输出代码。在半导体装置或存储器装置1000包括低分辨率DTS的情况下，补偿值可以根据输出代码而显著变化。根据本公开的实施例，通过使用指示所测量的温度是否被包括在与由感测代码值指示的温度的子范围相关联的边界部分中的边界值，可以防止输出代码根据较小的温度改变而改变。
具体地，温度传感器100可以根据分辨率或代码的位的数量来将可测量的温度范围划分为多个区间，即子范围，并且输出与子范围中的每一个相对应的感测代码。
表1
温度范围 感测代码 感测代码(相反顺序)
-40℃～-30℃ 0 15
-30℃～-20℃ 1 14
-20℃～-10℃ 2 13
…… …… ……
90℃～100℃ 13 2
100℃～110℃ 14 1
110℃～120℃ 15 0
参照表1，示出根据本公开的实施例的温度范围和感测代码。假设温度传感器100相对于-40℃至120℃的温度范围来实施与4个位相对应的分辨率，则可以为每个10℃的子范围分配一个代码。例如，-40℃至-30℃的温度子范围可以与代码0相对应，并且110℃至120℃的温度子范围可以与代码15相对应。可选地，可以以相反的顺序映射分别与温度子范围相对应的代码。例如，-40℃至-30℃的温度子范围可以与代码15相对应，并且110℃至120℃的温度子范围可以与代码0相对应。
包括温度传感器100的半导体装置(例如，存储器装置1000)可以在-40℃至120℃的温度范围内操作，并且温度传感器100可以感测该范围内的温度。可选地，温度范围可以根据温度传感器100的规格或半导体装置(例如，存储器装置1000)的节流温度(throttlingtemperature)来确定。另外，可以将感测代码设定到与4个位(即16个代码)相对应的分辨率。当将较大位数量的代码映射到相同的温度范围时，根据代码差异的温度差异可能变小。另外，可以通过将大量的位映射到相同的温度范围来实施高分辨率。
另外，温度传感器100可以将每个温度子范围的设定部分设定为边界部分。温度传感器100可以使用边界值来指示所测量的温度是否被包括在与特定代码相对应的温度范围的边界部分中。即，温度传感器100可以使用边界值指示所测量的温度是否接近代码被改变的边界。
具体地，温度传感器100可以在所测量的温度被包括在边界部分中时指示逻辑值1，并且可以在所测量的温度未被包括在边界部分中时指示逻辑值0。例如，因为温度A和温度B各自距离公共边界dT，所以温度A和温度B可以处于相邻温度子范围的边界部分中。因此，与A和B中的每一个相对应的边界值可以是逻辑值1。另外，可以确定温度A和B中的每一个都接近边界。
即，边界值可以指示所测量的内部温度是否在感测代码值被改变的边界附近。温度传感器100可以分配最少的位(例如1个位)。另外，每个代码值可以指示一起跨过两个相邻子范围的两个边界部分，并且在一个代码值中表示的边界部分可以是相应代码的1/2或更小。例如，当与感测代码2相对应的子温度范围是-20℃至-10℃，并且与感测代码3相对应的子温度范围是-10℃至0℃时，作为-10℃的边界的-7.5℃至-10℃以及-10℃至-12.5℃可以是边界部分。
再次参照图3，温度传感器100可以包括代码校正组件130和代码寄存器140。
代码校正组件130可以校正由代码生成器120生成的临时代码，以生成用于生成半导体装置的操作电压的校正代码。在一些实施例中，临时代码可以包括与内部温度相对应的感测代码值以及指示内部温度是否被包括在由该感测代码值指示的温度的子范围的边界部分中的边界值。
代码校正组件130可以根据边界值来校正临时代码的感测代码值，或者原样输出临时代码的感测代码值。具体地，当所测量的内部温度未落在边界部分内时，代码校正组件130可以将临时代码的感测代码值作为校正代码输出。即，当边界值为0时，代码校正组件130可以将临时代码的感测代码值作为校正代码输出。
另一方面，当所测量的内部温度被包括在感测代码值的边界部分中时，代码校正组件130可以通过将由代码生成器120生成的感测代码值与先前生成的校正代码进行比较来生成校正代码。即，当边界值为1时，代码校正组件130可以通过将感测代码值与先前生成的校正代码进行比较来生成校正代码。
代码寄存器140可以存储先前生成的校正代码。当所测量的内部温度被包括在边界部分中时，代码校正组件130可以校正感测代码值以使新生成的校正代码与先前生成的校正代码之间的差异最小化。具体地，当临时代码的感测代码值小于先前生成的校正代码时，代码校正组件130可以通过将1添加到临时代码的感测代码值来生成校正代码。另一方面，当临时代码的感测代码值大于或等于先前生成的校正代码时，代码校正组件130可以将临时代码的感测代码值作为校正代码输出。
由代码校正组件130新生成的校正代码可以被存储在代码寄存器140中，用于校正稍后测量的内部温度和临时代码。
图5是示出根据本公开的实施例的操作半导体装置的方法的流程图。
半导体装置可以响应于温度传感器控制信号DTS_CMD根据所测量的温度来生成代码。
参照图5，在操作S510中，半导体装置可以生成温度电压和参考电压。具体地，半导体装置可以生成具有根据内部温度确定的电压电平的温度电压以及即使在内部温度改变时也具有恒定电压电平的参考电压。此处，温度电压可以是与温度相对应的电压，并且可以根据温度改变而将电平设定为增大或减小。参考电压可以不考虑温度改变而具有恒定的电压电平，并且可以包括相对较高的电压VREF+和相对较低的电压VREF-。
在操作S520中，半导体装置可以基于温度电压和参考电压来生成临时代码。在一些实施例中，温度电压和参考电压可以是包括半导体装置的内部温度信息的模拟值。临时代码可以是数字值，该数字值包括与内部温度相对应的感测代码值以及指示内部温度是否被包括在该感测代码值的边界部分中的边界值。即，半导体装置可以将作为模拟信号的温度电压和参考电压转换成作为数字信号的临时代码。
在一些实施例中，边界值可以指示所测量的内部温度是否被包括在与感测代码值被改变的边界相邻的子范围的部分中，并且可以为此目的来分配最少的位(例如1个位)。例如，当所测量的内部温度被包括在感测代码值的边界部分中时，边界值可以是逻辑值1，并且当所测量的内部温度未被包括在感测代码值的边界部分中时，边界值可以是逻辑值0。
在操作S530中，半导体装置可以基于临时代码来生成校正代码。具体地，半导体装置可以基于临时代码和先前生成的校正代码来生成用于生成半导体装置的操作电压的校正代码。参照图6详细地描述半导体装置生成校正代码的方法。
图6是示出根据本公开的实施例的生成校正代码的方法的示图。
参照图6，在操作S531中，半导体装置可以识别所测量的内部温度是否被包括在感测代码值的边界部分中。为此，半导体装置可以参考临时代码中的边界值。当边界值为1时，半导体装置可以确定半导体装置的内部温度被包括在感测代码值的边界部分中(S531-是)。当边界值为0时，半导体装置可以确定半导体装置的内部温度未被包括在感测代码值的边界部分中(S531-否)。当如边界值所指示的，半导体装置的内部温度被包括在感测代码值的边界部分中(S531-是)时，半导体装置可以执行操作S533。当如边界值所指示的，半导体装置的内部温度未被包括在感测代码值的边界部分中(S531-否)时，半导体装置可以执行操作S537。
在操作S533中，半导体装置可以将先前生成的校正代码与临时代码的感测代码值进行比较。具体地，半导体装置可以存储先前生成的校正代码，并且将先前存储和生成的校正代码与临时代码的感测代码值进行比较。当先前生成的校正代码大于临时代码的感测代码值(S533-是)时，半导体装置可以执行操作S535。当先前生成的校正代码小于或等于临时代码的感测代码值(S533-否)时，半导体装置可以执行操作S537。
在操作S535中，半导体装置可以通过将1(或设定值)添加到临时代码的感测代码值来生成校正代码。因为所测量的内部温度被包括在与感测代码值被改变的边界相邻的部分中并且临时代码的感测代码值小于先前生成的校正代码，所以半导体装置可以通过将1添加到临时代码的感测代码值来生成校正代码，以使新生成的校正代码与先前生成的校正代码之间的差异最小化。
在操作S537中，半导体装置可以将临时代码的感测代码值作为校正代码输出。当内部温度未被包括在感测代码值的边界部分中(S531-否)时，或者当先前生成的校正代码小于或等于临时代码的感测代码值(S533-否)时，半导体装置执行操作S537。
当内部温度未被包括在感测代码值的边界部分中(S531-否)时，这意指所测量的内部温度与感测代码被改变的边界不相邻，因此临时代码的感测代码值可以表示实际温度。
另一方面，当先前生成的校正代码小于或等于临时代码的感测代码值(S533-否)时，这指示所测量的内部温度被包括在边界部分中，即，在感测代码值被改变的边界附近，并且临时代码的感测代码值大于或等于先前生成的校正代码，因此半导体装置可以通过将临时代码的感测代码值作为校正代码原样输出，使新生成的校正代码与先前生成的校正代码之间的差异最小化。
图7至图10是示出根据各个实施例的各个存储器系统的示图。
参照图7，存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置3600以及能够控制存储器装置3600的操作的存储器控制器3500。此处，存储器控制器3500和存储器装置3600可以分别被实施为参照图1描述的存储器控制器2000和存储器装置1000。
存储器控制器3500可以在处理器3100的控制下控制存储器装置3600的数据访问操作，例如，编程操作、擦除操作或读取操作。
在存储器控制器3500的控制下，可以通过显示器3200输出编程在存储器装置3600中的数据。
无线电收发器3300可以通过天线ANT来传输和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换成可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将处理后的信号传输到存储器控制器3500或显示器3200。存储器控制器3500可以将由处理器3100处理的信号传输到存储器装置3600。另外，无线电收发器3300可以将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将无线电信号输出到外部装置。输入装置3400可以是能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据的装置。输入装置3400可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得通过显示器3200输出从存储器控制器3500输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
根据实施例，能够控制存储器装置3600的操作的存储器控制器3500可以被实施为处理器3100的一部分，并且还可以被实施为与处理器3100分开的芯片。
参照图8，存储器系统40000可以被实施为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储器装置4500以及能够控制存储器装置4500的数据处理操作的存储器控制器4400。此处，存储器控制器4400和存储器装置4500可以分别被实施为参照图1描述的存储器控制器2000和存储器装置1000。
根据通过输入装置4200输入的数据，处理器4100可以通过显示器4300输出存储器装置4500中存储的数据。例如，输入装置4200可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的全部操作并且控制存储器控制器4400的操作。根据实施例，能够控制存储器装置4500的操作的存储器控制器4400可以被实施为处理器4100的一部分，或者可以被实施为与处理器4100分开的芯片。
参照图9，存储器系统50000可以被实施为图像处理装置，例如，数码相机、设置有数码相机的便携式手机、设置有数码相机的智能电话或设置有数码相机的平板PC。
存储器系统50000包括存储器装置5500以及能够控制该存储器装置5500的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器5400。
存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。数字信号可以传输到处理器5100或存储器控制器5400。在处理器5100的控制下，数字信号可以通过显示器5300输出，或者可以通过存储器控制器5400存储在存储器装置5500中。另外，存储器装置5500中存储的数据可以在处理器5100或存储器控制器5400的控制下通过显示器5300输出。
根据实施例，能够控制存储器装置5500的操作的存储器控制器5400可以被实施为处理器5100的一部分，或者可以被实施为与处理器5100分开的芯片。
参照图10，存储器系统70000可以被实施为存储卡或智能卡。存储器系统70000可以包括存储器装置7300、存储器控制器7200和卡接口7100。存储器控制器7200和存储器装置7300可以分别被实施为参照图1描述的存储器控制器2000和存储器装置1000。
存储器控制器7200可以控制存储器装置7300和卡接口7100之间的数据交换。根据实施例，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本发明并不限于此。
卡接口7100可以根据主机60000的协议而接口连接主机60000和存储器控制器7200之间的数据交换。根据实施例，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口7100可以指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件或信号传输方法。
当存储器系统70000连接到诸如PC、平板PC、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可以在微处理器6100(μp)的控制下，通过卡接口7100和存储器控制器7200来执行与存储器装置7300的数据通信。
尽管示出和描述了本发明的具体实施例，但是可以在不脱离本发明的范围和技术精神的情况下进行各种改变和修改。因此，本发明的范围不限于上述实施例。相反，本发明涵盖落入权利要求范围内的所有变型。

Claims (19)

1.一种半导体装置，包括：
感测电压生成器，生成温度电压和参考电压，所述温度电压具有根据所述半导体装置的内部温度来确定的电压电平，所述参考电压具有恒定的电压电平；
代码生成器，基于所述温度电压和所述参考电压来生成临时代码，所述临时代码包括与所述内部温度相对应的感测代码值以及指示所述内部温度是否被包括在与对应于所述感测代码值的至少一个温度范围相关联的边界部分中的边界值；以及
代码校正组件，基于所述临时代码和先前生成的校正代码，通过校正所述临时代码，生成用于生成所述半导体装置的操作电压的校正代码。
2.根据权利要求1所述的半导体装置，进一步包括：
代码寄存器，存储所述先前生成的校正代码，
其中当所述边界值指示所述内部温度被包括在所述边界部分中时，所述代码校正组件通过将所述代码寄存器中存储的所述先前生成的校正代码与所述临时代码的所述感测代码值进行比较，生成所述校正代码。
3.根据权利要求2所述的半导体装置，其中当所述临时代码的所述感测代码值小于所述先前生成的校正代码时，所述代码校正组件通过将设定值添加到所述临时代码的感测代码值来生成所述校正代码。
4.根据权利要求2所述的半导体装置，其中当所述临时代码的所述感测代码值大于或等于所述先前生成的校正代码时，所述代码校正组件将所述临时代码的所述感测代码值作为所述校正代码输出。
5.根据权利要求1所述的半导体装置，其中所述边界部分相邻于与所述临时代码的所述感测代码值相对应的温度范围之中的所述感测代码值被改变的边界。
6.根据权利要求1所述的半导体装置，其中内部操作包括编程操作、读取操作或擦除操作中的至少一个，并且
所述半导体装置进一步包括：控制逻辑，响应于来自外部装置的用于控制所述半导体装置以执行所述内部操作的命令，将用于进行控制以测量所述半导体装置的所述内部温度的温度测量命令传输到所述感测电压生成器。
7.根据权利要求6所述的半导体装置，其中当在执行所述内部操作的同时所述内部操作停止时，所述控制逻辑响应于用于控制所述半导体装置以恢复所述内部操作的恢复命令，将所述温度测量命令传输到所述感测电压生成器。
8.根据权利要求1所述的半导体装置，进一步包括：
驱动电压生成器，根据所述校正代码，生成所述操作电压，
其中所述操作电压包括编程操作电压、读取操作电压或擦除操作电压中的至少一个。
9.根据权利要求8所述的半导体装置，其中所述驱动电压生成器在所述校正代码改变时改变所述操作电压，并且根据所述校正代码的改变的所述编程操作电压的改变值大于所述读取操作电压的改变值或所述擦除操作电压的改变值。
10.一种操作半导体装置的方法，所述方法包括：
生成温度电压和参考电压，所述温度电压具有根据所述半导体装置的内部温度来确定的电压电平，所述参考电压具有恒定的电压电平；
基于所述温度电压和所述参考电压来生成临时代码，所述临时代码包括与所述内部温度相对应的感测代码值以及指示所述内部温度是否被包括在与对应于所述感测代码值的至少一个温度范围相关联的边界部分中的边界值；并且
基于所述临时代码和先前生成的校正代码，生成用于生成所述半导体装置的操作电压的校正代码。
11.根据权利要求10所述的方法，进一步包括：
存储所述先前生成的校正代码，
其中生成所述校正代码包括当所述边界值指示所述内部温度被包括在所述边界部分中时，通过将所述先前生成的校正代码与所述临时代码的所述感测代码值进行比较，生成所述校正代码。
12.根据权利要求11所述的方法，其中生成所述校正代码包括在所述临时代码的所述感测代码值小于所述先前生成的校正代码时，通过将设定值添加到所述临时代码的所述感测代码值来生成所述校正代码。
13.根据权利要求11所述的方法，其中生成所述校正代码包括在所述临时代码的所述感测代码值大于或等于所述先前生成的校正代码时，将所述临时代码的所述感测代码值作为所述校正代码输出。
14.根据权利要求10所述的方法，其中所述边界部分相邻于与所述临时代码的所述感测代码值相对应的温度范围之中所述感测代码值被改变的边界。
15.根据权利要求10所述的方法，其中内部操作包括编程操作、读取操作或擦除操作中的至少一个，并且
所述方法进一步包括响应于来自外部装置的用于控制所述半导体装置以执行所述内部操作的命令，传输用于进行控制以测量所述半导体装置的所述内部温度的温度测量命令。
16.根据权利要求15所述的方法，进一步包括：
当在执行所述内部操作时停止所述内部操作时，响应于用于控制所述半导体装置以恢复所述内部操作的恢复命令，传输所述温度测量命令。
17.根据权利要求10所述的方法，进一步包括：
根据所述校正代码，生成所述操作电压，
其中所述操作电压包括编程操作电压、读取操作电压或擦除操作电压中的至少一个。
18.根据权利要求17所述的方法，其中生成所述操作电压包括在所述校正代码改变时改变所述操作电压，并且根据所述校正代码的改变的所述编程操作电压的改变值大于所述读取操作电压的改变值或所述擦除操作电压的改变值。
19.一种存储器装置，包括：
感测电压生成器，生成与所述存储器装置的内部温度相对应的温度电压；
代码生成器，基于所述温度电压来生成临时代码，所述临时代码包括与所述内部温度相对应的感测代码值以及指示所述内部温度是否落在两个感测代码值的边界部分内的边界值；以及
代码校正组件，基于所述边界值来选择性地校正所述临时代码，并且将所述临时代码或校正后的临时代码作为用于生成所述存储器装置的操作电压的代码输出。
CN202110193376.9A 2020-06-23 2021-02-20 半导体装置及其操作方法 Pending CN113838495A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0076706 2020-06-23
KR1020200076706A KR20210158223A (ko) 2020-06-23 2020-06-23 반도체 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN113838495A true CN113838495A (zh) 2021-12-24

Family

ID=78962619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110193376.9A Pending CN113838495A (zh) 2020-06-23 2021-02-20 半导体装置及其操作方法

Country Status (3)

Country Link
US (1) US11442655B2 (zh)
KR (1) KR20210158223A (zh)
CN (1) CN113838495A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153240A (ko) * 2020-06-10 2021-12-17 에스케이하이닉스 주식회사 온도 센서 및 이의 제어 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578143A (zh) * 2003-07-15 2005-02-09 株式会社瑞萨科技 半导体集成电路器件
CN1864116A (zh) * 2003-10-07 2006-11-15 阿纳洛格装置公司 补偿半导体工艺和电路中温度漂移的方法和设备
CN102543186A (zh) * 2010-12-20 2012-07-04 三星电子株式会社 负电压生成器、译码器、非易失性存储器件及存储系统
CN104135236A (zh) * 2009-07-28 2014-11-05 天工方案公司 半导体加工工艺传感器及表征半导体加工工艺的方法
CN108109653A (zh) * 2016-11-24 2018-06-01 爱思开海力士有限公司 上电复位电路及具有该上电复位电路的半导体存储器装置
CN108475101A (zh) * 2016-01-21 2018-08-31 苹果公司 数字欠压检测和控制的方法和装置
CN108694974A (zh) * 2017-03-31 2018-10-23 瑞萨电子株式会社 半导体装置和时序校准方法
CN109186790A (zh) * 2018-10-18 2019-01-11 卓捷创芯科技（深圳）有限公司 一种提高半导体温度传感器测量精度的方法
CN110415753A (zh) * 2018-04-30 2019-11-05 爱思开海力士有限公司 错误校正电路及操作该错误校正电路的方法
CN110619911A (zh) * 2018-06-20 2019-12-27 爱思开海力士有限公司 存储装置及存储装置的操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045384B2 (en) 2009-06-22 2011-10-25 Sandisk Technologies Inc. Reduced programming pulse width for enhanced channel boosting in non-volatile storage
KR102324267B1 (ko) * 2015-09-10 2021-11-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR101984899B1 (ko) 2018-05-17 2019-05-31 삼성전자 주식회사 플래시 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578143A (zh) * 2003-07-15 2005-02-09 株式会社瑞萨科技 半导体集成电路器件
CN1864116A (zh) * 2003-10-07 2006-11-15 阿纳洛格装置公司 补偿半导体工艺和电路中温度漂移的方法和设备
CN104135236A (zh) * 2009-07-28 2014-11-05 天工方案公司 半导体加工工艺传感器及表征半导体加工工艺的方法
CN102543186A (zh) * 2010-12-20 2012-07-04 三星电子株式会社 负电压生成器、译码器、非易失性存储器件及存储系统
CN108475101A (zh) * 2016-01-21 2018-08-31 苹果公司 数字欠压检测和控制的方法和装置
CN108109653A (zh) * 2016-11-24 2018-06-01 爱思开海力士有限公司 上电复位电路及具有该上电复位电路的半导体存储器装置
CN108694974A (zh) * 2017-03-31 2018-10-23 瑞萨电子株式会社 半导体装置和时序校准方法
CN110415753A (zh) * 2018-04-30 2019-11-05 爱思开海力士有限公司 错误校正电路及操作该错误校正电路的方法
CN110619911A (zh) * 2018-06-20 2019-12-27 爱思开海力士有限公司 存储装置及存储装置的操作方法
CN109186790A (zh) * 2018-10-18 2019-01-11 卓捷创芯科技（深圳）有限公司 一种提高半导体温度传感器测量精度的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
段晓昌: "电源管理芯片中系统状态监测模块的设计与验证", 《全国优秀博硕士学位论文全文库(硕士) 信息科技辑》, 15 April 2018 (2018-04-15) *

Also Published As

Publication number Publication date
US20210397362A1 (en) 2021-12-23
KR20210158223A (ko) 2021-12-30
US11442655B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
US11107538B2 (en) Storage device and operating method thereof
US11194520B2 (en) Memory system and operating method thereof
KR20190074895A (ko) 메모리 시스템 및 그것의 동작 방법
KR102396741B1 (ko) 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
US11133069B2 (en) Memory controller to determine an optimal read voltage, operating method thereof and storage device including the same
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
US11360886B2 (en) Storage device and operating method thereof
US11410733B2 (en) Memory device and operating method thereof
US11348644B2 (en) Memory device for performing dummy program operation and operating method thereof
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
CN114373498A (zh) 页缓冲器、包括该页缓冲器的存储器装置及其操作方法
US11442655B2 (en) Semiconductor device and method of operating the same
US20230244607A1 (en) Memory controller and method of operating the same
CN113299332A (zh) 存储器控制器及其操作方法
CN114496045A (zh) 存储器设备和操作存储器设备的方法
US11815409B2 (en) Temperature sensor, memory device and method for controlling the temperature sensor
US20230386594A1 (en) Memory controller and operating method thereof
US11694728B2 (en) Storage device and operating method thereof
US20240118813A1 (en) Semiconductor memory device and operating method of the semiconductor memory device
US20230384970A1 (en) Storage device and operating method thereof
US11995343B2 (en) Storage device and operating method thereof
US20230402096A1 (en) Memory device and method of operating the same
US20240028219A1 (en) Memory controller and memory system including the same
KR20220150147A (ko) 메모리 장치 및 그 동작 방법
CN115565585A (zh) 储存装置、存储器装置及操作存储器装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination