CN113809033A - 用于增强的爬电和间隙的封装和引线框架设计 - Google Patents

用于增强的爬电和间隙的封装和引线框架设计 Download PDF

Info

Publication number
CN113809033A
CN113809033A CN202110640924.8A CN202110640924A CN113809033A CN 113809033 A CN113809033 A CN 113809033A CN 202110640924 A CN202110640924 A CN 202110640924A CN 113809033 A CN113809033 A CN 113809033A
Authority
CN
China
Prior art keywords
lead
span
central
die pad
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110640924.8A
Other languages
English (en)
Inventor
颜台棋
E·菲尔古特
李德森
王莉双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113809033A publication Critical patent/CN113809033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种引线框架，包括：管芯焊盘；两条或更多条引线的行，两条或更多条引线延伸远离管芯焊盘的第一侧；以及外围结构，外围结构被设置为与管芯焊盘相对并且连接至每一条引线。第一最外引线连续地连接到管芯焊盘。第二最外引线具有面向管芯焊盘并且与管芯焊盘间隔开的内部端部。第二引线在第二引线的中央跨度中的宽度大于第二引线在第二引线的内部跨度和外部跨度中的宽度，第二引线的内部跨度将第二引线的中央跨度与第二引线的内部端部分离，第二引线的外部跨度将第二引线的中央跨度与外围结构分离。

Description

用于增强的爬电和间隙的封装和引线框架设计
技术领域
本申请涉及半导体封装，并且更特别地，涉及用于分立器件封装的引线框架设计。
背景技术
诸如MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅极双极型晶体管)的高压半导体器件通常封装在模制半导体封装中，模制半导体封装包括从包封主体突出的多条通孔配置的引线。这些类型的封装的重要设计考虑包括爬电和间隙。爬电是指沿着两条引线之间的隔离结构的表面(例如，包封主体的侧壁)在两条封装引线之间的最短路径。间隙是指两条封装引线之间在直线上的(例如，通过空气)最短路径。在容纳大电压差的两条封装引线之间，例如，在高压MOSFET器件的源极引线与漏极引线之间，维持高爬电和间隙是特别重要的。然而，增加爬电和间隙与使半导体封装尽可能小的总体期望冲突。此外，一些额定高电压的半导体器件包括用于微调器件的操作以获得最佳性能的附加端子。这些端子的示例包括源极感测端子、栅极端子、温度感测端子等。这些附加端子需要另一封装引线，因此影响了器件的电压阻挡引线之间的最大可能的爬电和间隙。
发明内容
本领域技术人员在阅读以下具体实施方式时并且在查看附图时，将认识到附加的特征和优点。
公开一种引线框架。根据实施例，引线框架包括：管芯焊盘，管芯焊盘包括管芯附接表面；两条或更多条引线的行，两条或更多条引线延伸远离管芯焊盘的第一侧；以及外围结构，外围结构被设置为与管芯焊盘的第一侧相对并且连接到来自两条或更多条引线的行的每一条引线。行的第一最外引线连续地连接到管芯焊盘的第一侧。行的第二最外引线包括面向管芯焊盘的第一侧并且与管芯焊盘的第一侧间隔开的内部端部。第二引线在第二引线的中央跨度中的宽度大于第二引线在第二引线的内部跨度中和在第二引线的外部跨度中的宽度，第二引线的内部跨度将第二引线的中央跨度与第二引线的内部端部分离，第二引线的外部跨度将第二引线的中央跨度与外围结构分离。
单独地或组合地，第二引线包括内边缘侧，内边缘侧面向第一引线并且从第二引线的内部端部延伸到外围结构，第二引线的内边缘侧在第二引线的中央跨度中比在第二引线的内部跨度和外部跨度中更接近第一引线。
单独地或组合地，在第二引线的中央跨度中，第二引线的内边缘侧包括中央边缘以及第一成角度边缘和第二成角度边缘，并且，第二引线的中央边缘是第二引线的最接近第一引线的表面。
单独地或组合地，引线的行包括第三引线，第三引线紧邻第二引线并且包括面向管芯焊盘的第一侧并且与管芯焊盘的第一侧间隔开的内部端部，第三引线包括设置在第三引线的内部跨度与外部跨度之间的成角度跨度，第三引线的内部跨度将成角度跨度与第三引线的内部端部分离，成角度跨度比第二引线的中央跨度设置为更接近管芯焊盘，并且，成角度跨度将第三引线移位远离第二引线。
单独地或组合地，第三引线在成角度跨度中的成角度宽度不大于第三引线在内部跨度中的宽度的1.5倍，成角度宽度是在垂直于第三引线在成角度跨度中的外边缘侧的方向上测量的。
单独地或组合地，随着从管芯焊盘朝向外围结构移动，第一引线的宽度递增地逐渐变细。
单独地或组合地，第一引线包括内部跨度、中央跨度和外部跨度，第一引线的内部跨度将第一引线的中央跨度与管芯焊盘分离，第一引线的外部跨度将第一引线的中央跨度与第一引线的远端部分离，第一引线的内部跨度比第一引线的中央跨度宽，并且，第一引线的中央跨度比第一引线的外部跨度宽。
单独地或组合地，第一引线包括内边缘侧，内边缘侧面向第二引线并且从管芯焊盘延伸到外围结构，第一引线的内边缘侧在第一引线的内部跨度中比在第一引线的中央跨度中更接近第二引线，并且，第一引线的内边缘侧在第一引线的中央跨度中比在第一引线的外部跨度中更接近第二引线。
公开了一种半导体封装。根据实施例，半导体封装包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一半导体管芯，第一半导体管芯安装在管芯附接表面上；电绝缘模制化合物的包封主体，包封主体包封第一半导体管芯并且包括第一外部面、第二外部面和第三外部面，第一外部面在第二外部面与第三外部面之间延伸；以及两条或更多条引线的行，两条或更多条引线延伸远离管芯焊盘的第一侧并且从第一外部面突出。行的第一最外引线连续地连接到管芯焊盘的第一侧。行的第二最外引线包括面向管芯焊盘的第一侧并且与管芯焊盘的第一侧间隔开的内部端部。第二引线在第二引线的中央跨度中的宽度大于第二引线在第二引线的内部跨度中和在第二引线的外部跨度中的宽度，第二引线的内部跨度将第二引线的中央跨度与第二引线的内部端部分离，第二引线的外部跨度将第二引线的中央跨度与第二引线的远端部分离。
单独地或组合地，第二引线包括内边缘侧，内边缘侧面向第一引线并且从第二引线的内部端部延伸到第二引线的远端部，第二引线的内边缘侧在第二引线的中央跨度中比在第二引线的内部跨度和外部跨度中更接近第一引线。
单独地或组合地，在第二引线的中央跨度中，第二引线的内边缘侧包括中央边缘以及第一成角度边缘和第二成角度边缘，并且，第二引线的中央边缘是第二引线的最接近第一引线的表面。
单独地或组合地，引线的行包括第三引线，第三引线紧邻第二引线并且包括面向管芯焊盘的第一侧并且与管芯焊盘的第一侧间隔开的内部端部，第三引线包括设置在第三引线的内部跨度与外部跨度之间的成角度跨度，第三引线的内部跨度将成角度跨度与第三引线的内部端部分离，并且，成角度跨度比第二引线的中央跨度设置为更接近管芯焊盘，并且，成角度跨度将第三引线移位远离第二引线。
单独地或组合地，半导体封装还包括第一接合导线和第二接合导线，第一接合导线和第二接合导线两者都电连接到第二引线。
单独地或组合地，半导体封装还包括安装在管芯附接表面上的第二半导体管芯，第一接合导线将第二引线电连接到第一半导体管芯，并且，第二接合导线将第二引线电连接到第二半导体管芯。
单独地或组合地，第一半导体管芯和第二半导体管芯中的每一个被配置为功率晶体管，并且，第二引线被配置为半导体封装的控制端子。
单独地或组合地，两条或更多条引线的行包括第三引线，第三引线从第一外壁突出并且紧邻第二引线，并且，第三引线被配置为半导体封装的感测端子。
单独地或组合地，两条或更多条引线的行包括第四引线，第四引线从第一外壁突出并且紧邻第一引线，第一引线和第四引线被配置为半导体封装的电压阻挡端子，并且，包封主体还包括在第一外壁中的位于第一引线与第四引线之间的凹陷。
根据另一实施例，半导体封装包括：管芯焊盘，管芯焊盘包括管芯附接表面；第一半导体管芯，第一半导体管芯安装在管芯附接表面上；电绝缘模制化合物的包封主体，包封主体包封第一半导体管芯并且包括第一外部面、第二外部面和第三外部面，第一外部面在第二外部面与第三外部面之间延伸；以及两条或更多条引线的行，两条或更多条引线延伸远离管芯焊盘的第一侧并且从第一外部面突出。行的第一最外引线连续地连接到管芯焊盘的第一侧。行的第二最外引线包括面向管芯焊盘的第一侧并且与管芯焊盘的第一侧间隔开的内部端部。随着从管芯焊盘朝向第一引线的远端部移动，第一引线的宽度递增地逐渐变细。
单独地或组合地，第一引线包括内部跨度、中央跨度和外部跨度，第一引线的内部跨度将第一引线的中央跨度与管芯焊盘分离，第一引线的外部跨度将第一引线的中央跨度与第一引线的远端部分离，第一引线的内部跨度比第一引线的中央跨度宽，并且，第一引线的中央跨度比第一引线的外部跨度宽。
单独地或组合地，第一引线包括内边缘侧，内边缘侧面向第二引线并且从管芯焊盘延伸到外围结构，第一引线的内边缘侧在第一引线的内部跨度中比在第一引线的中央跨度中更接近第二引线，并且，第一引线的内边缘侧在第一引线的中央跨度中比在第一引线的外部跨度中更接近第二引线。
附图说明
附图中的元件不一定相对于彼此按比例绘制。类似的附图标记指示对应的类似部分。各种所示实施例的特征可以组合，除非它们彼此排斥。实施例在附图中描绘并且在以下的描述中详细描述。
图1示出了根据实施例的用于制造半导体封装的引线框架组件。
图2示出了根据实施例的半导体封装。
具体实施方式
本文描述了具有有利的引线构造的引线框架和对应的半导体封装的实施例。引线框架包括延伸远离管芯焊盘的第一侧的引线的行。引线的行包括在该行的一侧处的第一最外引线和在该行的相对侧处的第二最外引线。第一最外引线连续地连接到管芯焊盘，并且例如可以被配置为半导体封装的漏极端子。第二最外引线与管芯焊盘分开，并且例如可以被配置为半导体封装的栅极端子。第一最外引线和第二最外引线两者具有有利的多宽度构造。具体地，随着远离管芯焊盘移动，第一最外引线的宽度递增地逐渐变细。该变细的构造向管芯焊盘提供机械支撑和稳定性，同时增加第一最外引线与紧邻的引线之间的分离距离，由此改进两者之间的爬电和间隙。第二最外引线的宽度在内部跨度与外部跨度之间的中央跨度中增加。第二最外引线的该加宽部分减轻第二最外引线在导线接合期间的振动。这允许第二最外引线的内部部分变窄，由此改进爬电和间隙。
参考图1，其描绘了根据实施例的引线框架组件100。引线框架组件100用于制造模制半导体封装。引线框架组件100包括引线框架102、两个半导体管芯104以及形成半导体管芯与引线框架102之间的电连接的多个接合导线106。
引线框架102包括导电材料，例如铜(Cu)镍、(磷化镍)NiP、银(Ag)、钯(Pd)金(Au)等或其合金或组合。根据一种技术，引线框架102由金属片提供，并且引线框架102的各种特征通过对此平面金属片执行诸如冲压、冲孔、蚀刻、弯曲等的技术而形成。
引线框架102包括管芯焊盘108，管芯焊盘108具有尺寸被设定为容纳半导体管芯104的大体平面的管芯附接表面。引线框架102附加地包括延伸远离管芯焊盘108的第一侧110的两条或更多条引线的行。该引线的行包括第一引线112和第二引线114。第一引线112和第二引线114是最外引线，这意味着这些引线包括不面向来自该行的任何其他引线的外边缘侧。在所描绘的实施例中，该引线的行附加地包括设置在第一引线112与第二引线114之间的第三引线116和第四引线118。第三引线116和第四引线118是内部引线，这意味着这些引线的两个外边缘侧面向来自该行的其他引线。第一引线112连续地连接到管芯焊盘108。也就是说，第一引线112与管芯焊盘108的第一侧110直接附接或合并。第二引线114、第三引线116和第四引线118中的每一个包括与管芯焊盘108的第一侧110间隔开的内部端部120。
引线框架102附加地包括外围结构122。外围结构122是用于通过各种处理工具来支撑和移动引线框架102的处理特征，各种处理工具执行半导体封装组装步骤，例如，管芯附接、导线接合、包封等。在所描绘的实施例中，外围结构122具有环形，并且管芯焊盘108居中地位于环的内部。在其他实施例中，外围结构122可以形成仅设置在管芯焊盘108的一侧上的环，并且可以包括在两条或更多条引线之间的挡隔条和/或用于在制造期间处理和支撑引线框架102的间隔开的轨道。
半导体管芯104可以均包括面向管芯焊盘108的下表面端子(未示出)。第一引线112可以经由管芯焊盘108电连接到第一半导体管芯和第二半导体管芯104的下表面端子。为此，可以在半导体管芯104的背侧与管芯附接表面之间提供导电粘合剂，例如，焊料、烧结物、导电胶、扩散焊料等。另外，半导体管芯104均包括背离管芯焊盘108的第一上表面端子124、第二上表面端子126和第三上表面端子128。这些上表面端子通过导电接合导线106电连接到第二引线114、第三引线116和第四引线118。具体地，接合导线106中的一条连接在第二引线114与来自每个半导体管芯104的第一上表面端子124之间，接合导线106中的一条连接在第三引线116与来自每个半导体管芯104的第二上表面端子126之间，并且接合导线106中的两条连接在第四引线118与来自每个半导体管芯104的第三上表面端子128之间。
根据实施例，半导体管芯104均被配置为功率晶体管，例如MOSFET(金属氧化物半导体场效应晶体管)或绝缘栅极双极型晶体管(IGBT)，功率晶体管被配置为控制大电压(例如，200伏或更大)和/或容纳大电流(例如，1安培或更大)。在该实施例中，半导体管芯104彼此并联连接。在该示例中，半导体管芯104的下表面端子可以是漏极或集电极端子，第一上表面端子124可以是栅极端子，第二上表面端子126可以是感测端子，并且第三上表面端子128可以是源极或发射极端子。感测端子是用于微调器件的操作的可选端子。例如，第二上表面端子126可以是指示器件的栅极电流的栅极端子。在另一示例中，第二上表面端子126可以是指示器件的源极电流的源极感测端子。在另一示例中，第二上表面端子126可以是指示半导体管芯的温度的温度感测端子。
更一般地，半导体管芯104可以具有各种器件构造。例如，半导体管芯104可以被配置为晶体管、二极管、晶闸管等。此外，半导体管芯104可以具有垂直器件构造和横向器件构造。引线框架102可以适于具有与特定器件构造相称的引线数量。例如，在半导体管芯104被配置为三端子器件(例如，没有感测端子的晶体管)的情况下，引线框架102可以具有与所示类似的构造，但是省略了第三引线116。在半导体管芯104被配置为两端子器件(例如，二极管)的情况下，引线框架102可以具有与所示类似的构造，但是省略了第三引线116和第四引线118。引线框架组件100还可以被实施为具有不同数量的管芯。例如，引线框架组件100可以用于封装一个、两个、三个、四个等的半导体管芯。引线框架102的引线构造还可以被实施在其他类型的封装中，例如智能功率模块(IPM)、功率模块(PM)、双列直插封装(DIP)或者表面安装的功率封装(SMD)。
第一引线112具有随着从管芯焊盘108朝向外围结构122移动而递增地逐渐变细的宽度。也就是说，第一引线112包括可区分的跨度，这些跨度随着远离管芯焊盘108移动而渐进地变窄。在所描绘的实施例中，第一引线112包括内部跨度130、中央跨度132和外部跨度134。第一引线112的内部跨度130将第一引线112的中央跨度132与管芯焊盘108分离，并且第一引线112的外部跨度134将中央跨度132与外围结构122分离。第一引线112的内部跨度130比第一引线112的中央跨度132宽，并且第一引线112的中央跨度132比第一引线112的外部跨度134宽。一般而言，第一引线112在内部跨度130中的宽度可以在第一引线112在中央跨度132中的宽度的约1.25倍到1.75倍之间，并且第一引线112在中央跨度132中的宽度可以在第一引线112在外部跨度134中的宽度的约1.25倍到1.5倍之间。以示例性绝对值的形式来陈述，第一引线112在内部跨度130中的宽度可以在约2.5mm与3.0mm之间，第一引线112在中央跨度132中的宽度可以在约2.5mm与2.0mm之间，并且第一引线112在外部跨度134中的宽度可以在约1.8mm与2.2mm之间。在此上下文中，第一引线112的宽度是第一引线112的内边缘侧136与外边缘侧138之间的分离距离，该距离是沿着在距第一引线112的内部端部120相同的分离距离处穿过第一引线112的内边缘侧136和外边缘侧138的线测量的。
根据实施例，第一引线112的内边缘侧136具有波状轮廓。第一引线112的内边缘侧136面向第二引线114，并且从管芯焊盘108延伸到外围结构122。内边缘侧136的波状轮廓使得在第一引线112接近外围结构112时，第一引线112的最近表面移动远离第二引线114。具体地，第一引线112的内边缘侧136在第一引线112的内部跨度130中比在第一引线112的中央跨度132中更接近第二引线114，并且在第一引线112的中央跨度132中比在第一引线112的外部跨度134中更接近第二引线114。在所描绘的实施例中，第一引线112的内边缘侧136包括内部跨度130与中央跨度132之间以及中央跨度132与外部跨度134之间的成角度过渡。更一般地，第一引线112的内边缘侧136可以包括第一引线112的各个跨度之间的陡峭或垂直成角度和/或弯曲的过度。
第二引线114具有在中央区域中增加的宽度，该中央区域在第二引线114的内部端部120与外围结构122之间。第二引线114包括内部跨度130、中央跨度132和外部跨度134。第二引线114的内部跨度130将第二引线114的中央跨度132与第二引线114的内部端部120分离，并且第二引线114的外部跨度134将中央跨度132与外围结构122分离。第二引线114在中央跨度132中的宽度比第二引线114在内部跨度130中的宽度大。此外，第二引线114在中央跨度132中的宽度比第二引线114在外部跨度134中的宽度大。第二引线114的宽度是在第二引线114的内边缘侧136与外边缘侧138之间测量的。第二引线114的内边缘侧136和外边缘侧138均从第二引线114的内部端部120延伸到外围结构122。在此上下文中，第二引线114的宽度是第二引线114的内边缘侧136与外边缘侧138之间的分离距离，该距离是沿着在距第二引线114的内部端部120相同的分离距离处穿过第二引线114的内边缘侧136和外边缘侧138的线测量的。
一般而言，第二引线114在中央跨度132中的宽度可以在第二引线114在第二引线114的内部跨度130中以及在第二引线114的外部跨度134中的宽度的约1.25倍到1.75倍之间。在这些实施例中，第二引线114在内部跨度130中的宽度不需要等于第二引线114在外部跨度134中的宽度。例如，第二引线114在内部跨度130中的宽度可以在第二引线114在外部跨度134中的宽度的约1.05倍与1.15倍之间。以示例性绝对值的形式来陈述，第二引线114在中央跨度132中的宽度可以在约1.9mm与2.0mm(毫米)之间，第二引线114在内部跨度130中的宽度可以在约1.3mm与1.4mm之间，并且第二引线114在外部跨度134中的宽度可以在约1.15mm与1.25mm之间。
根据实施例，第二引线114的内边缘侧136具有波状轮廓。第二引线114的内边缘侧136面向第一引线112，并且从管芯焊盘108延伸到外围结构122。第二引线114的内边缘侧136波动，使得第二引线114的内边缘侧136在第二引线114的中央跨度132中比在第二引线114的内部跨度130和外部跨度134中更接近第一引线112。在实施例中，第二引线114的内边缘侧136包括中央边缘140以及第一成角度边缘和第二成角度边缘142，中央边缘140是第一引线112到第二引线114的最近表面，第一成角度边缘和第二成角度边缘142形成从中央边缘140到第二引线114的较窄部分的过渡。第一成角度边缘和第二成角度边缘142形成第二引线114的内边缘侧136中的成角度过渡。例如，这些成角度过渡可以在第二引线114的内边缘侧136中形成在约30度与60度之间的角度。更一般地，中央跨度132的增加的宽度可以通过第二引线114的内边缘侧136中的任何波状轮廓来获得，波状轮廓产生朝向第一引线112延伸的翼状特征。例如，波状轮廓可以包括弯曲表面。
第三引线116是紧邻第二引线114的内部引线，并且具有移位的几何形状。该移位的几何形状容纳第二引线114的加宽，同时维持第二引线114与第三引线116之间的最小分离距离。为此，第三引线116包括设置在第三引线116的内部跨度130与外部跨度134之间的成角度跨度144。第三引线116的内部跨度130将成角度跨度144与第三引线116的内部端部120分离。类似地，第三引线116的外部跨度134将成角度跨度144与外围结构122分离。成角度跨度144比第二引线114的中央跨度132设置为更接近管芯焊盘108。这意味着，成角度跨度144的最接近管芯焊盘108的部分比第二引线114的中央跨度132的最接近管芯焊盘108的部分更近。成角度跨度144使第三引线116移位远离第二引线114。成角度跨度144的几何形状可以与第二引线114的中央跨度132的几何形状成镜像，以维持两条引线之间的最小分离距离。例如，第三引线116的面向第二引线114的边缘侧146可以具有与第二引线114的第一成角度边缘142相同的取向，使得这两个边缘彼此平行。
根据实施例，第三引线116在成角度跨度144中的成角度宽度与第三引线116在第三引线116的内部跨度130中和/或在第三引线116的外部跨度134中的宽度相同或者基本接近。例如，第三引线116在成角度跨度144中的成角度宽度可以不大于第三引线116在内部跨度130中的宽度以及第三引线116在外部跨度134中的宽度的1.5倍。在优选实施例中，第三引线116的成角度宽度在第三引线116在内部跨度130中的宽度的约1.1倍与1.3倍之间。以示例性绝对值的形式来陈述，第三引线116的成角度宽度可以在1.55mm与1.65mm之间，第三引线116在内部跨度130中的宽度可以在约1.3mm与1.4mm之间，并且第三引线116在外部跨度134中的宽度可以在约1.15mm与1.25mm之间。在此上下文中，第三引线116在成角度跨度144中的成角度宽度是第三引线116的边缘侧146之间的分离距离，该距离是沿着与第三引线116在成角度跨度144中的边缘侧146垂直的线测量的，并且第三引线116在内部跨度130和外部跨度134中的宽度是第三引线116的边缘侧146之间的分离距离，该距离是沿着在距第三引线116的内端部端120相同的分离距离处穿过第三引线116的边缘侧146的线测量的。
引线框架组件100用于以下方式形成封装半导体器件。最初，使用导电粘合剂(例如，焊料、烧结物、导电胶等)将半导体管芯104安装在管芯焊盘108上。随后，执行导线接合工艺，以将引线框架102的各条引线电连接到半导体管芯104的各个端子。随后，执行包封工艺，以包封半导体管芯以及在半导体管芯104的端子与引线之间的相关联的电连接。包封主体可以通过模制工艺(例如，如注入模制、转移模制、压缩模制等)形成。在执行包封工艺之后，执行引线修整工艺。引线修整工艺沿着图1中所示的切割线148将引线中的每一条与外围结构122分离。
参考图2，其描绘了根据实施例的使用图1的引线框架组件形成的半导体封装200。半导体封装200包括电绝缘模制化合物的包封主体202。包封主体202可以包括电绝缘材料，例如，陶瓷、环氧树脂材料和热固性塑料，仅举几个例子。包封主体202包括在相对面向的第二外部面206与第三外部面208之间延伸的第一外部面204。第一引线112、第二引线114、第三引线116和第四引线118中的每一条从第一外部面204突出。此外，第一引线112、第二引线114、第三引线116和第四引线118中的每一条包括与管芯焊盘108相对的远端部210。这些远端部210通过如上文所述的引线修整工艺形成。
根据实施例，借助于上文讨论的到半导体管芯104的对应端子的电连接，第一引线112和第四引线118被配置为电压阻挡端子。电压阻挡端子是指在其两端施加操作电压的器件端子。例如，在半导体管芯104被配置为MSOFET的情况下，第一引线112和第四引线118可以是器件的漏极端子和源极端子。沿着类似的线，借助于上文讨论的到半导体管芯104的对应端子的电连接，第二引线114可以被配置为控制端子(例如，栅极)，并且第三引线116可以被配置为感测端子(例如，源极感测、温度感测等)。
包封主体202被形成为包括在第一外部面204中的凹陷212。凹陷212是增加第一引线112与第四引线118(即，器件的电压阻挡端子)之间的爬电(即，沿着包封材料的长度)的特征。一般而言，凹陷212被配置为具有尽可能大的表面长度。代替在所描绘的实施例中所示的矩形形状的构造，凹陷212可以包括弯曲表面和/或钝角。
半导体封装200的引线构造实现了第一引线112与第四引线118(其形成了器件的电压阻挡端子)之间的有利的高爬电和间隙。半导体封装200的引线构造允许第一引线112与第四引线118之间的增加的分离，增加的分离在包封主体202内，并且在第一引线112和第四引线118从包封主体202的第一外部面204突出的位置处。这实现了第一引线112与第四引线118之间的直线距离的增加，并且实现了更大尺寸的凹陷212。
第二引线114和第三引线116的构造通过在不影响导线接合连接的完整性的情况下实现第二引线114和第三引线116的薄化而允许第一引线112和第四引线118之间的增加的分离。减小封装引线的宽度的一个问题在于，较薄的引线在导线接合工艺期间具有较大的振动趋势。在对单条封装引线进行两个单独的导线接合的情况下，这特别地成问题，如在上文的实施例中的第二引线114和第三引线116的情况。在该情况下，在形成随后的导线接合时，引线的振动可能破坏和分开首先形成的导线接合。第二引线114和第三引线116的多宽度构造产生了用于引线接合工具的较大稳定性，以抓住这些引线并且减轻振动。第三引线116的成角度跨度144容纳第二引线114的加宽的中央跨度132，同时还在第三引线116中提供局部加宽的部分，以减轻引线振动。然而，本发明人已经观察到，将第三引线116的成角度跨度144加宽太多在第三引线116的外部跨度134与第三引线116的成角度跨度144之间的过渡处导致不期望的机械弱点。一般而言，保持成角度跨度144的成角度宽度与第三引线116在其他区域中的宽度相同或基本接近，例如，不大于第三引线116在外部跨度134和/或内部跨度130中的宽度的1.5倍，维持可接受的机械强度。共同地，第二引线114和第三引线116的几何形状允许这些引线的内部跨度130变窄，这使得能够将两条引线移位远离第一引线112，由此改进爬电和间隙。
第一引线112的引线构造通过允许在第一引线112与第四引线118之间的较大的分离距离同时维持管芯焊盘108的充分机械支撑来实现有利的高爬电和间隙。由于第一引线112直接连接到管芯焊盘108，因此其在组装工艺期间向管芯焊盘108提供一些或所有机械支撑。通过形成具有变细的宽度的第一引线112，并且特定地通过将第一引线112的内部跨度130配置为引线的最宽部分，与在引线的该部分中的均匀或减小的宽度构造相比，第一引线112向管芯焊盘108提供增强的机械支撑。因此，管芯焊盘108在管芯附接、导线接合、包封等期间保持机械稳定性，由此减轻各种元件的分开或故障的可能性。同时，随着第一引线112移动远离管芯焊盘108，通过逐渐地缩窄并且移位远离第四引线118，第一引线112与第四引线118之间产生较大的分离距离，并且可以产生较大尺寸的凹陷212。
为了便于描述，使用诸如“下”、“下方”、“下部”、“之上”、“上部”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中描绘的那些取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区、区段等，并且也不旨在是限制性的。在整个说明书中，类似的术语指类似的元件。
如本文所用，术语“具有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或特征的存在，但不排除附加的元件或特征。冠词“一”和“所述”旨在包括复数以及单数，除非上下文另有明确指示。
考虑到上述范围的变化和应用，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其合法等效物来限制。

Claims (20)

1.一种引线框架，包括：
管芯焊盘，所述管芯焊盘包括管芯附接表面；
两条或更多条引线的行，所述两条或更多条引线延伸远离所述管芯焊盘的第一侧；以及
外围结构，所述外围结构被设置为与所述管芯焊盘的所述第一侧相对并且连接到来自两条或更多条引线的所述行的每一条引线，
其中，所述行的第一最外引线连续地连接到所述管芯焊盘的所述第一侧，
其中，所述行的第二最外引线包括面向所述管芯焊盘的所述第一侧并且与所述管芯焊盘的所述第一侧间隔开的内部端部，
其中，第二引线在所述第二引线的中央跨度中的宽度大于所述第二引线在所述第二引线的内部跨度中和在所述第二引线的外部跨度中的宽度，所述第二引线的所述内部跨度将所述第二引线的所述中央跨度与所述第二引线的所述内部端部分离，所述第二引线的所述外部跨度将所述第二引线的所述中央跨度与所述外围结构分离。
2.根据权利要求1所述的引线框架，其中，所述第二引线包括内边缘侧，所述内边缘侧面向第一引线并且从所述第二引线的所述内部端部延伸到所述外围结构，其中，所述第二引线的所述内边缘侧在所述第二引线的所述中央跨度中比在所述第二引线的所述内部跨度和所述外部跨度中更接近所述第一引线。
3.根据权利要求2所述的引线框架，其中，在所述第二引线的所述中央跨度中，所述第二引线的所述内边缘侧包括中央边缘以及第一成角度边缘和第二成角度边缘，并且其中，所述第二引线的所述中央边缘是所述第二引线的最接近所述第一引线的表面。
4.根据权利要求2所述的引线框架，其中，引线的所述行包括第三引线，所述第三引线紧邻所述第二引线并且包括面向所述管芯焊盘的所述第一侧并且与所述管芯焊盘的所述第一侧间隔开的内部端部，其中，所述第三引线包括设置在所述第三引线的内部跨度与外部跨度之间的成角度跨度，所述第三引线的所述内部跨度将所述成角度跨度与所述第三引线的所述内部端部分离，其中，所述成角度跨度比所述第二引线的所述中央跨度设置为更接近所述管芯焊盘，并且其中，所述成角度跨度将所述第三引线移位远离所述第二引线。
5.根据权利要求4所述的引线框架，其中，所述第三引线在所述成角度跨度中的成角度宽度不大于所述第三引线在所述内部跨度中的宽度的1.5倍，所述成角度宽度是在垂直于所述第三引线在所述成角度跨度中的外边缘侧的方向上测量的。
6.根据权利要求1所述的引线框架，其中，随着从所述管芯焊盘朝向所述外围结构移动，所述第一引线的宽度递增地逐渐变细。
7.根据权利要求6所述的引线框架，其中，所述第一引线包括内部跨度、中央跨度和外部跨度，所述第一引线的所述内部跨度将所述第一引线的所述中央跨度与所述管芯焊盘分离，所述第一引线的所述外部跨度将所述第一引线的所述中央跨度与所述第一引线的远端部分离，其中，所述第一引线的所述内部跨度比所述第一引线的所述中央跨度宽，并且其中，所述第一引线的所述中央跨度比所述第一引线的所述外部跨度宽。
8.根据权利要求7所述的引线框架，其中，所述第一引线包括内边缘侧，所述内边缘侧面向所述第二引线并且从所述管芯焊盘延伸到所述外围结构，其中，所述第一引线的所述内边缘侧在所述第一引线的所述内部跨度中比在所述第一引线的所述中央跨度中更接近所述第二引线，并且其中，所述第一引线的所述内边缘侧在所述第一引线的所述中央跨度中比在所述第一引线的所述外部跨度中更接近所述第二引线。
9.一种半导体封装，包括：
管芯焊盘，所述管芯焊盘包括管芯附接表面；
第一半导体管芯，所述第一半导体管芯安装在所述管芯附接表面上；
电绝缘模制化合物的包封主体，所述包封主体包封所述第一半导体管芯并且包括第一外部面、第二外部面和第三外部面，所述第一外部面在所述第二外部面与所述第三外部面之间延伸；以及
两条或更多条引线的行，所述两条或更多条引线延伸远离所述管芯焊盘的第一侧并且从所述第一外部面突出，
其中，所述行的第一最外引线连续地连接到所述管芯焊盘的所述第一侧，
其中，所述行的第二最外引线包括面向所述管芯焊盘的所述第一侧并且与所述管芯焊盘的所述第一侧间隔开的内部端部，
其中，所述第二引线在所述第二引线的中央跨度中的宽度大于所述第二引线在所述第二引线的内部跨度中和在所述第二引线的外部跨度中的宽度，所述第二引线的所述内部跨度将所述第二引线的所述中央跨度与所述第二引线的所述内部端部分离，所述第二引线的所述外部跨度将所述第二引线的所述中央跨度与所述第二引线的远端部分离。
10.根据权利要求9所述的半导体封装，其中，所述第二引线包括内边缘侧，所述内边缘侧面向所述第一引线并且从所述第二引线的所述内部端部延伸到所述第二引线的所述远端部，其中，所述第二引线的所述内边缘侧在所述第二引线的所述中央跨度中比在所述第二引线的所述内部跨度和所述外部跨度中更接近所述第一引线。
11.根据权利要求10所述的半导体封装，其中，在所述第二引线的所述中央跨度中，所述第二引线的所述内边缘侧包括中央边缘以及第一成角度边缘和第二成角度边缘，并且其中，所述第二引线的所述中央边缘是所述第二引线的最接近所述第一引线的表面。
12.根据权利要求11所述的半导体封装，引线的所述行包括第三引线，所述第三引线紧邻所述第二引线并且包括面向所述管芯焊盘的所述第一侧并且与所述管芯焊盘的所述第一侧间隔开的内部端部，其中，所述第三引线包括设置在所述第三引线的内部跨度与外部跨度之间的成角度跨度，所述第三引线的所述内部跨度将所述成角度跨度与所述第三引线的所述内部端部分离，并且其中，所述成角度跨度比所述第二引线的所述中央跨度设置为更接近所述管芯焊盘，并且其中，所述成角度跨度将所述第三引线移位远离所述第二引线。
13.根据权利要求9所述的半导体封装，其中，所述半导体封装还包括第一接合导线和第二接合导线，其中，所述第一接合导线和所述第二接合导线两者都电连接到所述第二引线。
14.根据权利要求13所述的半导体封装，其中，所述半导体封装还包括安装在所述管芯附接表面上的第二半导体管芯，其中，所述第一接合导线将所述第二引线电连接到所述第一半导体管芯，并且其中，所述第二接合导线将所述第二引线电连接到所述第二半导体管芯。
15.根据权利要求14所述的半导体封装，其中，所述第一半导体管芯和所述第二半导体管芯中的每一个被配置为功率晶体管，并且其中，所述第二引线被配置为所述半导体封装的控制端子。
16.根据权利要求15所述的半导体封装，其中，两条或更多条引线的所述行包括第三引线，所述第三引线从所述第一外壁突出并且紧邻所述第二引线，并且其中，所述第三引线被配置为所述半导体封装的感测端子。
17.根据权利要求15所述的半导体封装，其中，两条或更多条引线的所述行包括第四引线，所述第四引线从所述第一外壁突出并且紧邻所述第一引线，其中，所述第一引线和所述第四引线被配置为所述半导体封装的电压阻挡端子，并且其中，所述包封主体还包括在所述第一外壁中的位于所述第一引线与所述第四引线之间的凹陷。
18.一种半导体封装，包括：
管芯焊盘，所述管芯焊盘包括管芯附接表面；
第一半导体管芯，所述第一半导体管芯安装在所述管芯附接表面上；
电绝缘模制化合物的包封主体，所述包封主体包封所述第一半导体管芯并且包括第一外部面、第二外部面和第三外部面，所述第一外部面在所述第二外部面与所述第三外部面之间延伸；以及
两条或更多条引线的行，所述两条或更多条引线延伸远离所述管芯焊盘的第一侧并且从所述第一外部面突出，
其中，所述行的第一最外引线连续地连接到所述管芯焊盘的所述第一侧，
其中，所述行的第二最外引线包括面向所述管芯焊盘的所述第一侧并且与所述管芯焊盘的所述第一侧间隔开的内部端部，
其中，随着从所述管芯焊盘朝向所述第一引线的远端部移动，所述第一引线的宽度递增地逐渐变细。
19.根据权利要求18所述的半导体封装，其中，所述第一引线包括内部跨度、中央跨度和外部跨度，所述第一引线的所述内部跨度将所述第一引线的所述中央跨度与所述管芯焊盘分离，所述第一引线的所述外部跨度将所述第一引线的所述中央跨度与所述第一引线的所述远端部分离，其中，所述第一引线的所述内部跨度比所述第一引线的所述中央跨度宽，并且其中，所述第一引线的所述中央跨度比所述第一引线的所述外部跨度宽。
20.根据权利要求19所述的半导体封装，其中，所述第一引线包括内边缘侧，所述内边缘侧面向所述第二引线并且从所述管芯焊盘延伸到所述外围结构，其中，所述第一引线的所述内边缘侧在所述第一引线的所述内部跨度中比在所述第一引线的所述中央跨度中更接近所述第二引线，并且其中，所述第一引线的所述内边缘侧在所述第一引线的所述中央跨度中比在所述第一引线的所述外部跨度中更接近所述第二引线。
CN202110640924.8A 2020-06-16 2021-06-09 用于增强的爬电和间隙的封装和引线框架设计 Pending CN113809033A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/902,487 US11348866B2 (en) 2020-06-16 2020-06-16 Package and lead frame design for enhanced creepage and clearance
US16/902,487 2020-06-16

Publications (1)

Publication Number Publication Date
CN113809033A true CN113809033A (zh) 2021-12-17

Family

ID=76374885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110640924.8A Pending CN113809033A (zh) 2020-06-16 2021-06-09 用于增强的爬电和间隙的封装和引线框架设计

Country Status (3)

Country Link
US (1) US11348866B2 (zh)
EP (1) EP3926677A3 (zh)
CN (1) CN113809033A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230420329A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Top side cooled semiconductor packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118220A (ja) * 2000-10-05 2002-04-19 Tokai Rika Co Ltd 半導体装置製造用リードフレーム、半導体装置及び半導体装置の製造方法
US20070001272A1 (en) * 2005-06-30 2007-01-04 Lee Ming H Die package with asymmetric leadframe connection
US20120326289A1 (en) * 2011-02-15 2012-12-27 Masanori Minamio Semiconductor device and method of manufacturing the same
US20190115291A1 (en) * 2017-10-13 2019-04-18 Silergy Semiconductor Technology (Hangzhou) Ltd Chip package structure and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041172B1 (en) 2013-12-13 2015-05-26 Alpha & Omega Semiconductor, Inc. Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
US9905500B2 (en) 2015-07-24 2018-02-27 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP6832094B2 (ja) * 2016-08-05 2021-02-24 ローム株式会社 パワーモジュール及びモータ駆動回路
US10056893B2 (en) 2016-10-16 2018-08-21 Alpha And Omega Semiconductor (Cayman) Ltd. Molded power module having single in-line leads
CN206312886U (zh) 2016-10-31 2017-07-07 苏州达晶微电子有限公司 一种斩波电路的封装装置
US11532946B2 (en) 2017-11-30 2022-12-20 The Board Of Trustees Of The University Of Alabama Power electronics charge coupler for vehicle-to-vehicle fast energy sharing
JP7069787B2 (ja) * 2018-02-09 2022-05-18 株式会社デンソー 半導体装置
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
DE112019003540T5 (de) * 2018-07-12 2021-03-25 Rohm Co., Ltd. Halbleiterbauteil
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置
US11049817B2 (en) * 2019-02-25 2021-06-29 Nxp B.V. Semiconductor device with integral EMI shield
US11152288B2 (en) * 2019-04-25 2021-10-19 Infineon Technologies Ag Lead frames for semiconductor packages
US11211320B2 (en) * 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118220A (ja) * 2000-10-05 2002-04-19 Tokai Rika Co Ltd 半導体装置製造用リードフレーム、半導体装置及び半導体装置の製造方法
US20070001272A1 (en) * 2005-06-30 2007-01-04 Lee Ming H Die package with asymmetric leadframe connection
US20120326289A1 (en) * 2011-02-15 2012-12-27 Masanori Minamio Semiconductor device and method of manufacturing the same
US20190115291A1 (en) * 2017-10-13 2019-04-18 Silergy Semiconductor Technology (Hangzhou) Ltd Chip package structure and method for manufacturing the same

Also Published As

Publication number Publication date
US11348866B2 (en) 2022-05-31
EP3926677A3 (en) 2022-01-19
US20210391246A1 (en) 2021-12-16
EP3926677A2 (en) 2021-12-22

Similar Documents

Publication Publication Date Title
US8222651B2 (en) Semiconductor device
JP3646023B2 (ja) 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム
US7183616B2 (en) High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
US7274092B2 (en) Semiconductor component and method of assembling the same
US7436049B2 (en) Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
JP3675603B2 (ja) 半導体装置
US9373566B2 (en) High power electronic component with multiple leadframes
US11978692B2 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor package and a semiconductor module
CN111799233A (zh) 具有连接至半导体管芯的上表面处的端子的导电夹的四边封装
CN113809033A (zh) 用于增强的爬电和间隙的封装和引线框架设计
US11183451B2 (en) Interconnect clip with angled contact surface and raised bridge
CN111696947A (zh) 用于改善引线平面性的引线框架稳定器
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
CN112216667A (zh) 具有用于改善的阻挡条分隔的凹槽的封装引线设计
CN114520203A (zh) 用于半导体器件封装的接触夹
EP4152379A1 (en) Semiconductor package and lead frame with enhanced device isolation
CN114203659A (zh) 多层互连带
US9123710B2 (en) Semiconductor device having a semiconductor chip and wiring
CN113206056A (zh) 包括用于空气冷却的延伸元件的半导体装置
US20210074667A1 (en) Interconnect Clip with Angled Contact Surface and Raised Bridge Technical Field
US11652078B2 (en) High voltage semiconductor package with pin fit leads
US11742318B2 (en) Split tie bar for clip stability
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
US10916490B2 (en) Semiconductor device
US20240170375A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination