CN113764269A - 基板处理方法及基板处理装置 - Google Patents

基板处理方法及基板处理装置 Download PDF

Info

Publication number
CN113764269A
CN113764269A CN202110619973.3A CN202110619973A CN113764269A CN 113764269 A CN113764269 A CN 113764269A CN 202110619973 A CN202110619973 A CN 202110619973A CN 113764269 A CN113764269 A CN 113764269A
Authority
CN
China
Prior art keywords
film
etched
gas
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110619973.3A
Other languages
English (en)
Inventor
宇田秀一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113764269A publication Critical patent/CN113764269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种抑制蚀刻不良的基板处理方法。一种基板处理方法，其为将具有被蚀刻膜和覆盖上述被蚀刻膜的掩模膜的基板进行蚀刻的基板处理方法，上述掩模膜具有将上述被蚀刻膜的一部分露出的开口，所述基板处理方法包括下述工序：A)通过上述开口向上述被蚀刻膜供给包含电子受体的第1气体的工序，B)向上述被蚀刻膜供给包含氧的第2气体的等离子体的工序，以及C)将上述被蚀刻膜进行等离子体蚀刻的工序。

Description

基板处理方法及基板处理装置
技术领域
本公开涉及基板处理方法以及基板处理装置。
背景技术
专利文献1中示出在功能性有机质掩模层的开口，产生包含COS的开口气体的等离子体。此外，专利文献2中示出使用无机膜来将被处理基板的有机膜进行蚀刻时，在蚀刻的中途对于上部电极施加负的直流电压而在蚀刻部位的侧壁形成上部电极的由含有硅的物质形成的保护膜。
现有技术文献
专利文献
专利文献1：日本特开2010-109373号公报
专利文献2：日本特许第5642001号公报
发明内容
发明所要解决的课题
本公开提供抑制蚀刻不良的基板处理方法。
用于解决课题的方法
本公开的一方式的基板处理方法为将具有被蚀刻膜和覆盖上述被蚀刻膜的掩模膜的基板进行蚀刻的基板处理方法，上述掩模膜具有将上述被蚀刻膜的一部分露出的开口，所述基板处理方法包括下述工序：A)通过上述开口向上述被蚀刻膜供给包含电子受体的第1气体的工序，B)向上述被蚀刻膜供给包含氧的第2气体的等离子体的工序，以及C)将上述被蚀刻膜进行等离子体蚀刻的工序。
发明的效果
根据本公开的一方式，能够提供抑制蚀刻不良的基板处理方法以及基板处理装置。
附图说明
图1为第1实施方式涉及的基板处理方法的流程图。
图2为被蚀刻之前的基板的示意图。
图3为在图2中表面形成有凹部的基板的示意图。
图4为在图3中供给包含电子受体的第1气体的基板的示意图。
图5为在图4中供给包含氧的第2气体的等离子体，被蚀刻的基板的示意图。
图6为在图5中进一步供给第1气体的基板的示意图。
图7为在图6中进一步供给第2气体的等离子体，进一步被蚀刻的基板的示意图。
图8为在图7中进一步被蚀刻，形成有通孔的基板的示意图。
图9为表示电子受体的氧化物被三维地网络化的状态的图。
图10为表示第1实施方式涉及的基板处理方法的变形例的流程图。
图11为表示第2实施方式涉及的基板处理方法的一例的流程图。
图12为在图3中同时供给第1气体和第2气体的等离子体的基板的示意图。
图13为在图12中被蚀刻的基板的示意图。
图14为在图13中进一步同时供给第1气体和第2气体的等离子体的基板的示意图。
图15为表示在图14中进一步被蚀刻的基板的示意图。
图16为表示实施方式涉及的基板处理装置的一例的示意图。
图17为将实施例1的基板的截面进行了摄像的SEM图像。
图18为将图17中基板的开口进行了摄像的SEM图像。
图19为将实施例2的基板的截面进行了摄像的SEM图像。
图20为将图19中基板的开口进行了摄像的SEM图像。
图21为将参考例1的基板的截面进行了摄像的SEM图像。
图22为将图21中基板的开口进行了摄像的SEM图像。
图23为将比较例1的基板的截面进行了摄像的SEM图像。
图24为将图23中基板的开口进行了摄像的SEM图像。
具体实施方式
以下，对于本公开的实施方式，参照附图进行说明。另外，对于在各图中共同的部分，有时附上相同的或对应的符号并省略说明。
＜基板处理方法＞
图1为第1实施方式涉及的基板处理方法的流程图。图2～图8表示利用第1实施方式涉及的基板处理方法处理基板的工序。
第1实施方式的基板处理方法为将具有被蚀刻膜和覆盖上述被蚀刻膜的掩模膜的基板进行蚀刻的基板处理方法，上述掩模膜具有将上述被蚀刻膜的一部分露出的开口，所述基板处理方法包括下述工序：A)通过上述开口向上述被蚀刻膜供给包含电子受体的第1气体的工序，B)向上述被蚀刻膜供给包含氧的第2气体的等离子体的工序，以及C)将上述被蚀刻膜进行等离子体蚀刻的工序。
在本公开中，如图1所示那样，执行步骤S11～S15，具有被蚀刻膜和覆盖被蚀刻膜的掩模膜的基板被蚀刻。在本说明书中，蚀刻表示使用反应性的气体(gas)、离子，自由基的干蚀刻。
在步骤S11中，提供具有被蚀刻膜和掩模膜的基板(参照图1)。在本说明书中，基板表示在作为基础的半导体晶片(以下，称为晶片)上层叠有各种材料的膜的电路基板。在本公开中，如图2所示那样，示出晶片110、下层膜120、被蚀刻膜130和掩模膜140被依次层叠的电路基板100。另外，电路基板100为本公开的基板处理方法中的基板的一例。
在电路基板100中，晶片110由硅(Si)来构成。下层膜120为具有氮化硅(SiN)和氧化硅(SiO2)被交替地层叠的结构的无机绝缘膜。此外，被蚀刻膜130由无定形碳膜(ACL)等有机膜构成，为本公开中的蚀刻的对象。掩模膜140由氮氧化硅(SiON)等来构成，层叠于被蚀刻膜130的上表面，具有保护被蚀刻膜130的功能。
此外，掩模膜140形成有将被蚀刻膜130的一部分露出的开口141。露出于掩模膜140的开口141的被蚀刻膜130的一部分成为被蚀刻膜被蚀刻的导入部分。
另外，被蚀刻膜130不限定于无定形碳膜(ACL)。例如，可以为旋转涂布膜、掺杂碳膜、BARC、有机低介电常数(有机Low-K)膜等有机材料。此外，位于被蚀刻膜130的下层的下层膜120并不限定于具有氮化硅(SiN)和氧化硅(SiO2)被交替地层叠的结构的无机绝缘膜。例如，可以为氧化硅(SiO2)、氮化硅(SiN)、低介电常数(Low-K)膜、氮氧化硅(SiON)、碳化硅(SiC)等中的任一者或者任一者的2个以上的组合。此外，下层膜120可以为与被蚀刻膜130不同的有机膜。另外，如果在本公开中被蚀刻膜130被蚀刻，形成后述的图8所示那样的通孔H，则将形成有通孔H的被蚀刻膜130作为掩模膜，下层膜120被蚀刻。
另外，在本公开中，如图3所示那样，可以在露出于开口141的被蚀刻膜130的一部分，事先形成凹部150。在该情况下，在凹部150内，形成底面151和侧面152。被蚀刻膜130所形成的凹部150可以如后述那样，利用本实施方式的蚀刻来形成，也可以通过进行其它蚀刻等来形成。
在步骤S12中，通过掩模膜140的开口141向被蚀刻膜130供给包含电子受体P1的第1气体(参照图1、图3、图4)。这里，所谓通过开口141向被蚀刻膜130供给气体，表示向露出于掩模膜140的开口141的被蚀刻膜130的一部分(本实施方式中，凹部150内)供给气体。
此外，所谓电子受体，表示在伴随电子移动的情况下，将电子从其它向本身接收的化合物。在本实施方式中，电子受体没有特别限定，例如，能够使用路易斯酸化合物。这里，路易斯酸化合物表示具有接收电子对的性质的化合物。
此外，在使用路易斯酸化合物作为电子受体的情况下，在路易斯酸化合物中，更优选为含有硼的化合物。这里，含有硼的化合物表示包含硼的化合物。含有硼的化合物为例如，BnXm的化学式所示的化合物。另外，在该化学式中，B为硼，X为选自F、Cl、Br等卤素、H、As等的元素，n、m为正整数。另外，含有硼的化合物在这些之中，优选为卤化硼，进一步优选为三氯化硼。
在步骤S12中，如果通过掩模膜140的开口141向被蚀刻膜130供给包含电子受体P1的第1气体，则电子受体P1作为用于形成后述保护膜的前体而吸附于被蚀刻膜130的一部分(凹部150内)。电子受体P1也附着于包含开口141的周边的掩模膜140。
另外，在步骤S12中供给包含电子受体P1的第1气体的情况下，优选没有生成等离子体。在本说明书中，等离子体表示分子具有正电荷的粒子(离子)和具有负电荷的电子电离了的状态。
在本公开中，由于事先通过开口141在被蚀刻膜130形成凹部150，电子受体P1被供给至被蚀刻膜130的凹部150内(底面151和侧面152)。被供给至被蚀刻膜130的凹部150内的电子受体P1(图4中参照以白底的〇表示的部分)都吸附于凹部150的底面151和侧面152。
在步骤S13中，通过掩模膜140的开口141向被蚀刻膜130供给包含氧的第2气体的等离子体P2(图1、图5)。在本公开中，第2气体的等离子体P2为氧的等离子体，形成从1个氧分子离解而成为2个氧自由基的状态。另外，所谓供给等离子体，表示使电路基板100的被蚀刻膜130与等离子体接触。
在步骤S13中，通过向供给第1气体之后的被蚀刻膜130供给包含氧的第2气体的等离子体P2，从而在吸附于被蚀刻膜130的电子受体P1中，一部分电子受体P1与第2气体的等离子体P2中的氧自由基发生反应而成为氧化物PF，其它电子受体P1以溅射体S1的方式被除去。
在本公开中，事先通过开口141在被蚀刻膜130形成有凹部150，第2气体的等离子体P2(图5的以△表示的部分)被供给至被蚀刻膜130的凹部150内。这样的话，吸附于凹部150的底面151的电子受体P1和吸附于掩模膜140的电子受体P1(图5中以虚线的〇表示的部分)以溅射体S1的方式被除去。此外，吸附于凹部150的侧面152的电子受体P1(图5中以白底的〇表示的部分)与第2气体的等离子体P2发生反应，在凹部150的侧面152形成电子受体P1的氧化物PF(图5中以阴影的〇表示的部分)(参照图5)。
另外，在电子受体P1为含有硼的化合物的情况下，电子受体P1(含有硼的化合物)与第2气体的等离子体P2中的氧自由基的反应例如，能够以下述反应式(1)表示。另外，在反应式(1)中，B为硼，X为氯等卤素，n为整数。
[化1]
Figure BDA0003099426860000061
认为通过反应式(1)所示的反应，从而作为电子受体P1的氧化物生成三氧化硼(B2O3)，生成的电子受体P1的氧化物具有三维地网络化的结构(参照图9)。
在步骤S14中，通过掩模膜140的开口141将被蚀刻膜130进行等离子体蚀刻(图1、图5)。这里，等离子体蚀刻可以与利用第2气体的等离子体P2的蚀刻一起使用，此外可以与第2气体的等离子体分开地产生反应性气体的离子、自由基来进行蚀刻。
在本公开中，同时进行上述B)和上述C)。具体而言，向被蚀刻膜130供给包含氧的第2气体的等离子体P2的工序兼作将被蚀刻膜130进行等离子体蚀刻的工序。即，通过向被蚀刻膜130供给包含氧的第2气体的等离子体P2，从而通过掩模膜140的开口141进行被蚀刻膜130的等离子体蚀刻(图5)。
在步骤S14中，通过将被蚀刻膜130进行等离子体蚀刻，从而形成于被蚀刻膜130的电子受体P1的氧化物PF能够保护被蚀刻膜130的形成有氧化物PF的部分不受等离子体的影响。此外，除去电子受体P1的被蚀刻膜130的部分(凹部150的底面151)暴露于等离子体。这样操作，在电路基板100的被蚀刻膜130中，形成有电子受体P1的氧化物PF的部分(凹部150的侧面152)没有被蚀刻，仅对没有形成氧化物PF的部分(凹部150的底面151)进行蚀刻，凹部150A(底面151A、侧面152A)重新形成。
在本公开的基板处理方法中，可以将上述A)、上述B)和上述C)反复进行。在本公开中，在步骤S14中进行等离子体蚀刻之后，在步骤S15中判定为反复进行步骤S12～S14的情况下，再次执行步骤S12～S14，将上述A)、B)和C)的工序反复进行。
这样，通过反复进行步骤S12～S14，从而蚀刻进展，通过掩模膜140的开口141，形成于被蚀刻膜130的凹部150A得以形成，第1气体的电子受体P1也进一步吸附于凹部150A的底面151A和侧面152A(图6)。吸附于凹部150A的底面151A和掩模膜140的电子受体P1(图7中以虚线的〇表示的部分)接着通过被供给的第2气体的等离子体P2(图7中以△表示的部分)以溅射体S1的方式被除去，吸附于凹部150B的侧面152A的电子受体P1在吸附于侧面152A的状态下，与第2气体的等离子体P2发生反应，在凹部150的侧面152A也形成电子受体P1的氧化物PF(图7中以阴影的〇表示的部分)(图7)。
这样，通过反复进行步骤S12～S14，从而被蚀刻膜130进一步形成凹部150B、150C，凹部150B的侧面152B、和凹部150C的侧面152C也形成电子受体P1的氧化物PF，凹部150B的底面151B、凹部150C的底面151C被蚀刻(图7、图8)。通过反复进行步骤S12～S14，从而形成凹部150C那样的通孔H(图8)。
在本公开的基板处理方法中，如上述那样，在形成于被蚀刻膜130的凹部150内，在通过电子受体P1的氧化物(保护膜)PF来保护凹部150(凹部150A、150B、150C)的侧面152(152A、152B、152C)的状态下，底面151(底面151A、151B、151C)被蚀刻。因此，根据本公开的基板处理方法，能够抑制弯曲(bowing)等蚀刻不良(参照图5～图8)。
此外，第1气体的电子受体P1也吸附于包含开口141周边的掩模膜140，但是吸附于掩模膜140的电子受体P1通过第2气体的等离子体，以溅射体S1的方式被除去，因此不易在掩模膜140上形成电子受体P1的氧化物PF。因此，根据本公开的基板处理方法，在掩模膜140的开口141的周边不易堆积电子受体P1的氧化物PF，能够防止掩模膜140的开口141的闭塞(参照图5～图8)。
此外，在本公开的基板处理方法中，如上述那样，通过使用路易斯酸化合物作为第1气体所包含的电子受体P1，从而路易斯酸化合物作为保护膜形成的前体而易于吸附于被蚀刻膜130。此外，吸附于被蚀刻膜130的路易斯酸化合物与第2气体的等离子体中的氧自由基发生反应而成为氧化物PF，能够强化保护被蚀刻膜130的形成有氧化物PF的部分不受等离子体的影响(参照图4～图8)。
在本公开的基板处理方法中，如上述那样，通过作为第1气体所包含的电子受体使用含有硼的化合物，从而含有硼的化合物作为保护膜形成的前体进一步易于吸附于被蚀刻膜130。此外，吸附于被蚀刻膜130的路易斯酸化合物进一步与第2气体的等离子体中的氧自由基发生反应而易于成为氧化物PF。因此，能够进一步强化保护被蚀刻膜130的形成有氧化物PF的部分不受等离子体的影响(参照图4～图8)。
在本公开中，如上述那样，由于事先通过开口141在被蚀刻膜130形成有凹部150，因此如果供给包含第2气体的等离子体的蚀刻用的等离子体，则在形成于被蚀刻膜130的凹部150内，在通过电子受体P1的氧化物(保护膜)PF来保护凹部150的侧面的状态下，凹部150的底面151被蚀刻。因此，根据本公开的基板处理方法，能够以高精度抑制弯曲等蚀刻不良(参照图3～图8)。
此外，第1气体的电子受体P1供给至形成于被蚀刻膜130的凹部150的同时，也供给至掩模膜140，也吸附于包括被蚀刻膜130的开口141周边的掩模膜140。然而，吸附于掩模膜140的电子受体P1通过第2气体的等离子体P2，以溅射体S1的方式被除去，因此不易在掩模膜140上形成电子受体P1的氧化物PF。因此，根据本公开的基板处理方法，不易在掩模膜140的开口141的周边堆积电子受体P1的氧化物PF，能够防止掩模膜140的开口141的闭塞(参照图3～图8)。
在本公开的基板处理方法中，如上述那样，通过在向被蚀刻膜130供给包含电子受体P1的第1气体的情况下，不生成等离子体，从而能够在供给第2气体的等离子体之前，防止第1气体变为电子受体P1的氧化物PF。由此，在第1气体所吸附的被蚀刻膜130中，能够与第2气体的等离子体P2发生反应而保护形成有电子受体P1的氧化物PF的部分，并且仅将通过第2气体的等离子体P2以溅射体S1的方式被除去的部分进行蚀刻(参照图4～图8)。
在本公开的基板处理方法中，如上述那样，通过同时进行B)的工序和C)的工序，从而如果向被蚀刻膜130供给包含氧的第2气体的等离子体P2，则能够在被蚀刻膜130的第1气体吸附的部分形成电子受体P1的氧化物PF，并且仅将被蚀刻膜130的第1气体没有吸附的部分进行蚀刻(参照图5、图7)。
由此，在供给第2气体的等离子体P2时，能够同时进行被蚀刻膜130的保护和蚀刻，因此能够以高精度抑制弯曲等蚀刻不良。此外，由于仅供给第2气体的等离子体P2，就能够将被蚀刻膜130进行蚀刻，因此能够实现蚀刻处理的高效化(参照图4～图8)。
在本公开的基板处理方法中，如上述那样，通过反复进行A)、B)和C)的工序，从而能够保护形成电子受体P1的氧化物PF的被蚀刻膜130的一部分，并且进行没有形成电子受体P1的氧化物PF的被蚀刻膜130的部分的蚀刻。此外，重新被蚀刻的被蚀刻膜130的一部分(凹部150A的侧面152A、凹部150B的侧面152B、凹部150C的侧面152C)也形成电子受体P1的氧化物PF。因此，即使蚀刻进展，也能够保护被蚀刻膜130的一部分(凹部150A的侧面152A、凹部150B的侧面152B、凹部150C的侧面152C)，并且将被蚀刻膜130(凹部150A的底面151A、凹部150B的底面151B、凹部150C的底面151C)进行蚀刻(参照图4～图8)。
图10为表示第1实施方式涉及的基板处理方法的变形例的流程图。另外，在图10中，在与图1共同的步骤中，在图1所带的符号的数字上加上10而附上数字的符号并省略说明。
在本公开的变形例中，在上述A)和上述B)之间，包括吹扫上述基板的表面的工序。具体而言，在步骤S23中，在向被蚀刻膜130供给包含电子受体P1的第1气体之后，供给包含氧的第2气体的等离子体P2之前，吹扫电路基板100(图10)。
在本说明书中，吹扫表示向基板的表面供给非活性气体，将基板表面进行净化。吹扫所使用的非活性气体的成分不受限定，优选为没有发生化学反应的气体或不易发生化学反应的气体，更优选为稀有气体，进一步优选为氩(Ar)气。
在本公开的基板处理方法中，如上述那样，通过在向包含电子受体P1的第1气体吸附的被蚀刻膜130供给包含氧的第2气体的等离子体P2之前，吹扫基板的表面，从而能够除去堆积于被蚀刻膜130、掩模膜140的颗粒等杂质、剩余的第1气体(无助于电子受体P1的氧化物PF的形成的第1气体)。由此，在向基板的表面供给第2气体的等离子体P2的情况下，能够仅在被蚀刻膜130的需要保护的部分(凹部150的侧面)形成电子受体P1的氧化物PF。
图11为表示第2实施方式涉及的基板处理方法的一例的流程图。图12～图15表示在第2实施方式涉及的基板处理方法中处理基板的工序的一部分。另外，在图11中，在与图1共同的步骤中，在图1所带的符号的数字上加上20而附上数字的符号并省略说明。此外，图12～图15中，在与图2～图8共同的构成中，在图2～图8所带的符号的数字上加上100而附上数字的符号并省略说明。
在本公开的第2实施方式中，将上述A)和上述B)同时进行。具体而言，在步骤S32中，通过掩模膜240的开口241向被蚀刻膜230同时供给包含电子受体P1的第1气体和包含氧的第2气体的等离子体P2(图11、图12)。然后，在步骤S33中，通过掩模膜240的开口241将被蚀刻膜230进行等离子体蚀刻。
另外，在同时进行第1气体和第2气体的等离子体的供给的情况下，可以分别供给第1气体和第2气体并且使等离子体产生，此外也可以供给第1气体和第2气体的混合气体并且使等离子体产生。
在本公开的基板处理方法中，这样，通过同时进行第1气体的供给和第2气体的等离子体P2的供给，从而能够与第1气体的供给同时地在被蚀刻膜230形成电子受体P1的氧化物P3(PF)。由此，能够充分地保护形成电子受体P1的氧化物PF的被蚀刻膜230的一部分(凹部250的侧面252)不受等离子体的影响，并且将被蚀刻膜230进行等离子体蚀刻(图13～图15)。
另外，电子受体P1的氧化物PF形成于凹部250的底面251和掩模膜240，但是随后在将被蚀刻膜230进行等离子体蚀刻时，通过被供给的等离子体(例如，第2气体的等离子体P2)，以溅射体S2的方式被除去。因此，在本公开中，能够抑制在掩模膜140的开口141的周边堆积电子受体P1的氧化物PF，能够防止掩模膜140的开口141的闭塞(参照图3～图8)。
＜基板处理装置＞
对于实施方式涉及的基板处理装置，使用图16进行说明。图16为表示本公开涉及的基板处理装置的一例的截面示意图。这里，作为基板处理装置300的一例，举出等离子体处理装置(例如，等离子体蚀刻装置)进行说明。
本公开的基板处理装置具有进行基板的蚀刻的腔室和控制部，上述基板具有被蚀刻膜和覆盖上述被蚀刻膜的掩模膜，上述掩模膜具有将上述被蚀刻膜的一部分露出的开口，上述控制部进行控制以将上述基板提供至上述腔室，通过上述开口，向上述被蚀刻膜供给包含电子受体的第1气体，向上述被蚀刻膜供给包含氧的第2气体的等离子体，将上述被蚀刻膜进行等离子体蚀刻。
具体而言，本公开的基板处理装置由包含腔室310、气体供给部320、RF电力供给部330、排气系统340和控制部350的基板处理装置300来构成。
腔室310在处理空间310S内包含支承部311和上部电极喷淋头312，进行基板的蚀刻。支承部311配置于腔室310内的处理空间310S的下部区域。上部电极喷淋头312配置于支承部311的上方，能够作为腔室310的顶部(ceiling)的一部分起作用。另外，腔室310为构成本公开的基板处理装置中的进行基板的蚀刻的腔室的一例。
支承部311以在处理空间310S中支承基板的方式来构成。本公开中，基板使用了上述电路基板100(图2、图3、图16)。
本公开中，支承部311包含下部电极3111、静电卡盘3112和边缘环3113。下部电极3111供给后述的RF电力。静电卡盘3112配置于下部电极3111上，以在静电卡盘3112的上表面支承电路基板100的方式来构成。边缘环3113以在下部电极3111的周缘部上表面包围电路基板100的方式来配置。
另外，支承部311可以包含以将静电卡盘3112和电路基板100中的至少1者调节至目标温度的方式来构成的调温模块(未图示)。调温模块可以包含加热器、流路或它们的组合。流路中流过冷却介质、传热气体那样的调温流体。
上部电极喷淋头312以将处理气体从气体供给部320供给至处理空间310S的方式来构成。上部电极喷淋头312具有气体入口312A、气体扩散室312B和多个气体出口312C。
气体入口312A与气体供给部320和气体扩散室312B连通。多个气体出口312C与气体扩散室312B和处理空间310S连通。本公开中，上部电极喷淋头312以将处理气体从气体入口312A介由气体扩散室312B和多个气体出口312C向处理空间310S供给的方式来构成。
气体供给部320可以包含气体源321和流量控制器322。本公开中，气体供给部320以将处理气体从气体源321介由流量控制器322向气体入口312A供给的方式来构成。流量控制器322可以包含例如质量流量控制器或压力控制式的流量控制器。进一步，气体供给部320可以包含将处理气体的流量调制或脉冲化的流量调制器件。
本公开中，通过气体供给部320，供给至腔室310的处理空间310S的处理气体使用包含上述电子受体P1(三氯化硼)的第1气体和包含氧的第2气体P2(图5、图6)。
另外，在第1气体被供给至处理空间310S时，非活性气体(氩气等)作为第1气体的载气，与第1气体混合而被供给至处理空间310S(图4、图16)。
此外，在第1气体被供给至处理空间310S之后，向电路基板100供给第2气体的等离子体P2之前，停止包含电子受体P1的第1气体的供给，作为吹扫电路基板100表面的吹扫气体，非活性气体(氩气等)被供给至处理空间310S(图10的步骤S23)。
进一步，在向电路基板100供给第2气体的等离子体时，作为生成等离子体(被等离子体化的离子)的单一的原料气体，向处理空间310S供给非活性气体(氩气等)(图1的步骤S13、图10的步骤S24)。
RF电力供给部330以将RF(Radio Frequency)电力，例如1个或2个以上的RF信号向下部电极3111、上部电极喷淋头312、或者下部电极3111和上部电极喷淋头312这两者供给的方式来构成。这里，RF电力表示高频(RadioFrequency)的电力。
由此，从供给至处理空间310S的处理气体(第2气体和非活性气体)生成等离子体。因此，RF电力供给部330能够作为以在腔室310中从处理气体(第2气体和非活性气体)生成等离子体的方式来构成的等离子体生成部的至少一部分起作用。本公开中，RF电力供给部330包含第1RF电力供给部330A和第2RF电力供给部330B。
第1RF电力供给部330A包含第1RF生成部331A和第1匹配电路332A。本公开中，第1RF电力供给部330A以将第1RF信号从第1RF生成部331A介由第1匹配电路332A以向上部电极喷淋头312供给的方式来构成。例如，第1RF信号可以具有27MHz～100MHz的范围内的频率。
第2RF电力供给部330B包含第2RF生成部331B和第2匹配电路332B。本公开中，第2RF电力供给部330B以将第2RF信号从第2RF生成部331B介由第2匹配电路332B以向下部电极3111供给的方式来构成。例如，第2RF信号可以具有400kHz～13.56MHz的范围内的频率。另外，在第2RF电力供给部330B中，可以代替第2RF生成部331B，而使用DC(Direct Current)脉冲生成部。
另外，本公开中，可以使用没有图示的其它实施方式。例如，RF电力供给部330可以以将第1RF信号从RF生成部向下部电极3111供给，将第2RF信号从其它RF生成部向下部电极3111供给的方式来构成。此外，RF电力供给部330可以以将第1RF信号从RF生成部向下部电极3111供给，将第2RF信号从其它RF生成部向下部电极3111供给，将第3RF信号进一步从其它RF生成部向上部电极喷淋头312供给的方式来构成。进一步，RF电力供给部330可以以向上部电极喷淋头312施加DC电压的方式来构成。
此外，在各种实施方式中，1个或2个以上的RF信号(例如，第1RF信号、第2RF信号等)的振幅可以被脉冲化或调制。振幅调制可以包含在接通状态与断开状态之间，或者2个或2个以上的不同的接通状态之间将RF信号振幅进行脉冲化。
排气系统340与设置于例如腔室310的底面的排气口310E相连接。排气系统340可以包含压力阀和真空泵。真空泵可以包含涡轮分子泵、粗抽泵或它们的组合。
控制部350处理使基板处理装置300执行本公开中的上述基板处理方法的计算机能够执行的命令。控制部350以控制基板处理装置300的各要素的方式来构成。在本公开中，控制部350的全部作为基板处理装置300的一部分来构成，但是并不限定于该构成，控制部350的一部分可以作为基板处理装置300的一部分来构成，控制部350的一部分或全部可以与基板处理装置300分开地设置。
控制部350可以包含例如计算机351。计算机351可以包含例如，处理部3511、存储部3512和通信接口3513。另外，控制部350为构成本公开涉及的基板处理装置的一部分的控制部的一例。
处理部3511为例如，CPU(Central Processing Unit)，以能够基于存储于存储部3512的程序进行各种控制动作的方式来构成。存储部3512可以包含RAM(Random AccessMemory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)或它们的组合。通信接口513可以介由LAN(Local Area Network)等通信线路，与基板处理装置300的各要素之间进行通信。
在本公开中，通过控制部350来控制腔室310，执行上述步骤S11、步骤S21、步骤S31(图1、图10、图11)。
此外，通过控制部350来控制气体供给部320和排气系统340，从而执行上述步骤S12、步骤S22、步骤S32(图1、图10、图11)。
进一步，通过控制部350来控制气体供给部320和RF电力供给部330，从而执行上述步骤S13、步骤S23、步骤S24、步骤S32(图1、图10、图11)。
本公开的基板处理装置具有设置于上述腔室内，且载置上述基板的载置部，上述控制部在将上述被蚀刻膜进行等离子体蚀刻的情况下，进行控制以向上述载置部供给RF电力。具体而言，通过控制部350来控制RF电力供给部330，向载置设置于腔室310内的电路基板100的支承部311供给RF电力(图16)。另外，支承部311为构成本公开涉及的基板处理装置的一部分的载置部的一例。
由此，在处理空间310S内生成作为处理气体被供给的第2气体(包含氧的气体)的等离子体(离子)，执行上述步骤S13、步骤S14、步骤S15、步骤S24、步骤S25、步骤S26、步骤S32、步骤S33、步骤S34(图1、图10、图11)。
在本公开的基板处理装置300中，通过控制部350的控制，在进行基板的蚀刻的腔室310内，通过掩模膜140的开口141向被蚀刻膜130供给包含电子受体P1的第1气体，从而能够使电子受体P1作为保护膜形成的前体吸附于被蚀刻膜130的一部分(凹部150)。此外，通过向供给第1气体之后的被蚀刻膜130供给包含氧的第2气体的等离子体P2，从而在吸附于被蚀刻膜130的电子受体P1中，吸附于凹部150的侧面152的一部分电子受体P1与第2气体的等离子体P2中的氧自由基发生反应而成为氧化物PF，吸附于凹部150的底面151和掩模膜140的其它电子受体P1以溅射体S1的方式被除去(参照图1～图5)。
进一步，通过将被蚀刻膜130进行等离子体蚀刻，从而形成于被蚀刻膜130的电子受体P1的氧化物PF能够保护被蚀刻膜130的形成有氧化物PF的部分(凹部150的侧面152)不受等离子体的影响。此外，除去了电子受体P1的被蚀刻膜130的部分(凹部150的底面151)暴露于等离子体中。这样操作，在基板的被蚀刻膜130中，形成有电子受体P1的氧化物PF的部分(凹部150的侧面152)没有被蚀刻，仅对没有形成氧化物PF的部分(凹部150的底面151)进行蚀刻(参照图5)。
此外，随着蚀刻进展，通过掩模膜140的开口141在被蚀刻膜130进一步形成凹部150A，第1气体也吸附于凹部150A的底面151A和侧面152A。吸附于凹部150A的底面151A的电子受体P1接着通过被供给的第2气体的等离子体P2，从而以溅射体S1的方式被除去，另一方面，吸附于凹部150B的侧面152A的电子受体P1在吸附于侧面152A的状态下，与第2气体的等离子体P2发生反应，在凹部150B的侧面152A形成电子受体P1的氧化物(保护膜)PF(参照图5～图8)。
此时，如果供给包含第2气体的等离子体P2的蚀刻用的等离子体，则在形成于被蚀刻膜130的凹部150内，在通过电子受体P1的氧化物(保护膜)PF来保护凹部150B的侧面152A的状态下，凹部150B的底面151B被蚀刻，形成凹部150C那样的通孔H(参照图5～图8)。因此，根据本公开的基板处理装置300，能够抑制弯曲等蚀刻不良。
此外，第1气体也吸附于包含开口141周边的掩模膜140，但是吸附于掩模膜140的电子受体P1通过第2气体的等离子体P2，以溅射体S1的方式被除去，因此在掩模膜140上不易形成电子受体P1的氧化物PF。因此，根据本公开的基板处理装置300，在掩模膜140的开口141的周边不易堆积电子受体P1的氧化物PF，能够防止掩模膜140的开口141的闭塞(参照图5～图8)。
在本实施方式的基板处理装置300中，通过控制部350进行控制以向用于载置基板(电路基板100)而设置于腔室310内的载置部(支承部311)供给RF电力，从而供给RF电力的载置部(支承部311)能够构成偏压电极。由此，与通过第2气体的等离子体P2生成的氧的离子或第2气体的等离子体P2进行分开蚀刻的等离子体被引入载置于载置部(支承部311)的基板的表面，被蚀刻膜130被蚀刻。这样，能够促进被蚀刻膜130的蚀刻，实施有效率的蚀刻处理。
此外，在本实施方式的基板处理装置300中，由于没有向腔室310内的载置部(支承部311)以外的部分(例如，腔室310内的侧壁313等)供给RF电力，因此在腔室310内，载置于载置部(支承部311)的基板以外的部分不易被蚀刻。因此，能够抑制腔室310内的侵蚀、与此相伴的颗粒的产生。由此，能够实施稳定的蚀刻处理，而且基板处理装置300的维护变得容易。
实施例
以下，对于本公开的实施方式，使用实施例进行说明。实施例、比较例的试验、评价如下操作。
[试验体(基板)]
作为试验体，使用依次层叠有晶片110、下层膜(无机绝缘膜)120、被蚀刻膜130和掩模膜140的电路基板100。晶片110由硅(Si)来构成，无机绝缘膜120中交替地层叠氮化硅(SiN)和氧化硅(SiO2)，被蚀刻膜130由无定形碳膜(ACL)来构成，掩模膜140由氮氧化硅(SiON)来构成。掩模膜140形成有将被蚀刻膜130的一部分露出的开口141，在露出于开口141的被蚀刻膜130的一部分，形成凹部150，在凹部150内形成有底面151和侧面152(参照图3)。
[蚀刻]
使用图16所示的基板处理装置300，对于基板(试验体)实施等离子体蚀刻。
[弯曲]
由将蚀刻结束后的基板(试验体)的截面进行了摄像的SEM图像，测定弯曲的最大宽度(nm)(参照图17、图19、图21、图23)。弯曲的评价是将弯曲的最大宽度(nm)为120nm以下的情况设为良好，将超过120nm的情况设为不良。
[孔闭塞]
由将蚀刻结束后的基板(试验体)的开口进行了摄像的SEM图像，确认开口附近的堆积物(闭塞状态)(参照图18、图20、图22、图24)。孔闭塞的评价按照以下基准进行，将2以上设为良好，将小于2设为不良。
3：没有确认到堆积物
2：勉强能够确认到堆积物，但是没有确认到开口的闭塞
1：确认到由堆积物带来的开口的闭塞
[实施例1]
向基板(试验体)的开口，供给作为第1气体的不是等离子体状态的包含电子受体的气体，然后，作为吹扫气体供给非活性气体(氩(Ar)气)，然后，作为第2气体的等离子体，供给氧(O2)和羰基硫(COS)的混合气体的等离子体，然后作为蚀刻气体直接供给第2气体的等离子体，进行等离子体蚀刻，评价弯曲和孔闭塞(参照图17、图18)。另外，第1气体所包含的电子受体使用了路易斯酸化合物(三氯化硼(BCl3))。对于实施例1，将蚀刻的条件和结果示于表1中。
[实施例2]
同时供给作为第1气体的包含电子受体的气体和作为第2气体的等离子体的包含氧(O2)的气体的等离子体，然后，作为蚀刻气体供给氧(O2)和羰基硫(COS)的混合气体的等离子体，除此以外，与实施例1同样地进行等离子体蚀刻，进行了评价(参照图19、图20)。将蚀刻的条件和结果示于表1中。
[参考例1]
第1气体、第2气体的等离子体都没有供给，作为蚀刻气体，同时供给包含三氯化硼(BCl3)的气体、以及氧(O2)和羰基硫(COS)的混合气体的等离子体，除此以外，与实施例1同样地进行等离子体蚀刻，进行了评价(参照图21、图22)。将蚀刻的条件和结果示于表1中。
[比较例1]
第1气体、第2气体的等离子体都没有供给，作为蚀刻气体，供给氧(O2)和羰基硫(COS)的混合气体的等离子体，除此以外，与实施例1同样地进行等离子体蚀刻，进行了评价(参照图23、图24)。将蚀刻的条件和结果示于表1中。
[表1]
Figure BDA0003099426860000181
由表1可知，供给作为第1气体的包含电子受体的气体，以及作为第2气体的等离子体的包含氧的气体的等离子体，进行了等离子体蚀刻的基板的弯曲、孔闭塞的评价都良好。
与此相对，第1气体、第2气体都没有供给，进行了等离子体蚀刻的基板的弯曲、孔闭塞的评价的任一项不良。
由这些结果可知，通过开口向被蚀刻膜供给包含电子受体的第1气体，向被蚀刻膜供给包含氧的第2气体的等离子体，将被蚀刻膜进行等离子体蚀刻，从而抑制蚀刻不良。
以上，对于本公开的实施方式进行了说明，但是本公开并不限定于这些实施方式，在权利要求所记载的公开的范围内，能够进行各种变形、变更。

Claims (11)

1.一种基板处理方法，其为将具有被蚀刻膜和覆盖所述被蚀刻膜的掩模膜的基板进行蚀刻的基板处理方法，
所述掩模膜具有将所述被蚀刻膜的一部分露出的开口，
所述基板处理方法包括下述工序：
A)通过所述开口向所述被蚀刻膜供给包含电子受体的第1气体的工序，
B)向所述被蚀刻膜供给包含氧的第2气体的等离子体的工序，以及
C)将所述被蚀刻膜进行等离子体蚀刻的工序。
2.根据权利要求1所述的基板处理方法，所述电子受体为路易斯酸化合物。
3.根据权利要求1或2所述的基板处理方法，所述电子受体为含有硼的化合物。
4.根据权利要求1～3中任一项所述的基板处理方法，通过所述开口，所述被蚀刻膜形成有凹部。
5.根据权利要求1～4中任一项所述的基板处理方法，在所述A)中没有生成等离子体。
6.根据权利要求1～5中任一项所述的基板处理方法，在所述A)与所述B)之间，包括吹扫所述基板的表面的工序。
7.根据权利要求1～6中任一项所述的基板处理方法，将所述B)和所述C)同时进行。
8.根据权利要求1～4中任一项所述的基板处理方法，将所述A)和所述B)同时进行。
9.根据权利要求1～8中任一项所述的基板处理方法，将所述A)、所述B)和所述C)反复进行。
10.一种基板处理装置，所述基板处理装置具有：
进行基板的蚀刻的腔室，以及
控制部，
所述基板具有被蚀刻膜和覆盖所述被蚀刻膜的掩模膜，
所述掩模膜具有将所述被蚀刻膜的一部分露出的开口，
所述控制部进行控制以进行以下工序：
将所述基板提供至所述腔室，
通过所述开口向所述被蚀刻膜供给包含电子受体的第1气体，
向所述被蚀刻膜供给包含氧的第2气体的等离子体，以及
将所述被蚀刻膜进行等离子体蚀刻。
11.根据权利要求10所述的基板处理装置，所述基板处理装置具有：
设置于所述腔室内，且载置所述基板的载置部，
所述控制部在将所述被蚀刻膜进行等离子体蚀刻的情况下，进行控制以向所述载置部供给RF电力。
CN202110619973.3A 2020-06-05 2021-06-03 基板处理方法及基板处理装置 Pending CN113764269A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020098837A JP2021192414A (ja) 2020-06-05 2020-06-05 基板処理方法および基板処理装置
JP2020-098837 2020-06-05

Publications (1)

Publication Number Publication Date
CN113764269A true CN113764269A (zh) 2021-12-07

Family

ID=78787359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110619973.3A Pending CN113764269A (zh) 2020-06-05 2021-06-03 基板处理方法及基板处理装置

Country Status (5)

Country Link
US (1) US20210384038A1 (zh)
JP (1) JP2021192414A (zh)
KR (1) KR20210151699A (zh)
CN (1) CN113764269A (zh)
TW (1) TW202203318A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230245895A1 (en) * 2022-02-01 2023-08-03 Applied Materials, Inc. Sidewall passivation for plasma etching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394722B2 (en) 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP5642001B2 (ja) 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法

Also Published As

Publication number Publication date
KR20210151699A (ko) 2021-12-14
US20210384038A1 (en) 2021-12-09
JP2021192414A (ja) 2021-12-16
TW202203318A (zh) 2022-01-16

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
US11257674B2 (en) Eliminating yield impact of stochastics in lithography
TWI832325B (zh) 設計者原子層蝕刻
US10096487B2 (en) Atomic layer etching of tungsten and other metals
US10727073B2 (en) Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US8128831B2 (en) Plasma etching method and computer-readable storage medium
US9859126B2 (en) Method for processing target object
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
US9911607B2 (en) Method of processing target object
US9607811B2 (en) Workpiece processing method
US11270890B2 (en) Etching carbon layer using doped carbon as a hard mask
TW201739951A (zh) 連續電漿中之原子層蝕刻
US20220028697A1 (en) Directional deposition in etch chamber
US9960049B2 (en) Two-step fluorine radical etch of hafnium oxide
TW200818313A (en) Method for plasma etching performance enhancement
CN107731677B (zh) 处理被处理体的方法
TWI766866B (zh) 蝕刻方法
CN113764269A (zh) 基板处理方法及基板处理装置
TW202129759A (zh) 用以增進SiO2:SiNx蝕刻選擇性的選擇性黏著
CN112635317A (zh) 蚀刻方法、损伤层的去除方法和存储介质
JP2007221165A (ja) プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置
US6770214B2 (en) Method of reducing aluminum fluoride deposits in plasma etch reactor
CN115380365A (zh) 具有无穷大选择性的高深宽比蚀刻
TWI780185B (zh) 處理被處理體之方法
JP4128365B2 (ja) エッチング方法及びエッチング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211207

WD01 Invention patent application deemed withdrawn after publication