CN113728415A - 原子层沉积期间的快速冲洗清扫 - Google Patents

原子层沉积期间的快速冲洗清扫 Download PDF

Info

Publication number
CN113728415A
CN113728415A CN202080029930.3A CN202080029930A CN113728415A CN 113728415 A CN113728415 A CN 113728415A CN 202080029930 A CN202080029930 A CN 202080029930A CN 113728415 A CN113728415 A CN 113728415A
Authority
CN
China
Prior art keywords
gas
purge gas
chamber
flowing
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080029930.3A
Other languages
English (en)
Inventor
普拉尼亚·南纳帕内尼
塞马·埃梅兹
诺维·特约克洛
邓若鹏
于天骅
巴晓兰
高举文
桑杰·戈皮纳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN113728415A publication Critical patent/CN113728415A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文提供用于在原子层沉积(ALD)工艺期间清扫处理室的方法和相关装置。所述方法涉及使清扫气体从一个或多个蓄气器中流出以从处理室中去除处理气体。在清扫气体流动之后，额外的反应物可被引入处理室以继续ALD循环。

Description

原子层沉积期间的快速冲洗清扫
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
背景技术
使用原子层沉积(ALD)技术的钨(W)膜沉积为半导体制造处理的组成部分。例如，钨膜可用来作为低电阻率的电连接件，其形式包含水平内连线、相邻金属层之间的通孔、第一金属层与硅衬底上的设备之间的接触件。钨膜还可用于各种存储器应用和逻辑应用，存储器应用包含动态随机存取存储器(DRAM)的嵌入式字线(bWL)结构、3D NAND的字线的形成。然而，特征尺寸以及膜厚度的持续减小带来了各种挑战，包含沉积无空隙和低应力膜。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
本文公开了包括快速清扫反应物气体的原子层沉积(ALD)方法。在ALD循环期间，反应物气体剂量依次流入室中以在衬底表面上反应。连续的反应物气体剂量通过清扫操作分开，其中惰性气体流过室以去除前一剂量的剩余反应物气体。快速冲洗清扫使用两个或多个蓄气器在单次清扫操作期间使加压清扫气体依次流入室。快速冲洗清扫增加了整体质量流率，减少了清扫时间并提高了吞吐量。对于钨等膜的ALD，快速冲洗清扫可改善沉积的膜的材料特性。
在本文实施方案的一个方面，公开了一种方法，该方法包括：向室压强小于100托的室提供半导体衬底，其中所述半导体衬底包括部分制造的三维(3-D)NAND结构，该结构包括侧壁和在所述侧壁中的通向多个特征的多个开口，所述特征具有通过所述开口能流体进入的多个内部区域；通过多次ALD循环在所述半导体衬底上沉积材料，其中每个循环包括依次使还原剂；第一清扫气体；钨前体；和第二清扫气体流入所述室；以及其中使所述第一清扫气体和所述第二清扫气体流动包括使清扫气体从具有第一增压压强(charge pressure)的第一蓄气器流出，接着在使所述清扫气体从所述第一蓄气器流出的5秒内使清扫气体从具有第二增压压强的第二蓄气器流出，所述第一增压压强和所述第二增压压强介于约400托和约1000托之间。
在本文实施方案的另一个方面，公开了一种方法，该方法包括：向具有室压强的室提供半导体衬底；通过多次ALD循环在所述半导体衬底上沉积材料，其中每个循环包括使反应物；和清扫气体依次流入所述室；其中，使所述清扫气体流动包括使清扫气体从具有第一增压压强的第一蓄气器流出，随后使清扫气体从具有第二填充压强的第二蓄气器流出。
在一些实施方案中，所述第一增压压强和所述第二增压压强至少是所述室压强的两倍。在多种实施方案中，在使所述清扫气体或第二清扫气体流动之前的所述室压强小于约100托。在一些实施方案中，所述第一增压压强和第二增压压强介于约400托和约1000托之间。
在多种实现方案中，所述清扫气体是氦气、氮气、氩气或氙气。在一些实施方案中，所述反应物包括还原剂。在某些实施方案中，所述还原剂是B2H6、SiH4或H2。在一些实施方案中，所述反应物包括金属前体。在一些实施方案中，所述金属前体是金属卤化物。在多种实现方案中，所述金属前体是金属卤氧化物。在某些实施方案中，所述金属前体是钨前体。在多种实施方案中，所述钨前体是六氟化钨(WF6)、六氯化钨(WCl6)、五氯化钨(WCl5)、四氯化钨(WCl4)、二氯化钨(WCl2)、四氯氧化钨(WOCl4)或二氯二氧化钨(WO2Cl2)中的一种。
在一些实施方案中，所述金属前体是钼前体。在某些实施方案中，所述钼前体是以下一者：五氯化钼(MoCl5)、六氟化钼(MoF6)、二氧化二氯化钼(MoO2Cl2)、四氯氧化钼(MoOCl4)和四氯氧化钼(MoOF4)。
在多种实现方案中，使所述清扫气体流动是阻塞流。在一些实现方案中，使清扫气体从所述第一蓄气器流出至少部分是阻塞流。在某些实施方案中，使清扫气体从所述第二蓄气器流出发生在使清扫气体从所述第一蓄气器流出的所述阻塞流部分期间。在一些实施方案中，在使清扫气体从所述第一蓄气器流出之后小于5秒发生使清扫气体从所述第二蓄气器流出。
在多种实施方案中，所述半导体衬底包括部分制造的三维(3-D)NAND结构，该结构包括侧壁和在所述侧壁中的通向多个特征的多个开口，所述特征具有通过所述开口能流体进入的多个内部区域。
下面将参考相关附图详细描述所公开实施方案的这些和其他特征。
附图说明
图1呈现了一个示例性实施方案的操作的流程图。
图2A和2B呈现了所公开实施方案的压强时间图。
图3A-3C呈现了可以使用本文所述方法的实施方案填充的3D NAND结构的示图。
图4A和4B呈现了一个示例性实施方案的操作的流程图。
图5是一个示例性实施方案的流体连接的示图。
图6和图7是用于执行根据所公开的实施方案的方法的处理室的示例的示意图。
具体实施方式
在以下的描述中，阐述了许多具体细节以提供对所呈现的实施方案的充分理解。本文所公开的实施方案可以在没有这些具体细节中的一些或全部的情况下实施。在其他实例中，未详细描述公知的处理操作，以避免不必要地模糊所公开的实施方案。此外，虽然将结合具体实施方案描述所公开的实施方案，但应当理解的是具体实施方案并不旨在限制所公开的实施方案
本文描述的是原子层沉积(ALD)的方法以及相关系统和装置。应用的示例包括逻辑和存储器触点填充、DRAM埋入字线填充、竖直集成存储器栅极/字线填充以及与硅通孔(TSV)的3-D集成。在一些实施方案中，该方法可用于钨特征填充。这样的特征可以包括竖直特征，例如通孔，以及水平特征，例如竖直NAND(VNAND)字线。
本文公开了包括快速清扫反应物气体的原子层沉积(ALD)方法。在ALD循环期间，反应物气体剂量依次流入室以在衬底表面上反应。连续的反应物气体剂量通过清扫操作分开，其中惰性气体流过室以去除前一剂量的剩余反应物气体。快速冲洗清扫使用两个或多个蓄气器在单次清扫操作期间使加压清扫气体依次流入室。在一些实施方案中，可以实现以下优点中的一个或多个。在一些实施方案中，总质量流率增加，这可导致清扫时间减少和吞吐量提高。在一些实施方案中，沉积膜的内应力被降低。在一些实施方案中，沉积膜中的杂质减少。
ALD是一种使用连续自限反应沉积薄材料层的技术。“ALD循环”的概念与本文的各种实施方案的讨论相关。通常，ALD循环是用于执行一次表面沉积反应的最少一组操作。一个循环的结果是在衬底表面上产生至少部分膜层。通常，ALD循环包括将至少一种反应物输送和吸附到衬底表面，然后将吸附的反应物与一种或多种反应物反应以形成部分膜层的操作。在本文所述的方法中，循环还包括如下文进一步描述的至少一次快速冲洗清扫。通常，一个循环包含唯一操作序列的一个实例。例如，ALD循环可包括以下操作：(i)输送/吸附反应物A，(ii)从室中清扫反应物A，(iii)输送反应物B，以及(iv)从反应室清扫反应物B。
图1是根据各种实施方案的方法的步骤的处理流程图。本文所述的循环和暴露时间可取决于所使用的装置和平台，并且本领域普通技术人员可相应地调整循环和暴露时间。在操作102中，将反应物A引入处理室。对于导电膜的沉积，反应物A可以是含金属的前体或还原剂或其他共反应物。虽然下面的描述主要描述金属的热原子层沉积(ALD)，但是也可以实施这些方法以通过热ALD沉积任何材料。
在操作102之后，通过在操作104中的快速冲洗清扫来清扫处理室。通常，清扫从处理室中去除气相反应物并且通常仅在这样的反应物的输送完成之后发生。换言之，该反应物在清扫期间不再输送到反应室。然而，在清扫过程中，反应物仍然吸附在衬底表面上。典型地，在反应物被吸附在衬底表面上至所需水平之后，清扫用于去除室中的任何残留气相反应物。清扫还可以从衬底表面去除弱吸附物质(例如，某些前体配体或反应副产物)。在ALD中，清扫可以防止两种反应物的气相相互作用或一种反应物与热力或其他驱动力的相互作用以进行表面反应。清扫还可以使流过室的流体体积是室的体积的数倍以减少残留在室中的残余气相反应物的量。在此描述的清扫阶段包括使惰性气体例如氩气(Ar)、氙气(Xe)、氦气(He)或氮气(N)流入处理室。下面进一步解释快速冲洗清扫。
在操作106中，将反应物B引入室。反应物B可以是例如含金属的前体，或还原剂或其他共反应物。反应物B可以与反应物A的吸附物质反应以形成至少一个亚单层膜。反应物B和反应物A的吸附物质也可以产生气相产物。
在操作106之后，在操作108中通过快速冲洗清扫来清扫处理室。与操作104类似，清扫通过使惰性气体(例如氩气)流入处理室来从处理室去除气相反应物B以及由反应物B与吸附的反应物A的反应产生的任何气相产物。
操作102-108的结果是形成至少一个亚单层膜。例如，可以形成钨膜。操作102-108包括单个ALD循环并且可以重复一次或多次以增加膜的厚度。每个ALD循环都会沉积额外的材料，从而形成基本均匀的膜层。在一些实施方案中，膜组合物可包括不期望的化合物，例如氟。膜中不希望有的化学物质的存在可能会影响膜的特性，例如电阻率。
在图1中，操作104和108都是快速冲洗清扫。快速冲洗清扫使用两个顺序流动的蓄气器使清扫气体流入室。蓄气器可以是能够储存加压体积的清扫气体的任何容器或体积，例如约50cc至约1升，或约300cc。在一些实施方案中，操作104和108中只有一个是快速冲洗清扫，而另一个是通过不同方法(例如连续流或使用单个蓄气器)的清扫。在一些实施方案中，快速冲洗清扫可用于单个反应物ALD循环，其中使用单个反应物和单个清扫操作重复操作102和104。
图2A和2B表示对于执行清扫操作的两种不同方式，一个或多个蓄气器中的体积的压强与时间的函数关系。在图2A中，蓄气器200用于建立加压体积的清扫气体，然后该清扫气体流入处理室。蓄气器200具有初始压强202，其充当蓄气器的基线压强。斜率204示出了随着清扫气体被加压，蓄气器200中的体积压强的增加。在图2A中，在清扫气体流入室之前，蓄气器达到约550托的最大压强，但蓄气器中的压强可从约400托变化到约1000托。然后，在时间206，清扫气体流入室，并且随着清扫气体从蓄气器200流出，压强迅速降低。蓄气器200的压强降低对应于进入室的清扫气体流量的增加。随着清扫体积流入室，蓄气器200中的压强返回到基线值202。然后蓄气器可以增加压强并且使清扫气体流入室以用于第二清扫步骤(未示出)。
图2B表示快速冲洗清扫。第一蓄气器210和第二蓄气器211用于使清扫气体流入室中。类似于图2A，两个蓄气器都具有基线压强212。然后，第一蓄气器210被加压，如斜率214所示。在时间216，来自第一蓄气器的清扫气体流入室，导致在第一蓄气器中的压强快速降低。蓄气器压强的降低对应于进入室的清扫气体质量流量的增加。随着第一蓄气器中的压强降低，进入室的清扫气体的质量流量也将降低。然后，在时间217，第二蓄气器211使清扫气体流入室。加压清扫气体的第二流再次增加进入室的清扫气体的质量流量。通过使用两个蓄气器，进入室的平均质量流量增加，从而增加了反应物气体的去除率，并减少了清扫室所需的总时间。在一些实施方案中，附加的蓄气器可用于持续保持进入室的清扫气体的高压流，以与第二蓄气器类似的方式使清扫气体从任意数量的附加蓄气器流出。在一些实施方案中，在单个快速冲洗清扫操作期间，每个蓄气器被加压并且清扫气体多次流入室，例如第一蓄气器在单个清扫操作期间使清扫气体流入室两次或更多次。在一些实施方案中，额外的蓄气器或来自相同蓄气器的重复流可用于大的室，或其中每个蓄气器的体积小于300cc。如上所述，第一和第二蓄气器中的压强为约550托，但在各种实施方案中，压强可从约400托变化至约1000托。第一和第二蓄气器之间的压强也可以变化，其中第一蓄气器具有约400托和约1000托之间的压强，而第二蓄气器具有约400托和约1000托之间的不同压强。
清扫气体从第一和第二蓄气器流出的时序可以因实施方案而异。在一些实施方案中，第二蓄气器在第一蓄气器的压强返回到基线212之前流动。在其他实施方案中，第二蓄气器可以在第一蓄气器返回到基线压强时或在第一蓄气器已经回到基线压强之后流动。在一些实施方案中，第二蓄气器仅仅在第一蓄气器之后流动，而不考虑第一蓄气器的压强。在一些实施方案中，第二蓄气器在第一蓄气器流动的5秒、3秒、1秒、0.5秒或0.1秒内流动。
来自蓄气器的清扫气体流可能是阻塞流。如果高压环境和低压环境之间的压强比足够大，则会发生阻塞流。流体流动的速度不会随着低压环境中的压强的进一步降低而增加，流动被认为是阻塞的。阻塞流的最小压强比取决于所使用的特定气体，但通常为约2:1。阻塞流可以仅使用高压环境的条件进行建模，所述条件包括温度、压强和气体密度，这在低压环境的参数未知或发生变化时可能是理想的。具体而言，当清扫处理室时，阻塞流作为减少充分清扫处理室所需时间的一个因素是相关的。
在ALD处理期间，示例性的室压强范围为约3托-100托、约3托-40托或约3托-10托。同时，用于清扫步骤的蓄气器的压强可以是约400托到1000托。因此，从蓄气器进入室的清扫气体的初始流通常被阻塞。然而，如从图2B中可以看出的，蓄气器中的压强将迅速衰减。随着蓄气器和处理室之间的压强比降低，流动可能变得畅通无阻。这会降低进入室的清扫气体的速度和质量流量，从而增加清扫所需的时间。如图2B所示，通过从第二蓄气器211流出清扫气体，流动将保持阻塞，并且室将需要更少的时间来清扫。从第二蓄气器流出清扫气体的时间可在实施方案之间变化，其中在一些实施方案中，来自第二蓄气器的清扫气体流动，而进入室的清扫气体流被阻塞。在其他实施方案中，来自第二蓄气器的清扫气体可以在进入室的清扫气体流停止被阻塞之后流动。在这种情况下，来自第二蓄气器的清扫气体流可能导致进入室的清扫气体流被阻塞。
根据各种实施方案，使用快速冲洗清扫可导致沉积的材料的应力较低、杂质(例如氟)含量较低、用于沉积的循环时间缩短以及清扫效率提高。例如，在填充例如3D NAND结构的字线之类的复杂特征时，快速冲洗清扫可保持填充质量，同时循环时间缩短以及膜特性改善。
图3A描绘了形成在衬底300上的3D NAND结构323中的字线310的示意性示例。字线310被氧化物层311分隔开。图3B呈现了部分制造的3-D NAND结构333的横截面侧视图并且说明了金属填充的挑战。结构330形成在半导体衬底300上并且包括3D NAND叠层(左325和右326)、中央竖直结构330以及在中央竖直结构330的相对侧壁340上具有开口322的多个堆叠的字线结构320。请注意，图3B显示了所展示的部分制造的3-D NAND结构333的两个堆叠件325和326，它们共同形成沟槽状中央竖直结构330。但是，在某些实施方案中，可以有两个以上的堆叠件按顺序排列并且在空间上彼此平行地延伸，每一相邻的堆叠件对之间的间隙形成中央竖直结构330，类似于图3B中明确示出的。在图3B的示例中，字线特征320可以通过开口322从中央竖直结构330流体地访问。尽管在图中未明确指出，但是在图3B中所示的3-DNAND堆叠件325和326(即，左3-D NAND堆叠件325和右3-D NAND堆叠件326)都存在的水平特征320也可以通过其他3-D NAND堆叠件形成的类似竖直结构(位于最左侧和最右侧，但未显示)从堆叠件的其他侧(分别为最左侧和最右侧)访问。换句话说，每个3-D NAND堆叠件325、326包含字线特征的堆叠件，这些字线特征可穿过中央竖直结构330从3-D NAND堆叠件的两侧进行流体访问。
3-D NAND堆叠件中的字线特征可以通过以下方式形成：沉积交替的氧化硅和氮化硅层的堆叠件，然后选择性地去除氮化物层，从而留下氧化物层311的堆叠件，在它们之间具有间隙。这些间隙是字线特征320。只要有可用的形成字线的技术，以及可用于成功地完成竖直特征的基本上无空隙填充的任何字线的技术，就可以在这种3-D NAND结构中竖直堆叠任意数量的字线。因此，例如，3D-NAND堆叠件可包括介于2个至256个之间的水平字线特征，或介于8至128个之间的水平字线特征，或介于16至64个之间的水平字线特征等等(所列范围理解为包括所述端点)。
图3C示出了在图3B中示出的相同3-D NAND结构的截面顶视图，其中截面通过如在图3B中的水平虚线所示的水平部分360截取。图3B的截面示出了几排柱355，其从半导体衬底300的基部竖直延伸到3-D NAND堆叠件的顶部。在一些实施方案中，这些柱355由多晶硅材料制成并且对3-D NAND结构333在结构上和功能上是重要的。在一些实施方案中，这样的多晶硅柱可以用作在柱内形成的堆叠存储器单元的栅电极。图3C的顶视图示出了柱355在字线特征320的开口322中形成收缩部，即字线特征320从中央竖直结构330经由开口322的流体可访问性(如图3C中的箭头所示)被柱355抑制。在一些实施方案中，相邻的多晶硅柱之间的水平间隙的尺寸在约1至20nm之间。流体可访问性的降低增加了用导电材料均匀填充字线特征320的难度。
图4A-4C描述了可以用金属填充3D NAND结构的方法。首先转向图4A，执行图4A的操作402-410以通过ALD沉积成核层。在本文所述的一些实施方案中，操作402-410在比操作480中的后续主体沉积更低的压强下执行。例如，操作402-410可以在小于约10托的低压下执行。在一些示例中，操作402-410在大约10托的压强或大约3托的压强下执行。
在操作402中，将衬底暴露于含金属的前体。该操作可以被称为“脉冲”或“剂量”，它们在本文中可以互换使用。含金属前体包含金属，该金属将是成核层的主要成分，并且在许多实施方案中(尽管不是必须)，是随后沉积的主体层的主要成分。
成核层的示例包括含钨成核层和含钼成核层，它们分别使用含钨前体和含钼前体。含钨前体的示例包括卤化钨和卤氧化钨。卤化钨的示例包括六氟化钨(WF6)，氯化钨(WClx)，包括六氯化钨(WCl6)、五氯化钨(WCl5)、四氯化钨(WCl4)、二氯化钨(WCl2)，以及氯氧化钨(WOxCly)，例如四氯氧化钨(WOCl4)和二氯二氧化钨(WO2Cl2)。进一步的示例包括六羰基钨W(CO)6和有机钨前体，例如MDNOW(甲基环戊二烯基-二羰基亚硝酰基-钨)和EDNOW(乙基环戊二烯基-二羰基亚硝酰基-钨)。
含钼前体的示例包括卤化钼和卤氧化钼。卤化钼的示例包括五氯化钼(MoCl5)和六氟化钼(MoF6)。钼氧卤化物的示例包括二氯二氧化钼(MoO2Cl2)、四氯氧化钼(MoOCl4)和四氯氧化钼(MoOF4)。
含金属的前体可以包括这些化合物的组合。在一些实施方案中，在操作402期间可以使载气，例如氮气(N2)、氩气(Ar)、氦气(He)或其他惰性气体流动。
操作402可以在任何合适的持续时间和在任何合适的温度下执行。在一些示例中，操作402可执行约0.25秒至约30秒、约0.25秒至约5秒或约0.5秒至约3秒之间的持续时间。在一些实施方案中，该操作可以在足以使衬底表面上的活性位点饱和的持续时间内进行。
在操作404中，清扫室以去除没有吸附到衬底表面的过量前体。如上所述，清扫可以作为利用两个或更多个蓄气器的快速冲洗清扫进行。清扫气体可从压强高于室压强的第一蓄气器流入室，随后使额外的清扫气体从第二蓄气器流入室。操作404可以执行任何合适的持续时间。示例性的持续时间包括在约0.5秒和约25秒之间或大约0.5秒和大约5秒之间。来自第二蓄气器的清扫气体可以在清扫气体从第一蓄气器流出之后约2秒、约1秒或约0.5秒流动。在清扫气体从每个蓄气器流出之后，室可以被重新加压。
在操作406中，将衬底暴露于共反应物以沉积成核层。在一些实施方案中，共反应物是还原剂，例如氢(H2)、硼烷、硅烷或锗烷。示例性的硼烷包括硼烷(BH3)、乙硼烷(B2H6)、三硼烷、烷基硼烷、氨基硼烷、碳硼烷和卤硼烷。示例性的硅烷包括硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、烷基硅烷、氨基硅烷、碳硅烷和卤代硅烷。锗烷包括GenHn+4、GenHn+6、GenHn+8和GenHm，其中n是1到10的整数，并且n是与m不同的整数。也可以使用其他锗烷，例如烷基锗烷、氨基锗烷、碳锗烷和卤化锗烷。通常，卤代锗可能没有显着的还原潜力，但可能存在适合使用卤代锗形成膜的处理条件和前体。
在一些实施方案中，可以使用金属卤化物或金属卤氧化物前体和含氮还原剂例如氨(NH3)沉积无定形成核层。这种成核层在2019年1月28日提交的美国临时专利申请No.62/797,860中有描述，并且可以表征为金属氧氮化物或金属氮化物成核层。金属氧氮化物或金属氮化物成核层可在后续处理中(包括在主体层沉积期间)转化为金属层。
操作406可以执行任何合适的持续时间。示例性的持续时间包括介于约0.25秒至约30秒、约0.25秒至约5秒或约0.5秒至约3秒之间。在一些实施方案中，该操作可能足以与衬底表面上的含金属前体的吸附层反应。可以在这些示例范围之外的持续时间内执行操作406。在一些实施方案中，可以使用载气，例如氩气(Ar)、氦气(He)或氮气(N2)。
在操作408之后，存在清扫步骤以清扫未与特征的表面上的含金属前体反应的仍处于气相的过量共反应物。如上所述，清扫可以作为利用两个或更多个蓄气器的快速冲洗清扫进行。清扫气体可以从压强高于室压强的第一蓄气器流入室，随后使额外的清扫气体从第二蓄气器流入室。操作404可以执行任何合适的持续时间。示例性的持续时间包括在约0.5秒和约25秒之间或约0.5秒和约5秒之间。来自第二蓄气器的清扫气体可以在清扫气体从第一蓄气器流出之后约2秒、约1秒或约0.5秒流动。在清扫气体从每个蓄气器流出之后，室可以被重新加压。
操作402-408的每次重复可被称为ALD循环。应当理解，操作402和406的顺序可以颠倒，使得在特定循环中首先引入共反应物，同时清扫任选地将含金属的前体和共反应物剂量分开。在操作410中，确定成核层是否已经沉积到足够的厚度或预设的循环次数。如果不是，则重复操作402-408。
在成核层沉积到足够的厚度之后，在操作480中，如下所述沉积主体金属。在各种实施方案中，操作480可以在大于操作402-410期间的压强的压强下执行。例如，操作480可以在大于或等于约3托，例如约10托、约40托或约100托的压强下执行。在一些实施方案中，在.成核层和主体层沉积期间的压强可为约3-40托，或10托。在其他实施方案中，在操作480中可以使用相同的压强和/或可以使用较低的压强。
图4B提供了可以在操作480期间执行的操作的处理流程图。注意，可以在不执行图4A的操作的情况下执行图4B的操作。即，在一些实施方案中，可以在不首先沉积成核层的情况下执行图4B的方法。
在图4B中，在操作482中，将衬底暴露于共反应物。在一些实施方案中，这是一种还原剂，例如H2，其可以在不使另一反应物流动的情况下被脉冲化。虽然共反应物脉冲被描述为由操作482-488定义的循环中的第一脉冲，但在一些实施方案中，操作482和486的顺序可以颠倒，使得含金属的前体可以在前。操作482可以涉及H2分子在表面上的吸附和/或与含金属的前体分子反应以形成单层的亚单层膜。
在一些实施方案中，可以使载气流动。载气可以是上文关于图4A中的操作404所描述的那些中的任何一种。操作482可以执行任何合适的持续时间。在一些示例中，示例性的持续时间包括介于约0.25秒至约30秒、约0.25秒至约5秒或约0.5秒至约3秒之间。
返回图4B，在操作484中，清扫室。该清扫操作可除去残留在气相中的过量共反应物。如上所述，清扫可以通过快速冲洗清扫进行，接着在开始另一次气体暴露之前对室重新加压。室可以被清扫任何合适的持续时间，例如在约0.1秒和约3秒之间的持续时间。在操作486中，将衬底暴露于含金属的前体。这可以在衬底上形成亚单层或单层膜。在多种实施方案中，在该操作期间含金属的前体在约0.1秒和约3秒之间或约0.5秒之间的持续时间流入室。在一些实施方案中，含金属前体可以在配料前转向以填充气体管线和管线变化。
金属前体的示例包括WF6，WClx，其包括WCl6、WCl5、WCl4、WCl2和WOxCly，例如WOCl4和WO2Cl2。其他示例包括W(CO)6和MDNOW和EDNOW。其他实例包括含钼前体，例如卤化钼和卤氧化钼。卤化钼的示例包括MoCl5和MoCl6。卤氧化钼的示例包括MoO2Cl2和MoOCl4。
在图4B的操作488中，清扫室以从室中去除反应的副产物和气相含金属的前体。清扫可以是如上所述的快速冲洗清扫。在一些实施方案中，清扫持续时间介于约0.1秒和约2秒之间。
在图4B的操作490中，确定主体金属是否已经沉积到足够的厚度或预设数量的循环是否完成。如果不是，则重复操作482-488直到沉积所需的厚度。在一些实施方案中，重复操作482-488直到特征被填充。
在操作480中使用的含金属前体可以与用于成核层沉积的前体相同或不同。如果不同，它可以包含相同或不同的金属，例如，在一些实施方案中，钨主体层可以沉积在钨成核层上或在一些实施方案中沉积在钼成核层上。
实施例
提供以下实施例以进一步说明各种实施方案的方面。提供该实施例是为了举例说明和更清楚地说明多个方面，而不是旨在进行限制。下表说明使用本文公开的实施方案的ALD钨沉积的各个方面。
下面的表1和表2分别是在没有快速冲洗清扫和有快速冲洗清扫的情况下沉积钨成核层的时序图。转向(Divert)表示反应物在室以外的某处流动，例如低压容器。LC代表管线充气，其指的是在为室提供气体的蓄气器中建立压强。在一些实施方案中，包括反应物和清扫气体的每种气体具有其自己的蓄气器。剂量表示表格左侧的反应物乙硼烷/硅烷或WF6流入反应室。清扫表示清扫气体流入室。竖直对齐的处理表示两个操作同时发生。
没有快速冲洗清扫的成核层的单个ALD循环的总时间为54秒，其中39秒包括清扫室。相比之下，具有如本文所述的快速冲洗清扫的单个ALD循环需要25秒，这是沉积亚单层的循环时间的54％改进。使用快速冲洗清扫每个ALD循环仅需10秒，比不使用快速冲洗清扫有很大改进。
Figure BDA0003310930370000131
表1：没有快速冲洗清扫的钨沉积时序图。
Figure BDA0003310930370000132
Figure BDA0003310930370000141
表2：使用快速冲洗清扫的钨沉积时序图。
表3是实施方案的流程图，其中快速冲洗清扫涉及在单个清扫操作期间使清扫气体从两个蓄气器流出多次。在H2剂量或WF6剂量之后，清扫气体可以从第一蓄气器流出，接着是从第二蓄气器流出，然后再次从第一蓄气器和第二蓄气器流出。每个蓄气器可用于在下一个反应物流入室之前多次提供一定剂量的清扫气体。在一些实施方案中，蓄气器被循环以重复地使清扫气体流入室。在一些实施方案中，清扫气体从一个蓄气器流出n次并且清扫气体从另一个蓄气器流出m次，其中n可以等于或不等于m。
Figure BDA0003310930370000142
表3：使用来自每个蓄气器的多个剂量进行快速冲洗清扫的钨沉积的流程图。
表4显示了钨的材料特性的比较，其中使用快速冲洗清扫和不使用快速冲洗清扫沉积成核层。每个沉积处理的时间与上面表1和表2中所示的相同。在两种成核沉积处理中，也使用具有每种反应物气体的不同的蓄气器对反应物气体加压。对于快速冲洗清扫处理和非快速冲洗清扫处理的成核层沉积不同，而两者的主体层沉积处理相同，并且不使用快速冲洗清扫。氩气用作清扫气体。成核层的ALD循环重复5次，而主体层沉积循环重复1200次。如表中所示，使用快速冲洗清扫沉积的钨导致电阻率降低、应力增加和厚度增加，所有这些都导致沉积时间范围减小。Ar1和Ar2分别指的是使来自第一或第二蓄气器的气体流动。
Figure BDA0003310930370000143
Figure BDA0003310930370000151
表4：沉积膜的处理条件和材料特性，其中成核处理改变而主体处理保持不变。
表5展示了沉积的钨的材料特性的比较，其中成核层处理保持不变，但主体层处理如图所示发生了变化。0.9秒快速冲洗主体ALD处理在氢气流入处理室后使用快速冲洗清扫，而1.1秒快速冲洗清扫在氢气流入以及钨前体流入处理室后使用快速冲洗清扫。Ar1和Ar2分别指代第一和第二蓄气器。主体处理的每个ALD循环需要0.77秒、0.9秒或1.1秒/循环。每个膜的所得应力、氟含量和空隙百分比表明，使用如本文所述的快速冲洗处理降低了沉积的膜的那些特性中的每一者，所有这些都是合乎需要的。
Figure BDA0003310930370000152
表5：沉积的膜的处理条件和材料特性，其中主体处理改变而成核处理保持不变
装置
任何合适的室均可用于实施所公开的实施方式。示例性沉积装置包括多种系统，例如
Figure BDA0003310930370000153
和
Figure BDA0003310930370000154
Max，其可从加州弗里蒙特的Lam Research Corp.获得，或多种其他市售的处理系统中的任何一种。在一些实施方式中，原子层沉积(ALD)可以在第一站处执行，该第一站是位于单个沉积室内的两个、五个或甚至更多个沉积站中的一个。因此，例如，氢(H2)和六氟化钨(WF6)或其他含金属前体可以使用在半导体衬底的表面产生局部气氛的单独的气体供给系统以交替的脉冲引入到在第一站处的该衬底表面。另一站可用于钨主体层沉积。可以使用两个或更多个站来以并联处理方式沉积钨。替代地，可以将晶片换位，以顺序地在两个或更多个站上执行操作。
该装置可以包括气体歧管系统，该气体歧管系统向各种气体分配管线提供管线填料，如图5示意性地示出的。歧管504具有来自含金属前体气体的源501的输入，源501可包含蓄气器(未显示)蓄气器。歧管511具有来自氢(H2)或其他还原气体(未显示)的源的输入509，其可以包含蓄气器(未显示)。如上所述，可能存在或可能不存在从载气到歧管511的输入。歧管521具有来自第一蓄气器519和第二蓄气器520的输入。第一蓄气器519和第二蓄气器520具有来自惰性清扫气体源的输入518。歧管504、511和521分别通过带阀的分配管线505、513和525向沉积室提供含金属的前体气体、共反应物气体和清扫气体。可以打开或关闭各种阀以提供管线填料，即，对分配管线加压。例如，为了给分配管线505加压，将阀506朝真空关闭，并且将阀508关闭。在适当的时间增量之后，将阀508打开并且共流气体被输送到室。在输送气体的适当时间之后，关闭阀508。然后可以通过朝真空打开阀506以将室清扫至真空。
类似的处理用于输送还原气体。为了引入还原气体，例如，通过朝向真空关闭阀515以及关闭阀517将分配管线513填充。阀515的打开使得能将还原气体输送到室。
类似地，为了引入清扫气体，通过朝向真空关闭阀527和关闭阀523对分配管线525进行填充。阀527的打开使得能将氩气或其他惰性清扫气体输送到室。可以打开或关闭阀528和530以将来自惰性清扫气体源518的清扫气体引入蓄气器519和520。管线填料所允许的时间量改变了气体初始输送的量和时序。阀530和531可以打开或关闭以分别从蓄气器519和520引入清扫气体。打开阀530和/或阀531改变清扫气体的输送量和时序，如上文参考各种实施方案所述的。
图5还示出了真空泵，其中可以分别打开阀506、517和523以清扫系统。通过各种分配管线的气体供应由控制器(例如质量流量控制器)控制，该控制器由微处理器、数字信号处理器等控制，其用流率、流量持续时间和处理的排序进行编程。
注意，上述处理可能在沉积过程中需要阀和向半导体衬底供应试剂脉冲的质量流量控制器(MFC)的精确定时。在使得这成为可能的一种方式中，将阀和MFC命令以离散的信息包形式传递到嵌入式数字输入输出控制器(IOC)，该信息包中包含针对沉积序列的全部或一部分的所有时间关键命令的指令。Lam Research的ALTUS系统至少提供一种IOC序列。IOC可以物理上位于装置中的各个位置，例如，在处理模块内或在位于离处理模块一定距离处的独立电源架上。每个模块中可以有多个IOC(例如，每个模块3个IOC)。关于序列中包含的实际指令，所有用于(针对所有载气和反应气体)控制阀和设置MFC的流量的命令都可以包含在单个IOC序列中。这确保了所有设备的定时从绝对角度以及彼此相对的角度被严格控制。通常存在在任何给定时间运行的多个IOC序列。举例来说，这使得ALD能在站1-2运行，其中控制在这些工作站上沉积ALD成核层所需的用于所有硬件部件的所有定时。第二序列可以同时运行以在相同模块中的其他沉积站使用如上所述的时序序列沉积主体金属。控制将试剂输送到站3-4的设备的相对定时在该组设备中很重要，但是在站1-2处ALD处理的相对定时可以偏离站3-4的相对定时。IOC以打包的序列转换信息，并将数字或模拟命令信号直接传递到MFC或控制阀的气动螺线管组。
可以如下产生含金属前体气体的脉冲。最初，系统在MFC或其他流量控制设备稳定的同时将WF6转移到真空泵持续一段时间。在一个示例中，这可以进行介于约0.5到5秒之间的时段。接下来，系统通过关闭通往真空的阀506和通往沉积室的阀508两者来对钨气输送歧管加压。例如，这可以进行约0.1秒至5秒之间的时段，以在打开通往沉积室的阀时产生试剂的初始脉冲。在一个示例中，这通过打开阀508持续约0.1至10秒来实现。
之后，使用合适的清扫气体从沉积室清扫含钨气体。与上文类似，系统可通过关闭阀523和阀527给清扫气体输送歧加压管。还关闭阀530和阀531，以使得能将蓄气器519和520加压。例如，这可进行介于约0.1至5秒的一段时间，以在通往沉积室之阀为开启时从沉积室快速冲洗试剂。当通往沉积室的阀527开启时，阀530同时开启或之后立即开启以增加流入沉积室中的清扫气体的质量流量。然后在阀530打开后约0.1到5秒之间打开阀531以增加进入沉积室的清扫气体的质量流量。其他试剂的脉冲流可以类似的方式进行。
图6是根据实施方案适合于进行沉积处理的处理系统的示意图。系统600包括传送模块603提供清洁、加压的环境以最小化被处理的衬底在各种反应器模块之间移动时其被污染的风险。根据多种实施方案，能够执行ALD和CVD的多站式反应器609安装在传输模块603上。多站式反应器609可以包括多个站611、613、615和617，其可以根据所公开的实施方案顺序地执行操作。例如，可以配置多站式反应器609，以使得站611使用金属卤化物或金属卤氧化物执行成核层沉积，并且站613根据多种实施方案执行ALD沉积操作。
站可以包括加热基座或衬底支撑件、一个或多个气体入口或喷头或分散板。沉积站700的实例在图7中示出，其包括衬底支撑件702和喷头703。加热器可以设置在基座部分701内。
回到图6，也可以安装在所述传送模块503上的是一个或更多个单或多站式模块607，其能进行等离子体或化学(非等离子体)预清洗、其他沉积操作或者蚀刻操作。该模块也可用于多种处理，以例如制备用于沉积处理的衬底。所述系统600还包括一个或更多个晶片源模块601，在处理之前和之后晶片被存储在晶片源模块601。大气传送室619中的大气机械手(未示出)可以首先将晶片从源模块601移动到装载锁621。传送模块603中的晶片传送装置(通常为机械手臂单元)将晶片从装载锁621移动到安装在传送模块603上的模块上以及将晶片在这些模块之间移动。
在多种实施方式中，采用系统控制器629控制沉积过程中的处理条件。所述控制器629将通常包括一个或更多个存储器器件和一个或更多个处理器。所述处理器可包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
所述控制器629可控制所有沉积装置的活动。所述系统控制器629运行系统控制软件，所述系统控制软件包括用于控制定时、气体混合、室压力、室温度、晶片温度、射频(RF)功率电平、晶片卡盘或基座位置和特定处理的其他参数的指令集。在一些实施方式中，可以使用存储在与控制器629相关的存储器器件上的其他计算机程序。
通常，将有与控制器629相关联的用户界面。用户界面可包括显示屏，所述装置和/或处理条件的图形软件显示器和用户输入装置，例如定点装置、键盘、触摸屏、麦克风等。
系统控制逻辑可以任何合适的方式进行配置。一般情况下，所述逻辑可被设计或配置在硬件和/或软件中。用于控制驱动电路的指令可被硬编码或作为软件提供。所述指令可通过“编程”提供。这样的编程被理解为包括任何形式的逻辑，该逻辑包括数字信号处理器、专用集成电路以及具有作为硬件实施的具体算法的其他装置中的硬编码逻辑。编程也被理解为包括可在通用处理器上执行的软件或固件指令。系统控制软件可以以任何合适的计算机可读编程语言编码。
用于控制处理序列中的还原剂脉冲、氢气流、和含金属前体脉冲、惰性气体流以及其他处理的计算机程序代码可以任何常规的计算机可读编程语言：例如，汇编语言、C、C++、Pascal、Fortran或其它写入。由处理器执行编译后的目标代码或脚本以进行程序中识别的任务。还如所指示的，程序代码可以是硬编码的。
控制器参数涉及处理条件，诸如例如处理气体组成和流率、温度、压力、冷却气体压强、衬底温度和室壁温度。这些参数以配方的形式提供给用户，并且可利用用户界面输入。
用于监控处理的信号可以通过系统控制器629的模拟和/或数字输入连接来提供。用于控制处理的信号通过沉积装置600的模拟和数字输出连接件输出。
所述系统软件可以许多不同的方式进行设计或配置。例如，可以写入多个室组件子程序或控制目标以控制根据公开的实施方式执行沉积处理所需要的室组件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压力控制代码、和加热器控制代码。
在一些实施方案中，控制器629是系统的一部分，该系统可以是上述实施例的一部分。这样的系统包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可以与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器629可以被编程，以控制本发明所公开的处理中的任何一些，包括控制处理气体的输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(RF)发生器设置、RF匹配电路设置、频率设置、流率设置、等离子体脉冲频率设置、流体输送设置、位置和操作设置、晶片的进出工具和其他传送工具和/或连接到特定系统的或与该系统接口的加载锁的传送。
从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或执行程序指令(例如，软件)的一个或多个微处理器或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片进行特定处理的操作参数。在一些实施方案中，所述操作参数可以是由工艺工程师定义的用以完成在晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
在一些实施方案中，控制器629可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器629可以在“云端”或者是晶片厂(fab)主计算机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实例将是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的处理。
示例性系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、CVD室或模块、ALD室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联的或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
控制器629可以包括不同的程序。衬底定位程序可包括用于控制室组件的程序代码，所述室组件用于将衬底加载到基座或卡盘上并控制衬底和室的其他部件例如气体入口和/或靶之间的间隔。处理气体控制程序可包括用于控制气体组成、流率、脉冲时间以及任选地用于在沉积之前使气体流入室以稳定室中的压力的代码。压力控制程序可包括用于通过调节例如室中的排气系统中的节流阀而控制室中的压力的代码。加热器控制程序可包括用于控制用于加热衬底的加热单元的电流的代码。或者，所述加热器控制程序可控制传热气体例如氦气向晶片卡盘的输送。
可在沉积过程中被监控的室传感器的示例包括质量流量控制器、压力传感器例如压力计和位于基座或卡盘中的热电偶。经适当编程的反馈和控制算法可与来自这些传感器的数据一起用于维持所需的处理条件。
上述内容描述了在单室或多室半导体加工工具中实施的本发明的实现方案。本文描述的设备和处理可以与光刻图案化工具或处理结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必要地，这些工具/过程将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包括以下步骤中的一些或所有，每个步骤启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上涂覆光致抗蚀剂；(2)使用热板或加热炉或紫外线固化工具固化光致抗蚀剂；(3)使用例如晶片步进曝光机之类的工具使光致抗蚀剂暴露于可见光或紫外线或X射线；(4)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式清洗台之类的工具将其图案化；(5)通过使用干式或等离子体辅助蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
结论
虽然为了清楚理解的目的，已经在一定程度上详细描述了上述实施方案，但显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，有实现本发明的实施方案的处理、系统、和设备的许多替代方式。因此，本发明的实施方案应被认为是说明性的而不是限制性的，并且这些实施方案并不受限于这里给出的细节。

Claims (20)

1.一种方法，其包括：
向室压强小于100托的室提供半导体衬底，其中所述半导体衬底包括部分制造的三维(3-D)NAND结构，该结构包括侧壁和在所述侧壁中的通向多个特征的多个开口，所述特征具有通过所述开口能流体进入的多个内部区域；
通过多次ALD循环在所述半导体衬底上沉积材料，其中每个循环包括依次使以下物质流入所述室：
还原剂；
第一清扫气体；
钨前体；和
第二清扫气体；以及
其中使所述第一清扫气体和所述第二清扫气体流动包括使清扫气体从具有第一增压压强的第一蓄气器流出，接着在使所述清扫气体从所述第一蓄气器流出的5秒内使清扫气体从具有第二增压压强的第二蓄气器流出，所述第一增压压强和所述第二增压压强介于400托和1000托之间。
2.一种方法，其包括：
向具有室压强的室提供半导体衬底；
通过多次ALD循环在所述半导体衬底上沉积材料，其中每个循环包括使以下物质依次流入所述室：
反应物；和
清扫气体；其中，使所述清扫气体流动包括使清扫气体从具有第一增压压强的第一蓄气器流出，随后使清扫气体从具有第二填充压强的第二蓄气器流出。
3.根据权利要求2所述的方法，其中，所述第一增压压强和所述第二增压压强至少是所述室压强的两倍。
4.根据权利要求2所述的方法，其中在使所述清扫气体或第二清扫气体流动之前的所述室压强小于约100托。
5.根据权利要求2所述的方法，其中所述第一增压压强和第二增压压强介于约400托和约1000托之间。
6.根据权利要求2所述的方法，其中，所述清扫气体是氦气、氮气、氩气或氙气。
7.根据权利要求2所述的方法，其中，所述反应物包括还原剂。
8.根据权利要求7所述的方法，其中，所述还原剂是B2H6、SiH4或H2。
9.根据权利要求2所述的方法，其中，所述反应物包括金属前体。
10.根据权利要求9所述的方法，其中，所述金属前体是金属卤化物。
11.根据权利要求9所述的方法，其中，所述金属前体是金属卤氧化物。
12.根据权利要求9所述的方法，其中所述金属前体是钨前体。
13.根据权利要求12所述的方法，其中所述钨前体是六氟化钨(WF6)、六氯化钨(WCl6)、五氯化钨(WCl5)、四氯化钨(WCl4)、二氯化钨(WCl2)、四氯氧化钨(WOCl4)或二氯二氧化钨(WO2Cl2)中的一种。
14.根据权利要求9所述的方法，其中所述金属前体是钼前体。
15.根据权利要求14所述的方法，其中所述钼前体是以下一者：五氯化钼(MoCl5)、六氟化钼(MoF6)、二氧化二氯化钼(MoO2Cl2)、四氯氧化钼(MoOCl4)和四氯氧化钼(MoOF4)。
16.根据权利要求2-15中任一项所述的方法，其中使所述清扫气体流动是阻塞流。
17.根据权利要求2-15中任一项所述的方法，其中，使清扫气体从所述第一蓄气器流出至少部分是阻塞流。
18.根据权利要求17所述的方法，其中使清扫气体从所述第二蓄气器流出发生在使清扫气体从所述第一蓄气器流出的所述阻塞流部分期间。
19.根据权利要求2-15中任一项所述的方法，其中在使清扫气体从所述第一蓄气器流出之后小于5秒发生使清扫气体从所述第二蓄气器流出。
20.根据权利要求2-15中任一项所述的方法，其中所述半导体衬底包括部分制造的三维(3-D)NAND结构，该结构包括侧壁和在所述侧壁中的通向多个特征的多个开口，所述特征具有通过所述开口能流体进入的多个内部区域。
CN202080029930.3A 2019-04-19 2020-04-15 原子层沉积期间的快速冲洗清扫 Pending CN113728415A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962836275P 2019-04-19 2019-04-19
US62/836,275 2019-04-19
PCT/US2020/028360 WO2020214732A1 (en) 2019-04-19 2020-04-15 Rapid flush purging during atomic layer deposition

Publications (1)

Publication Number Publication Date
CN113728415A true CN113728415A (zh) 2021-11-30

Family

ID=72836962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080029930.3A Pending CN113728415A (zh) 2019-04-19 2020-04-15 原子层沉积期间的快速冲洗清扫

Country Status (6)

Country Link
US (1) US20220186370A1 (zh)
JP (1) JP2022529056A (zh)
KR (1) KR20210143943A (zh)
CN (1) CN113728415A (zh)
SG (1) SG11202111547QA (zh)
WO (1) WO2020214732A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538096B1 (ko) * 2004-03-16 2005-12-21 삼성전자주식회사 원자층 증착 방법을 이용하는 커패시터 형성 방법
KR100636037B1 (ko) * 2004-11-19 2006-10-18 삼성전자주식회사 티타늄 질화막 형성 방법 및 이를 수행하기 위한 장치
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
US8278224B1 (en) * 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
US10367080B2 (en) * 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10927459B2 (en) * 2017-10-16 2021-02-23 Asm Ip Holding B.V. Systems and methods for atomic layer deposition
KR20200140391A (ko) * 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법

Also Published As

Publication number Publication date
WO2020214732A1 (en) 2020-10-22
JP2022529056A (ja) 2022-06-16
US20220186370A1 (en) 2022-06-16
KR20210143943A (ko) 2021-11-29
SG11202111547QA (en) 2021-11-29

Similar Documents

Publication Publication Date Title
US11549175B2 (en) Method of depositing tungsten and other metals in 3D NAND structures
CN108597983B (zh) 利用催化剂控制在氧化硅上选择性沉积氮化硅
CN112513323A (zh) 纯金属膜的沉积
TW201921516A (zh) 用於三維垂直nand字元線的金屬填充製程
CN112514052A (zh) 多层特征填充
CN113424300A (zh) 在3d nand结构上的原子层沉积
WO2018064189A1 (en) Composite dielectric interface layers for interconnect structures
CN107731669B (zh) 用于间隙特征中的ald沉积轮廓调整的添加剂
CN114641592A (zh) 金属沉积
CN114269963A (zh) 钨沉积
CN115803473A (zh) 钼的沉积
US20230290639A1 (en) Low resistance gate oxide metallization liner
CN113728415A (zh) 原子层沉积期间的快速冲洗清扫
WO2019190783A1 (en) Atomic layer deposition of carbon films
US12002679B2 (en) High step coverage tungsten deposition
US20220181158A1 (en) High step coverage tungsten deposition
CN115769343A (zh) 非金属掺入介电表面的钼中
WO2023038905A1 (en) Process gas ramp during semiconductor processing
WO2024102866A1 (en) Pulse ald sequence for low fluorine wn deposition
TW202401671A (zh) 高縱橫比3d nand結構中的鎢字元線填充
WO2024091543A1 (en) Selective molybdenum fill
CN115868002A (zh) 高纵横比3d nand架构中的钨字线填充
CN115943487A (zh) 低电阻率触点和互连件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination