CN113726321A - 一种自举开关电路和模数转换器 - Google Patents

一种自举开关电路和模数转换器 Download PDF

Info

Publication number
CN113726321A
CN113726321A CN202111039319.1A CN202111039319A CN113726321A CN 113726321 A CN113726321 A CN 113726321A CN 202111039319 A CN202111039319 A CN 202111039319A CN 113726321 A CN113726321 A CN 113726321A
Authority
CN
China
Prior art keywords
nmos tube
switch circuit
nmos transistor
energy storage
bootstrap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111039319.1A
Other languages
English (en)
Other versions
CN113726321B (zh
Inventor
秦鹏
汪浩鹏
高贤永
罗乐
曾怀望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN202111039319.1A priority Critical patent/CN113726321B/zh
Publication of CN113726321A publication Critical patent/CN113726321A/zh
Application granted granted Critical
Publication of CN113726321B publication Critical patent/CN113726321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种自举开关电路和模数转换器，模数转换器包括模数转换电路和自举开关电路，自举开关电路至少包括控制模块和自举模块；自举模块包括储能支路、第九NMOS管、第十NMOS管和控制单元；控制模块的输入端连接反相时钟信号，控制模块的输出端连接储能支路，储能支路中的储能电容连接第九NMOS管的漏极和第十NMOS管的源极；控制单元的输入端连接时钟信号，控制单元的输出端连接第九NMOS管的栅极和第十NMOS管的栅极；第九NMOS管的源极连接开关电路的控制端，第十NMOS管的漏极连接开关电路的输入端；自举模块对储能电压进行自举抬高开关电路的驱动电压。本发明能够提升自举开关电路的开关速度并提高线性度。

Description

一种自举开关电路和模数转换器
技术领域
本发明涉及一种自举开关电路，特别是涉及一种自举开关电路和模数转换器。
背景技术
在电路中通常在一个提供电压值为VCC的供电电压时，电路中某个场效应管需要大于VCC的驱动电压，就需采用自举开关，即通过开关电源MOS管和电容组成的升压电路，通过电源对电容充电致其电压高于VCC，因此，自举开关广泛应用在高速、高精度模数转换电路中，用之降低采样开关的非理想、非线性特性对整体电路性能的不良影响。
对于一个电路的供电电压为vdd，而MOS管MS的输入电压需要大于vdd才能驱动MOS管MS导通，目前广泛使用如图1所示的自举开关经典结构实现，图2所示的传统自举开关电路原理图，3为传统自举开关电路的采样过程路径示意图，工作过程简述为：先进行充电过程(图1中虚线箭头所示)，即供电电压对储能电容Cb进行充电，使储能电容Cb的两端电压为vdd；再进行采样过程(图1中实线箭头所示和图2中实线箭头所示)，即，由于MOS管MS的输入端s点的输入电压为Vs＝Vin，且MOS管的输入电压(源极电压)连接储能电容Cb的负端，故储能电容Cb两端电压自举为vdd+vin，进而MOS管MS的控制端g点的栅极电压Vg＝vdd+vin；最后为电压输出，MOS管MS的输出端的栅源电压Vgs＝Vg-Vs＝(vdd+vin)-vin＝vdd，MOS管的输出电压(栅源电压)保持恒定等于vdd。综上所述，理想情况下输入电压vin大小不会影响采样MOS管的栅源电压，从而降低了开关非线性产生的不良影响。
但传统自举开关电路在实际自举过程中存在以下问题：
(1)采样过程为：时钟电平clk为高电平时，反相器(第七NMOS管M7和第八NMOS管M8)导通(即路径①)；然后第九NMOS管M9导通(即路径②)，同时，由于储能电容Cb的电压为vdd，使第十NMOS管M10导通(即路径③)，在MOS管M10导通的作用下，使输入电压vin经过MOS管M10至储能电容Cb，储能电容Cb正端自举(即路径④)，然后采样得到能够控制驱动MOS管MS导通的栅极电压Vg＝vdd+vin(即路径⑤)。很显然，采样过程中路径导通较慢，而且时钟电平的驱动能力弱，又进一步降低采样过程的路径导通速度。
(2)在采样过程的路径依次为vin→M10→Cb负端→Cb正端→M9，该路径中引入了MOS管M9和MOS管M10，其中，MOS管M9受控于时钟电平clk的电压，由于时钟电平clk的驱动能力弱，会导致MOS管M9的导通电阻Ron9较大；MOS管M10受控于储能电容Cb的电压，随着导通，存储的vdd有所衰减，且在MOS管M9的影响下，作用至MOS管M10控制端的电压会更小，会导致MOS管M1的导通电阻Ron10变大，即由于驱动MOS管M9、MOS管M10开启的栅压驱动能力不够强导致导通电阻Ron9和导通电阻Ron10较大，因此采样回路RC常数增大，降低了开关速度。
(3)采样回路经过导通电阻Ron9和导通电阻Ron10后，实际的栅极电压Vg显然小于vdd+vin，就会导致MOS管的栅源电压Vgs小于vdd，不能保证栅源电压恒定不变，即MOS管MS的输出电压(栅源电压)产生了一定的非线性影响。
综上，针对上述产生的技术问题，亟需一种新技术方案。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自举开关电路和用于模数转换电路的自举开关电路，用于解决现有技术中采样路径导通较慢、开关速度降低和实际MOS管的自举电压小于vdd+vin的问题。
为实现上述目的及其他相关目的，本发明提供一种自举开关电路，用于控制开关电路的开启，所述自举开关电路至少包括控制模块和自举模块；
所述控制模块的输入端连接反相时钟信号，所述控制模块的输出端连接所述自举模块，用于根据所述反相时钟信号控制所述自举模块；
所述自举模块包括储能支路、第九NMOS管、第十NMOS管和控制单元；
所述储能支路连接所述控制模块的输出端；所述储能支路包括储能电容，所述储能电容的上极板连接所述第九NMOS管的漏极，所述储能电容的下极板连接所述第十NMOS管的源极；当所述反相时钟信号为高电平时，所述控制模块控制所述储能支路，对所述储能电容进行预充电，使储能电容的储能电压等于供电电压；
所述控制单元的输入端连接时钟信号，所述控制单元的输出端连接第九NMOS管的栅极和第十NMOS管的栅极；第九NMOS管的源极连接开关电路的控制端，第十NMOS管的漏极用于连接开关电路的输入端；当所述反相时钟信号为低电平时，所述控制单元同时控制第九NMOS管和第十NMOS管开启，对所述储能电压进行自举，抬高开关电路的控制端的驱动电压。
优选地，所述控制单元包括第十一NMOS管和第十四NMOS管，所述第十一NMOS管的栅极连接时钟信号，所述第十一NMOS管的源极连接所述第十四NMOS管的栅极，所述第十四NMOS管的源极同时连接第九NMOS管的栅极和第十NMOS管的栅极，所述第十一NMOS管的漏极和第十四NMOS管的漏极连接所述开关电路的电源。
优选地，所述自举模块还包括第三电容，所述第三电容的上极板连接所述第十四NMOS管的栅极，第三电容的下极板连接所述第十四NMOS管的漏极。
优选地，所述自举模块还包括第五NMOS管和第六NMOS管，所述第五NMOS管的栅极连接反相时钟信号，所述第五NMOS管的漏极连接所述第十一NMOS管的源极和第六NMOS管的栅极，所述第六NMOS管的漏极连接所述第十四NMOS管的源极，所述第五NMOS管的源极和第六NMOS管的源极连接公共接地端。
优选地，所述自举模块还包括输入反相器，所述输入反相器的输入端连接所述时钟信号，所述输入反相器的输出端连接所述第五NMOS管的栅极。
优选地，所述输入反相器包括第七NMOS管和第八PMOS管，所述第七NMOS管的栅极和第八PMOS管的栅极连接所述时钟信号，所述第八PMOS管的源极连接所述开关电路的电源，所述第七NMOS管的源极连接公共接地端；所述第八PMOS管的漏极连接所述第七NMOS管的漏极，所述第八PMOS管的漏极作为所述输入反相器的输出端。
优选地，所述储能支路还包括第一NMOS管和第二NMOS管；所述第一NMOS管的漏极连接所述储能电容的下极板，所述第一NMOS管的栅极连接反相时钟信号，所述第一NMOS管的源极连接公共接地端；所述第二NMOS管的栅极连接所述控制模块的输出端，所述第二NMOS管的漏极连接所述开关电路的电源，所述第二NMOS管的源极连接所述储能电容的上极板；当所述反相时钟信号为高电平时，控制第一NMOS管和第二NMOS管，对所述储能电容进行预充电。
优选地，所述自举模块还包括第十二NMOS管和第十三NMOS管；所述第十二NMOS管的栅极连接所述开关电路的电源，所述第十二NMOS管的漏极连接所述第九NMOS管的源极，所述第十二NMOS管的源极连接所述第十三NMOS管的漏极，所述第十三NMOS管的栅极连接反相时钟信号，所述第十三NMOS管的源极连接公共接地端。
为实现上述目的及其他相关目的，本发明提供一种模数转换器，包括模数转换电路和自举开关电路，所述模数转换电路包括开关电路，所述自举开关电路为上述的自举开关电路。
优选地，所述开关电路包括开关管，所述开关管的控制端连接所述第九NMOS管的源极，所述开关管的输入端连接所述第十NMOS管的漏极。
如上所述，本发明的一种自举开关电路和模数转换器，具有以下有益效果：
本发明提供的一种自举开关电路和模数转换器，自举开关电路包括控制模块和自举模块，自举模块包括储能支路、第九NMOS管和第十NMOS管；控制模块用于根据反相时钟信号控制自举模块，具体的，当反相时钟信号为高电平时，控制模块控制储能支路，对储能电容进行预充电，使储能电容在进行预充电后的储能电压等于所述供电电压；当反相时钟信号为低电平时，控制单元同时控制第九NMOS管和第十NMOS管开启，对所述储能电压进行自举，抬高所述开关电路的驱动电压，使所述驱动电压大于等于所述开关电路的导通电压，就能够开启开关电路的导通。本发明的自举开关电路能够提升自举开关结构速度，并降低开关电路输出的非线性影响因素，从而更加匹配现阶段高速、高精度模数转换电路的应用。
附图说明
图1显示为现有技术中传统自举开关电路的结构示意图。
图2显示为现有技术中的传统自举开关电路的自举原理示意图。
图3显示为现有技术中的传统自举开关电路采样过程的路径示意图。
图4显示为本发明实施例中的自举开关的结构原理示意图。
附图说明：1、控制模块；2、自举模块；21、储能支路；22、控制单元；23、输入反相器；3、开关电路。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
电路实施例一：
本发明提供一种自举开关电路，用于控制开关电路的开启，
所述自举开关电路至少包括控制模块和自举模块；
所述控制模块的输入端连接反相时钟信号clkb，所述控制模块1的输出端连接所述自举模块2，用于根据所述反相时钟信号控制所述自举模块2；
所述自举模块2包括储能支路21、第九NMOS管M9、第十NMOS管M10和控制单元22；
所述储能支路21连接所述控制模块1的输出端；所述储能支路21包括储能电容Cb，所述储能电容Cb的上极板连接所述第九NMOS管M9的漏极，所述储能电容Cb的下极板连接所述第十NMOS管M10的源极；当所述反相时钟信号clkb为高电平时，所述控制模块1控制所述储能支路21，对所述储能电容Cb进行预充电，使储能电容Cb的储能电压等于供电电压；
所述控制单元22的输入端连接时钟信号，所述控制单元22的输出端连接第九NMOS管M9的栅极和第十NMOS管M10的栅极；第九NMOS管M9的源极连接开关电路3的控制端(节点g)，第十NMOS管M10的漏极用于连接开关电路3的输入端(节点s)；当所述反相时钟信号clkb为低电平时，所述控制单元22同时控制第九NMOS管M9和第十NMOS管M10开启，对所述储能电压进行自举，抬高开关电路3的控制端的驱动电压。
本发明的自举开关电路包括控制模块1和自举模块2，控制模块1根据接收的反相时钟信号控制自举模块2；而自举模块2进一步包括储能支路21、第九NMOS管M9和第十NMOS管M10；当反相时钟信号为高电平时，控制模块1控制储能支路21，对储能电容Cb进行预充电，使储能电容Cb在进行预充电后的储能电压等于所述供电电压；当反相时钟信号为低电平时，控制单元22同时控制第九NMOS管M9和第十NMOS管M10开启，对所述储能电压进行自举，抬高所述开关电路3的驱动电压，使所述驱动电压大于等于所述开关电路3的导通电压，就能够开启开关电路3的导通。本发明的自举开关电路能够提升自举开关结构速度，并降低开关电路3输出的非线性影响因素，具有很好的适用性。
在本发明实施例中，控制单元22包括第十一NMOS管M11和第十四NMOS管M14；所述第十一NMOS管M11的栅极连接所述时钟信号，所述第十一NMOS管M11的源极连接第十四NMOS管M14的栅极，所述第十四NMOS管M14的源极连接第九NMOS管M9的栅极和第十NMOS管M10的栅极，所述第十一NMOS管M11的漏极和第十四NMOS管的漏极连接所述开关电路3的电源。
本发明的自举模块2中第九NMOS管M9的栅极和第十NMOS管M10的栅极同时连接第十四NMOS管M14的源极，即第十四NMOS管M14的输出信号同时控制第九NMOS管M9和第十NMOS管M10导通，能够提升采样路径的开启速度。
作为本发明实施例的一种优选实施方式，所述自举模块2还包括第三电容C3，第三电容C3的上极板连接所述第十四NMOS管M14的栅极，第三电容C3的下极板连接所述第十四NMOS管M14的源极，也就是说，第三电容C3和第十四NMOS管M14的自举为自举模块2的辅助自举，能够加快第九NMOS管M9和第十NMOS管M10的开启，降低第九NMOS管M9的导通电阻Ron9和第十NMOS管M10的导通电阻Ron10，同时降低时间常数RC。因此，在辅助自举的作用下，使自举模块2增强了对开关电路3的驱动能力，使得本发明的自举开关电路能够提高开关速度且保证开关电路3的驱动电压不小于开关电路3的导通电压。
作为对本发明实施例的另一种优选实施方式，所述控制支路包括第五NMOS管M5和第六NMOS管M6，所述第五NMOS管M5的栅极连接所述反相时钟信号clkb，所述第五NMOS管M5的漏极连接所述第十一NMOS管M11的源极和第六NMOS管M6的栅极，所述第六NMOS管M6的漏极连接所述第十四NMOS管M14的源极，所述第五NMOS管M5的源极和第六NMOS管M6的源极连接公共接地端VSS。
所述自举模块2的第五NMOS管M5和第六NMOS管M6导通时，自举模块2的第十一NMOS管M11通过第五NMOS管M5连接公共接地端、第十四NMOS管M14通过第六NMOS管M6连接公共接地端。由于第三电容C3也分别连接所述第十一NMOS管M11的源极和第十四NMOS管M14的源极，因此，在进行采样过程前(即保持状态中对储能电容Cb进行充电)对自举模块2中的第三电容C3先进行放电、降噪处理，能够提高后续采样过程中自举产生的栅极电压模拟信号进行的采样精度。
为了对第五NMOS管M5和第六NMOS管M6进行控制，本发明实施例中的自举模块2还包括输入反相器23，所述输入反相器23的输入端连接所述时钟信号，所述输入反相器23的输出端连接第五NMOS管的栅极。具体的，所述输入反相器23包括第七NMOS管M7和第八PMOS管M8，所述第七NMOS管M7的栅极和第八PMOS管M8的栅极连接所述时钟信号clk，所述第八PMOS管M8的漏极连接所述开关电路3的电源，所述第七NMOS管M7的源极连接公共接地端VSS，所述第八PMOS管M8的漏极连接所述第七NMOS管M7的漏极，且所述第八PMOS管M8的漏极与所述第七NMOS管的输入端的连接交点为所述输入反相器23的输出端，即第八NMOS管M8的漏极作为输入反相器23的输出端连接第五NMOS管M5的栅极端。
本申请的输入反相器23在所述时钟信号clk为低电平时，所述输入反相器23的第七NMOS管M7关断，第八PMOS管M8导通，即输入反相器23输出高电平，控制开启第五NMOS管M5和第六NMOS管M6，提前对自举模块2中的第三电容C3进行放电、去噪；在所述时钟信号变为高电平时，所述输入反相器23的第七NMOS管M7导通，第八PMOS管M8关断，即输入反相器23输出为低电平时，关断第五NMOS管M5和第六NMOS管M6。
本发明储能支路21还包括第二NMOS管M2和第一NMOS管M1，所述第二NMOS管M2的栅极连接所述储能电容Cb的下极板，所述第一NMOS管的栅极连接反相时钟信号，所述第一NMOS管的源极连接公共接地端VSS，所述第二NMOS管M2的栅极连接所述控制模块1的输出端，所述第二NMOS管M2的漏极连接所述开关电路3的电源，所述第二NMOS管M2的源极连接所述储能电容的上极板；当所述反相时钟信号为高电平时，控制第一NMOS管M1和第二NMOS管M2，对所述储能电容Cb进行预充电。本发明实施例中，控制模块1通过抬高第二NMOS管M2的栅极电压，实现给储能电容Cb充电。
为了能够保证给储能电容Cb充电至供电电压vdd，控制模块1包括第三NMOS管M3、第四NMOS管M4、第一电容C1和第二电容C2。其中，第一电容C1的上极板连接第四NMOS管M4的栅极和第三NMOS管M3的源极，第一电容C1的下极板连接反相时钟信号clkb，第二电容C2的上极板连接第三NMOS管M3的栅极、第四NMOS管M4的源极和第二NMOS管M2的栅极，第二电容C2的下极板连接时钟信号clk；第三NMOS管M3的漏极、第四NMOS管M4的漏极和第二NMOS管M2的漏极连接开关电路3的电源vdd，第二NMOS管的源极连接储能电容Cb的上极板，储能电容Cb的下极板连接第一NMOS管的漏极，第一NMOS管的栅极连接反相时钟信号clkb，第一NMOS管M1的源极连接公共接地端VSS。在时钟信号为低电平时，自举模块2处于保持状态，控制模块1工作，电源给控制模块1中的第一电容C1和第二电容C2充电，使第一电容C1的电压和第二电容C2的电压都接近vdd，2倍vdd输出至第二NMOS管M2的栅极，使第二NMOS管M2的栅极电压接近2vdd，确保储能电容Cb(供电电压vdd)可以充电到vdd。
本发明实施例中的自举模块2还包括第十二NMOS管M12和第十三NMOS管M13；所述第十二NMOS管M12的栅极连接所述开关电路3的电源，所述第十二NMOS管M12的漏极连接所述第九NMOS管M9的源极，所述第十二NMOS管M12的源极连接所述第十三NMOS管M13的漏极，所述第十三NMOS管M13的栅极连接反相时钟信号clkb，所述第十三NMOS管M13的源极连接公共接地端。通过控制第十二NMOS管M12和第十三NMOS管M13的开启，可以使控制模块1工作。
本发明自举开关电路的工作过程如下：
(1)当时钟信号clk为低电平时，反向时钟信号clkb为高电平，自举模块2处于保持状态，此时，控制模块1开启，对自举模块2的储能电容Cb进行预充电，使储能电容Cb的储能电压等于供电电压；同时控制自举模块2中的第三电容C进行放电、去噪。
具体的，在自举模块2处于保持状态时，自举电路的第十三NMOS管M13、第十二NMOS管M12导通，对应的，控制模块1的第三NMOS管M3和第四NMOS管M4开启，先对第一电容C1和第二电容C2充电，然后第二NMOS管M2的栅极电压升高，驱动开启第二NMOS管M2，在反相时钟信号clkb为高电平信号时，第一NMOS管M1导通，开始对储能电容Cb进行预充电，在进行预充电的过程中，无法进行自举的自举，因此无法开启开关电路3，即开关电路3关断；同时，由于输入反相器23的第七NMOS管M7关断，第八PMOS管M8导通，第八PMOS管M8的漏极电平置为高电平，因为输入反相器23输出高电平，因此能够控制开启第五NMOS管M5和第六NMOS管M6，使自举模块2的第三电容C3连接公共接地端VSS，实现对第三电容C3进行放电、去噪。
更具体的，保持状态下的储能电容Cb的充电过程为：第三NMOS管M3和第四NMOS管M4导通，自举开关电路的电源通过第三NMOS管M3给第一电容C1、通过第四NMOS管M4给第二电容C2充电，使第一电容C1和第二电容C2的电压均接近供电电压vdd，进而第二NMOS管M2的栅极电压接近2倍的供电电压即2vdd，那么第二NMOS管M2导通，同时在反相时钟信号clkb为高电平时，第一NMOS管M1导通，储能电容Cb被充电至供电电压vdd。由于第三NMOS管M3、第四NMOS管M4、第一电容C1、第二电容C2的存在，使得第二NMOS管M2的栅极电压接近2vdd，确保储能电容Cb可以充电到vdd。
(2)当时钟信号clk由低电平变为高电平时，反向时钟信号clkb变为低电平，自举模块2处于采样状态，此时，控制模块1关断，自举模块2对储能电容Cb的储能电压进行自举，抬高开关电路3的控制端的驱动电压，使开关电路3的驱动电压大于等于开关电路3的导通电压，实现开启开关电路3，即开关电路3导通；
具体的，第十三NMOS管M13、第十二NMOS管M12、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4关断；此时，储能电容Cb的下极板连接第十NMOS管M10的源级，第十NMOS管M10的漏极连接开关电路3的输入端(即节点s)，储能电容Cb的上极板连接第九NMOS管M9的漏级，第九NMOS管M9的源极连接开关电路3的控制端(即节点g)，通过自举模块2对储能电容Cb的储能电压的自举，抬高开关电路3控制端的驱动电压。
具体的，自举电路对储能电容Cb的储能电压的自举，抬高开关电路3控制端的驱动电压的过程为：在时钟信号输入端clk为高电平时，自举回路先开启第十一NMOS管M11导通(即路径①)，进而在电源的供电电压vdd的作用下，开启第十四NMOS管M14导通(即路径②)，然后在第三电容C3对第十四NMOS管M14进行自举的作用下，第十四NMOS管M14的输出端输出高电平，能够同时开启第九NMOS管M9和第十NMOS管M10(即路径③)，由于第十NMOS管M10的输入端连接储能电容Cb的下极板，使储能电容Cb的下极板被抬高至接近开关电路3的输入端(即节点s)的输入电压vin(即路径④)，由于储能电容Cb的上极板、开关管N1的控制端没有额外电流通路，故储能电容Cb的上极板、开关电路3的控制端也被抬高形相同的电压，使自举后的电压接近为vdd+vin(即路径⑤)，即开关电路3的控制端的驱动电压不小于阈值电压，且随开关电路3输入端(即节点s)的输入电压而变化的驱动电压，这样能够保证开关电路3的输出电压(即节点out)被固定在vdd，提高了开关电路3输出电压的线性度。
电路实施例二：
本发明的实施例提供一种模数转换器，包括模数转换电路和自举开关电路，所述模数转换电路包括开关电路3，所述自举开关电路与电路实施例一相同。
模数转换电路的结构有很多种，其包括的开关电路3的结构也是多种多样，在本发明实施例中，为了便于描述，简化开关电路3的结构，使开关电路3包括开关管MS，开关管MS的控制端(栅极)连接第九NMOS管M9的输出端，开关管MS的输入端(源极)连接第十NMOS管M10的输出端。
本发明的模数转换器，基于自举开关电路能够提升自举开关结构速度，并降低开关电路3输出的非线性影响因素，从而更加匹配现阶段高速、高精度模数转换电路的应用。
方法实施例：
为解决现有技术中存在的技术问题，本发明还提供了一种模数转换器的控制方法，所述控制方法适用于上述电路实施例中描述的自举开关电路，所述控制方法包括：
当所述反相时钟信号为高电平时，所述自举电路处于保持状态，通过所述控制模块1对储能电容进行预充电，使所述储能电容的储能电压等于供电电压；
当所述反相时钟信号端为低电平时，所述自举电路处于采样状态，所述自举模块2同时控制第九NMOS管M9和第十NMOS管M10开启，对所述储能电压Cb进行自举，抬高开关管MS的栅极电压。
作为对方法的进一步限定，所述自举模块2处于采样状态时，采样回路的导通顺序为先开启第十一NMOS管导通(即路径①)，然后开启第十四NMOS管导通(即路径②)，再同时开启第九NMOS管和第十NMOS管导通(即路径③)，最后开关管的输入端(即信号输入端s)对储能电容自举(即路径④)，使开关管MS的驱动电压抬高(即路径⑤)，开启所述开关管MS，且所述开关管MS的输出电压保持恒定。
具体的，第十三NMOS管M13、第十二NMOS管M12、第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4关断；通过自举模块2对储能电容Cb的储能电压自举，抬高开关管MS的驱动电压。自举模块2先开启第十一NMOS管M11导通，进而在电源的供电电压vdd的作用下，开启第十四NMOS管M14导通，在第三电容C3对第十四NMOS管M14进行自举的作用下，同时开启第九NMOS管M9和第十NMOS管M10，完全导通后的自举模块2对储能电容Cb自举，使自举后的开关管MS的控制端的驱动电压接近为vdd+vin，且随开关管MS的输入端(节点s)而变化的驱动电压，能够保证开关管MS的输出电压(即开关管MS输出端out的输出电压)固定在供电电压vdd。
在进行自举前，自举模块2处于保持状态，此时对储能电容Cb进行充电，此时，开启第十二NMOS管M12和第十三NMOS管M13，对应的，开启第三NMOS管M3和第四NMOS管M4导通导通，再开启第二NMOS管M2和第一NMOS管M1导通。具体的，第三NMOS管M3和第四NMOS管M4导通，自举开关电路的电源通过第三NMOS管M3给第一电容C1、通过第四NMOS管M4给第二电容C2充电，使第一电容C1和第二电容C2的电压均接近供电电压vdd，进而第二NMOS管M2的控制端的栅极电压接近2倍的供电电压即2vdd，那么第二NMOS管M2导通，同时在反相时钟电平clkb为高电平时，第一NMOS管M1导通，储能电容Cb被充电至供电电压vdd。
为了保证开关管MS采样过程的精度和输出的线性度，本发明还进行降噪过程，即在时钟信号clk为低电平时，所述输入反相器23的第七NMOS管M7关断，第八PMOS管M8导通，对第三电容C3进行放电、降噪。相反的，在所述时钟信号clk变为高电平时，所述输入反相器23的第七NMOS管M7导通，第八PMOS管M8关断，开始进入采样状态。
综上所述，本发明对传统自举开关进行结构优化设计，提出了新的自举开关电路，而且自举电路的第九NMOS管M9和第十NMOS管M10同时导通(也可以理解成是并行状态下工作)，不仅能够提升采样回路的开关速度，还可以在第三电容C3的作用下加快同时第九NMOS管M9和第十NMOS管M10开启，有效降低第九NMOS管M9和第十NMOS管M10的导通电阻，降低时间常数RC，从而提升自举开关电路的开关速度，另外，在自举模块处于保持状态时，即对储能电容Cb进行预充电时，开启第五NMOS管M5和第六NMOS管M6将第三电容C3连接公共接地端VSS，达到对第三电容C3两端进行放电、降噪的效果，可以提高开关管MS输出的线性度。所以，本发明有效克服了现有技术中的种种缺点而在高速模数转换电路的应用领域具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种自举开关电路，用于控制开关电路的开启，其特征在于，所述自举开关电路至少包括控制模块和自举模块；
所述控制模块的输入端连接反相时钟信号，所述控制模块的输出端连接所述自举模块，用于根据所述反相时钟信号控制所述自举模块；
所述自举模块包括储能支路、第九NMOS管、第十NMOS管和控制单元；
所述储能支路连接所述控制模块的输出端；所述储能支路包括储能电容，所述储能电容的上极板连接所述第九NMOS管的漏极，所述储能电容的下极板连接所述第十NMOS管的源极；当所述反相时钟信号为高电平时，所述控制模块控制所述储能支路，对所述储能电容进行预充电，使储能电容的储能电压等于供电电压；
所述控制单元的输入端连接时钟信号，所述控制单元的输出端连接第九NMOS管的栅极和第十NMOS管的栅极；第九NMOS管的源极连接开关电路的控制端，第十NMOS管的漏极用于连接开关电路的输入端；当所述反相时钟信号为低电平时，所述控制单元同时控制第九NMOS管和第十NMOS管开启，对所述储能电压进行自举，抬高开关电路的控制端的驱动电压。
2.根据权利要求1所述的自举开关电路，其特征在于：所述控制单元包括第十一NMOS管和第十四NMOS管，所述第十一NMOS管的栅极连接时钟信号，所述第十一NMOS管的源极连接所述第十四NMOS管的栅极，所述第十四NMOS管的源极同时连接第九NMOS管的栅极和第十NMOS管的栅极，所述第十一NMOS管的漏极和第十四NMOS管的漏极连接所述开关电路的电源。
3.根据权利要求2所述的自举开关电路，其特征在于：所述自举模块还包括第三电容，所述第三电容的上极板连接所述第十四NMOS管的栅极，第三电容的下极板连接所述第十四NMOS管的源极。
4.根据权利要求2或3所述的自举开关电路，其特征在于：所述自举模块还包括第五NMOS管和第六NMOS管，所述第五NMOS管的栅极连接反相时钟信号，所述第五NMOS管的漏极连接所述第十一NMOS管的源极和第六NMOS管的栅极，所述第六NMOS管的漏极连接所述第十四NMOS管的源极，所述第五NMOS管的源极和第六NMOS管的源极连接公共接地端。
5.根据权利要求4所述的自举开关电路，其特征在于：所述自举模块还包括输入反相器，所述输入反相器的输入端连接所述时钟信号，所述输入反相器的输出端连接所述第五NMOS管的栅极。
6.根据权利要求5所述的自举开关电路，其特征在于：所述输入反相器包括第七NMOS管和第八PMOS管，所述第七NMOS管的栅极和第八PMOS管的栅极连接所述时钟信号，所述第八PMOS管的源极连接所述开关电路的电源，所述第七NMOS管的源极连接公共接地端；所述第八PMOS管的漏极连接所述第七NMOS管的漏极，所述第八PMOS管的漏极作为所述输入反相器的输出端。
7.根据权利要求1所述的自举开关电路，其特征在于：所述储能支路还包括第一NMOS管和第二NMOS管；所述第一NMOS管的漏极连接所述储能电容的下极板，所述第一NMOS管的栅极连接反相时钟信号，所述第一NMOS管的源极连接公共接地端；所述第二NMOS管的栅极连接所述控制模块的输出端，所述第二NMOS管的漏极连接所述开关电路的电源，所述第二NMOS管的源极连接所述储能电容的上极板；当所述反相时钟信号为高电平时，控制第一NMOS管和第二NMOS管，对所述储能电容进行预充电。
8.根据权利要求1所述的自举开关电路，其特征在于：所述自举模块还包括第十二NMOS管和第十三NMOS管；所述第十二NMOS管的栅极连接所述开关电路的电源，所述第十二NMOS管的漏极连接所述第九NMOS管的源极，所述第十二NMOS管的源极连接所述第十三NMOS管的漏极，所述第十三NMOS管的栅极连接反相时钟信号，所述第十三NMOS管的源极连接公共接地端。
9.一种模数转换器，包括模数转换电路和自举开关电路，所述模数转换电路包括开关电路，其特征在于：所述自举开关电路为权利要求1-8任一项所述的自举开关电路。
10.根据权利要求9所述的模数转换器，其特征在于：所述开关电路包括开关管，所述开关管的控制端连接所述第九NMOS管的漏极，所述开关管的输入端连接所述第十NMOS管的漏极。
CN202111039319.1A 2021-09-06 2021-09-06 一种自举开关电路和模数转换器 Active CN113726321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111039319.1A CN113726321B (zh) 2021-09-06 2021-09-06 一种自举开关电路和模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111039319.1A CN113726321B (zh) 2021-09-06 2021-09-06 一种自举开关电路和模数转换器

Publications (2)

Publication Number Publication Date
CN113726321A true CN113726321A (zh) 2021-11-30
CN113726321B CN113726321B (zh) 2023-09-22

Family

ID=78681912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111039319.1A Active CN113726321B (zh) 2021-09-06 2021-09-06 一种自举开关电路和模数转换器

Country Status (1)

Country Link
CN (1) CN113726321B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785099A (zh) * 2022-06-17 2022-07-22 深圳芯能半导体技术有限公司 一种栅极驱动电路
US20220352883A1 (en) * 2019-09-29 2022-11-03 Shanghai Awinic Technology Co., LTD Bootstrap circuit supporting fast charging and discharging and chip

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095886A (ko) * 2003-04-29 2004-11-16 매그나칩 반도체 유한회사 부트스트랩회로
US20060202742A1 (en) * 2005-03-08 2006-09-14 Aksin Devrim Y Bootstrapping ciruit capable of sampling inputs beyond supply voltage
JP2006351165A (ja) * 2005-05-20 2006-12-28 Nec Corp ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
CN102832919A (zh) * 2012-09-13 2012-12-19 中国科学院半导体研究所 栅压自举开关电路
JP2013229850A (ja) * 2012-03-28 2013-11-07 Asahi Kasei Electronics Co Ltd ブートストラップスイッチ回路
CN108777579A (zh) * 2018-09-07 2018-11-09 广西师范大学 栅压自举开关
CN111384951A (zh) * 2018-12-29 2020-07-07 上海贝岭股份有限公司 自举采样开关电路、采样保持电路及模数转换器
CN112953503A (zh) * 2021-02-01 2021-06-11 电子科技大学 一种高线性度的栅压自举开关电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095886A (ko) * 2003-04-29 2004-11-16 매그나칩 반도체 유한회사 부트스트랩회로
US20060202742A1 (en) * 2005-03-08 2006-09-14 Aksin Devrim Y Bootstrapping ciruit capable of sampling inputs beyond supply voltage
JP2006351165A (ja) * 2005-05-20 2006-12-28 Nec Corp ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
JP2013229850A (ja) * 2012-03-28 2013-11-07 Asahi Kasei Electronics Co Ltd ブートストラップスイッチ回路
CN102832919A (zh) * 2012-09-13 2012-12-19 中国科学院半导体研究所 栅压自举开关电路
CN108777579A (zh) * 2018-09-07 2018-11-09 广西师范大学 栅压自举开关
CN111384951A (zh) * 2018-12-29 2020-07-07 上海贝岭股份有限公司 自举采样开关电路、采样保持电路及模数转换器
CN112953503A (zh) * 2021-02-01 2021-06-11 电子科技大学 一种高线性度的栅压自举开关电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JONG-WOO KIM: "Low-Voltage Bootstrapped CMOS Drivers With Efficient Conditional Bootstrapping", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS ( VOLUME: 55, ISSUE: 6, JUNE 2008)》, pages 556 - 560 *
卞腾飞: "一种新型栅压自举开关的设计", 《现代计算机(专业版)》, pages 69 - 72 *
钱宏文;朱燕君;季惠才;陈珍海;: "适用于中频采样的CMOS自举采样开关", 中国电子科学研究院学报, no. 02, pages 221 - 225 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352883A1 (en) * 2019-09-29 2022-11-03 Shanghai Awinic Technology Co., LTD Bootstrap circuit supporting fast charging and discharging and chip
US11770120B2 (en) * 2019-09-29 2023-09-26 Shanghai Awinic Technology Co., LTD Bootstrap circuit supporting fast charging and discharging and chip
CN114785099A (zh) * 2022-06-17 2022-07-22 深圳芯能半导体技术有限公司 一种栅极驱动电路

Also Published As

Publication number Publication date
CN113726321B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
CN101977046B (zh) 自举采样开关电路和自举电路
CN113726321A (zh) 一种自举开关电路和模数转换器
CN104464663B (zh) 低温多晶硅薄膜晶体管goa电路
CN105187039B (zh) 一种cmos栅压自举开关电路
CN105027439B (zh) 带有低等待时间升压电路的电压电平移位器
CN108777579B (zh) 栅压自举开关
CN112953503B (zh) 一种高线性度的栅压自举开关电路
CN105119604A (zh) 一种适用于低电源电压模数转换器采样的自举开关电路
US8406068B2 (en) Voltage shifter for high voltage operations
CN101345475A (zh) 电荷泵驱动电路
CN112671382B (zh) 一种栅压自举开关电路
CN110635791B (zh) 一种采用镜像结构的栅压自举采样开关电路
CN109818485A (zh) 可重新配置的低功率和低功率栅极引导电路
CN107968642A (zh) 一种低电压应用的双自举采样开关电路
CN113078905A (zh) 采样保持电路、模数转换器及wifi芯片
CN115987267A (zh) 一种高线性度采样开关电路
CN213693674U (zh) 应用于超低功耗模数转换器的栅压自举开关电路
CN110579635B (zh) 一种多通道电压差值的采样电路及其采样方法
CN114038386A (zh) 栅极驱动器及显示装置
CN108075775B (zh) 栅压自举输出开关电路及采样电路
CN113206659B (zh) 一种用于流水线adc的高速高线性度栅压自举开关
CN114696810A (zh) 一种栅极自举开关电路及其控制方法
CN106411302B (zh) 开关控制电路
Šovčík et al. Ultra-low-voltage driver for large load capacitance in 130nm CMOS technology
CN113315505B (zh) 用于超高速模数转换器的带宽增强型采样保持开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant