CN113725379B - 显示模组和显示装置 - Google Patents

显示模组和显示装置 Download PDF

Info

Publication number
CN113725379B
CN113725379B CN202010452026.5A CN202010452026A CN113725379B CN 113725379 B CN113725379 B CN 113725379B CN 202010452026 A CN202010452026 A CN 202010452026A CN 113725379 B CN113725379 B CN 113725379B
Authority
CN
China
Prior art keywords
flexible substrate
stiffener
display panel
display module
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010452026.5A
Other languages
English (en)
Other versions
CN113725379A (zh
Inventor
白枭
杨盛际
黄冠达
卢鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010452026.5A priority Critical patent/CN113725379B/zh
Priority to US17/598,232 priority patent/US20220322524A1/en
Priority to EP21813156.3A priority patent/EP4036981A4/en
Priority to JP2022524217A priority patent/JP2023527600A/ja
Priority to PCT/CN2021/086177 priority patent/WO2021238443A1/zh
Publication of CN113725379A publication Critical patent/CN113725379A/zh
Application granted granted Critical
Publication of CN113725379B publication Critical patent/CN113725379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种显示模组和一种显示装置，显示模组包括：显示面板，显示面板包括：衬底、驱动电路和第一焊盘，柔性电路板，柔性电路板包括：柔性基底、第一布线层及第一补强板，第一布线层设置在柔性基底上，第一布线层包括主走线部和第二焊盘，第一补强板设置在所述第一布线层背离柔性基底的一侧；主走线部在柔性基底上的正投影位于第一补强板在柔性基底上的正投影内；第二焊盘与所述主走线部连接，第二焊盘的至少一部分与第一焊盘通过导电胶电连接，导电胶包括导电颗粒；在第一方向上，第一补强板位于显示面板的外侧，第一补强板具有朝向显示面板的第一边缘，所述第一边缘包括：凸出部和凹陷部，凹陷部和凸出部在第二方向上交替设置，形成波浪状。

Description

显示模组和显示装置
技术领域
本公开涉及显示技术领域，具体涉及一种显示模组和显示装置。
背景技术
随着虚拟现实(Virtual Reality,简称VR)技术和增强现实(Augmented Reality，简称AR)技术的日益进步，适用于VR/AR领域的显示装置也正在向微型化、高像素密度(Pixel Per Inch,简称PPI)、快速响应和高色域的方向发展。硅基微显示OLED(OrganicLight-Emitting Diode，有机电激光显示)面板正是其中突出的一个方向。
为了方便模组组装，柔性电路板(Flexible Printed Circuit；简称：FPC)成为硅基OLED与驱动端连接的主要方式，因此，对柔性电路板的设计及柔性电路板与硅基OLED的绑定工艺提出了更高的要求。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种显示模组和显示装置。
为了实现上述目的，本公开提供一种显示模组，包括：
显示面板，所述显示面板包括显示区和绑定区，所述绑定区位于所述显示区的至少一侧，所述显示面板包括：衬底、驱动电路和第一焊盘，所述驱动电路和所述第一焊盘均设置在所述衬底上，所述第一焊盘位于所述绑定区；所述驱动电路与所述第一焊盘电连接，所述驱动电路至少包括位于所述显示区的晶体管，所述晶体管的半导体层嵌设于所述衬底上；
柔性电路板，所述柔性电路板包括：柔性基底、第一布线层及第一补强板，所述第一布线层设置在所述柔性基底上，所述第一布线层包括主走线部和第二焊盘，所述第一补强板设置在所述第一布线层背离所述柔性基底的一侧；
其中，所述主走线部在所述柔性基底上的正投影位于所述第一补强板在所述柔性基底上的正投影内；所述第二焊盘与所述主走线部连接，且所述第二焊盘的至少一部分与所述第一焊盘通过导电胶电连接，所述导电胶包括导电颗粒；
在第一方向上，所述第一补强板位于所述显示面板的外侧，所述第一补强板具有朝向所述显示面板的第一边缘，所述第一边缘包括：朝向所述显示面板弯曲的凸出部和背离所述显示面板弯曲的凹陷部，所述凹陷部和所述凸出部在第二方向上交替设置，形成波浪状；所述第一方向为所述第二焊盘远离显示面板的方向，所述第二方向与所述第一方向交叉。
在一些实施例中，所述凸出部和所述凹陷部均为弧形。
在一些实施例中，所述凸出部的半径和所述凹陷部的半径均在1.0mm～1.5mm之间。
在一些实施例中，单个所述凸出部的弧长和单个所述凹陷部的弧长均在1.0mm～1.6mm之间。
在一些实施例中，单个所述凸起部在所述第二方向上的长度和单个所述凹陷部在所述第二方向上的长度相等。
在一些实施例中，所述第一边缘的任意位置与所述显示面板之间均具有间隔。
在一些实施例中，所述第一边缘的任意位置与所述显示面板之间的间隔在200μm～1500μm之间。
在一些实施例中，所述柔性电路板还包括第二补强板，所述第二补强板位于所述柔性基底背离所述第一布线层的一侧，所述第二补强板至少包括第一补强部，所述第二焊盘在所述柔性基底上的正投影位于所述第一补强部在所述柔性基底上的正投影内。
在一些实施例中，所述第二补强板还包括第二补强部，所述第二补强部与所述第一补强部在所述第一方向上依次排布，且所述第二补强部在所述柔性基底上的正投影位于所述第一补强板在所述柔性基底上的正投影内。
在一些实施例中，所述第二补强板的第一补强部和第二补强部为一体结构。
在一些实施例中，所述第二补强部在所述第一方向上的尺寸不小于500μm。
在一些实施例中，所述柔性电路板还包括第二布线层和第三补强板，所述第二布线层位于所述柔性基底背离所述第一布线层的一侧，并通过过孔与所述主走线部电连接；所述第三补强板设置在所述第二布线层背离所述柔性基底的一侧；
其中，所述第二布线层在所述柔性基底上的正投影位于所述第一补强板在所述柔性基底上的正投影内，且位于所述第三补强板在所述柔性基底上的正投影内。
在一些实施例中，所述第三补强板与所述第二补强板之间具有间隔。
在一些实施例中，所述第三补强板的一部分位于所述第二布线层朝向所述第二补强部的一侧。
在一些实施例中，所述导电胶为异方性导电胶。
在一些实施例中，所述显示面板还包括：
位于所述显示区的发光元件，所述发光元件设置在所述驱动电路背离衬底的一侧，所述发光元件与所述晶体管电连接。
本公开实施例还提供一种显示装置，包括上述的显示模组。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为本公开的一些实施例中提供的显示模组的示意图。
图2为本公开的一些实施例中提供的显示面板的示意图。
图3为本公开的一些实施例中提供的柔性电路板的仰视图。
图4为图3中I区域的放大图。
图5为沿图4中AA'线的剖视图。
图6为本公开的一些实施例中提供的柔性电路板与显示面板连接的示意图。
图7为一对比例中提供的柔性电路板的局部区域仰视图。
图8为一对比例中柔性电路板与显示面板的连接示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如，除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。应该理解的是，本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。除非上下文另外清楚地指出，否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1为本公开的一些实施例中提供的显示模组的示意图，如图1所示，显示模组包括显示面板和柔性电路板。图2为本公开的一些实施例中提供的显示面板的示意图，结合图1和图2所示，显示面板10包括显示区10a及位于显示区10a至少一侧的绑定区10b。显示面板10包括：衬底102、驱动电路和第一焊盘101，驱动电路和第一焊盘101均设置在衬底102上。
在一些实施例中，第一焊盘101位于绑定区10b，第一焊盘101可为单层或多层结构，且第一焊盘101可采用金属或合金等材料制作而成，例如：由铜、钼、铝及钛等形成的金属单层或多层结构，但不限于此，第一焊盘101也可采用其他导电材料制作而成。第一焊盘101通常用于在显示区10a的器件制作完成后，与外部元件(例如：柔性电路板20)进行绑定(Bonding)，从而为显示面板10提供信号。其中，第一焊盘的数量为多个，每个第一焊盘可以为长条形，第一焊盘的长度方向可以沿第一方向(图1和图2中的X方向)，多个第一焊盘沿与第一方向交叉的第二方向(图1和图2中的Y方向)排列，例如，第二方向与第一方向垂直。
在一些实施例中，衬底102为硅基衬底，该硅基板例如为单晶硅或高纯度硅。驱动电路可形成在衬底102上，以使其整体形成为驱动基板105。应当理解的是，驱动电路可包括位于显示区10a的电路结构，也可包括位于绑定区10b的电路结构。驱动电路可与绑定区10b的第一焊盘101电连接，该第一焊盘101与柔性电路板20的第二焊盘202a进行绑定，从而为显示面板10提供信号。
其中，如图2所示，驱动电路至少可包括位于显示区10a的像素电路，像素电路包括多个晶体管103，像素电路可通过半导体工艺形成于硅基板上，例如：通过掺杂工艺在硅基板上形成晶体管103的半导体层1031(即：有源层)、源电极1032和漏电极1033，并通过硅氧化工艺形成绝缘层1034，以及通过溅射工艺或其他工艺形成栅极1035和多个导电层106、107等。晶体管103的半导体层1031嵌设于衬底102上；即，在衬底102为硅基板时，半导体层1031可属于硅基板的部分。
需要说明的是，驱动电路还可包括栅极驱动电路和数据驱动电路，数据驱动电路和栅极驱动电路与显示区10a中的像素电路连接，从而为像素电路提供电信号。例如，数据驱动电路用于提供数据信号，栅极驱动电路用于提供扫描信号，还可以进一步用于提供各种控制信号、电源信号等。
其中，栅极驱动电路和数据驱动电路也可以通过上述半导体工艺集成在硅基板中。也就是说，在显示面板10采用硅基板作为衬底102，该像素电路、该栅极驱动电路和数据驱动电路都可以集成于该硅基板上。在此情形下，由于硅基电路可以实现较高的精度，栅极驱动电路和数据驱动电路例如也可以设置在对应于该显示面板10的显示区10a的区域中，而并不一定位于非显示区10b。
可选地，显示面板还可以包括多个发光元件，发光元件例如为有机发光二极管(OLED)或微型发光二极管(Micro/Mini OLED)。
发光元件104设置在驱动电路背离衬底102的一侧并位于显示区10a，发光元件104可与像素电路中的晶体管103电连接。例如，发光元件104可包括依次形成在驱动基板105上的阳极1041、发光层1042及阴极1043，阳极1041可通过填充有导电材料(例如：金属钨等)的接触孔108及多个导电层106、107与晶体管103中的漏电极1033实现电连接。
其中，多个发光元件104的阳极1041相互间隔开，而多个发光元件104的阴极1043可形成为整层膜层。其中，相邻阳极1041之间可以设置像素界定部(PDL)，也可不设置像素界定部(PDL)，视具体情况而定。
衬底102上的第一焊盘101可以和显示区10a中的导电结构同层设置以节省工艺。例如，第一焊盘101可以与显示区10a中发光元件104以下的最顶层(最远离衬底102)的导电层107同层设置。
在一些实施例中，导电层107具有反射性，例如为钛/氮化钛/铝的层叠结构。例如，该导电层107包括间隔设置的多个子层，分别与各发光元件104的阳极1041一一对应设置。在顶发射结构中，该导电层107可以设置为反射层，用于反射发光元件104发出的光线，提高出光效率。例如，每个发光元件104的阳极1041在衬底102上的正投影落入其对应的导电层的部分在该衬底102上的正投影内。在这种情形，阳极1041可以采用具有高功函数的透明导电氧化物材料，例如ITO(氧化铟锡)、IZO(氧化铟锌)等。
在一些实施例中，显示面板10还包括位于发光元件104远离衬底102一侧的封装层109、彩膜层110以及盖板111等。例如，第一封装层109配置为对发光元件104进行密封以防止外界的湿气和氧向该发光元件104及像素电路的渗透而造成对器件的损坏。例如，第一封装层109包括无机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。彩膜层110可包括R(红)、G(绿)、B(蓝)等色块。盖板111例如为玻璃盖板。其中，在彩膜层110以及盖板111之间也可设置封装层109，以对彩膜层110进行封装。
图3为本公开的一些实施例中提供的柔性电路板的仰视图，图4为图3中I区域的放大图，图5为沿图4中AA'线的剖视图，图6为本公开的一些实施例中提供的柔性电路板与显示面板连接的示意图，结合图3至图6所示，柔性电路板20包括柔性基底201、第一布线层及第一补强板203。第一布线层设置在柔性基底201上，第一布线层可包括主走线部202b和第二焊盘202a，第一补强板203设置在第一布线层背离柔性基底201的一侧。
例如，主走线部202b在柔性基底201上的正投影位于第一补强板203在柔性基底201的正投影内，第一补强板203可对柔性电路板20上的主走线部202b起到保护作用，另外，还可保证柔性电路板20的结构稳定性，方便产品的整体组装。
例如，第二焊盘202a的数量为多个，且与第一焊盘101一一对应连接(例如，通过压合绑定的方式连接)，每个第二焊盘202a的长度方向与第一焊盘101的长度方向可以相同，例如，沿图1和图3中的X方向延伸。
第二焊盘202a与主走线部202b连接，且第二焊盘202a的至少一部分与第一焊盘101通过导电胶电连接，其中，导电胶包括导电颗粒30。例如，导电颗粒30掺杂在胶体中。应当理解的是，由于第二连接部202a2与第一焊盘101电连接，因此，第二连接部202a2的至少一部分在柔性基底201上的正投影与第一补强板203在柔性基底201上的正投影无交叠。
例如，如图6所示，第二焊盘202a包括沿其长度方向排列的第一连接部202a1和第二连接部202a2，第一连接部202a1与主走线部202b连接，第二连接部202a2与第一焊盘101电连接。需要说明的是，图6中示出了第二焊盘202a未被第一补强板203覆盖的情况，但应当理解的是，为了避免主走线部202b中与第二焊盘202a相接的部位被氧化，在制作柔性电路板20的过程中，可使第一补强板203覆盖第一连接部202a1中靠近主走线部202b的部分，以避免主走线部202b中与第二焊盘202a相接的部位露出。
在一些实施例中，柔性电路板20的柔性基底201、第一补强板203可为单层结构，也可为多层结构；且柔性基底201、第一补强板203可采用PI(聚酰亚胺)等材料制作而成。第一布线层可采用Al(铝)或Cu(铜)等材料制作而成。为了保证柔性电路板20的结构稳定性，第一补强板203的厚度可以大于第二焊盘202a的厚度。
在一些实施例中，可在第二焊盘202a上涂覆具有良好导电性的抗氧化膜层，例如：金(Au)材料薄膜等，从而防止第二焊盘202a上未被第一补强板203覆盖的部分发生氧化，以保证第二焊盘202a具有良好的导电性能。由于第二焊盘202a上涂覆有抗氧化膜层，因此，第二焊盘202a的厚度大于主走线部202b的厚度。
在一些实施例中，导电胶可为异方性导电胶膜(Anisotropic Conductive Film，简称：ACF)，该异方性导电胶膜利用导电粒子30将柔性电路板20的第二焊盘202a与显示面板10的第一焊盘101进行绑定，以使柔性电路板20与显示面板10之间电性导通，同时，由于异方性导电胶只在柔性基底201的厚度方向上导通，因此，可避免在水平方向上相邻焊盘间出现短路的情况，以保证柔性电路板20与显示面板10之间电性连接稳定性。此外，由于异方性导电胶只在柔性基底201的厚度方向上导通，因此，在实现多对第一焊盘101与第二焊盘202a绑定的过程中，可整面设置异方性导电胶，以降低绑定难度。
在一些实施例中，在第一方向上，第一补强板203位于显示面板10的外侧。第一补强板203具有朝向显示面板10的第一边缘。如上文所述，第一方向为第一焊盘101的长度方向，也即第二焊盘202a远离显示面板10的方向。需要说明的是，朝向显示面板10的第一边缘是指，第一边缘E1为靠近显示面板10的边缘，且第一边缘E1的整体走向沿第二方向。
图7为一对比例中提供的柔性电路板的局部区域俯视图，图8为一对比例中柔性电路板与显示面板的连接示意图。为体现本公开实施例与对比例中柔性电路板的区别，图7中示出了与图4中相同大小的区域，如图7所示，在对比例中，第一补强板203的第一边缘E1为直线状。此时，如图8所示，在柔性线路板20与显示面板10的压合绑定的过程中，导电胶中的导电粒子30由于受到压合力会向外排出，从而在柔性电路板20朝向显示面板10的断面处堆积大量的导电粒子30，进而导致柔性电路板20的信赖性变差。
为了对柔性电路板20断面处的导电粒子进行分散，在本公开实施例中，可将第一边缘E1设置为波浪状，例如，结合图4和图6所示，第一边缘E1包括：朝向显示面板10弯曲的凸出部E11和背离显示面板10弯曲的凹陷部E12，凸出部E11和凹陷部E12在第二方向上交替设置，形成波浪状。和图7中直线状的边缘相比，将第一边缘E1设置为波浪状，可以增加第一边缘E1的长度，因此，当导电胶中的导电粒子30在受到压合力而向外排出时，可以沿第一边缘E1分散开，从而减少或防止导电粒子发生堆积的情况，提高柔性电路板的信赖性。
在一些实施例中，凸出部E11和凹陷部E12均为平滑的图形，以防止导电粒子30在凸出部E11和凹陷部E12的某一位置产生堆积，例如，凸出部E11和凹陷部E12均为弧形，从而使导电胶中的导电粒子可以沿凸出部E11和凹陷部E12均匀分散开。
可选地，凸出部E11的半径和凹陷部E12的半径均在1.0mm～1.5mm之间，例如，凸出部E11的半径和凹陷部E12的半径均为1.3mm。应当理解的是，凸出部E11(或凹陷部)的半径是指，呈弧形的凸出部E12(或凹陷部)所在圆的半径。
在一些实施例中，单个凸起部E11在第二方向上的长度和单个凹陷部E12在第二方向上的长度相等。可以理解的是，当凸起部E11在第二方向上的长度和凹陷部E12在第二方向上的长度相等，且凸起部E11的半径和凹陷部E12的半径也相等时，单个凸起部E11的弧长和单个凹陷部E12的弧长相等，从而更有利于导电粒子30沿第一边缘E1进行均匀分散。
在一些实施例中，多个第二焊盘202a靠近第一补强板203的一端的连线可以与第一边缘E1的形状大致相同。例如，多个第二焊盘202a靠近主走线部202b的一端与第一补强板203对齐，或者，每个第二焊盘202a靠近主走线部202b的一部分被第一补强板203覆盖，且每个第二焊盘202a被第一补强板203所覆盖的长度相等。
在一些实施例中，第一补强板203的第一边缘E1的任意位置与显示面板10之间均具有间隔，即，第一补强板203的第一边缘E1的任意位置均不会与显示面板10接触，从而保证部分导电粒子30在受到压合时可以顺利排出至第一边缘E1与第一补强板203之间的间隔处，并沿波浪形的边缘分散开，进一步保证柔性电路板20的信赖性。
例如，第一边缘E1的任意位置与显示面板10之间的间隔H1在200μm～1500μm之间。示例性地，在生产过程中，将柔性电路板20与显示面板10绑定之后，还在第一补强板203的第一边缘E1与显示面板10的间隔区域进行涂胶，从而将第一布线层被第一补强板203暴露出的部分覆盖。此时，第一边缘E1与显示面板203之间的间隔可以根据涂胶头的宽度设置。例如，涂胶设备的涂胶头的宽度为1000μm，则第一边缘E1的凸出部E11与显示面板10的最近距离至少为200μm，以防止导电胶中的导电粒子30发生堆积；另外，第一边缘E1的凹陷部E12与显示面板的最远距离不超过1000μm，以保证涂胶设备在第一边缘E1与显示面板10之间的间隔区域涂胶时，胶体可以将第一布线层被第一补强板203暴露出的部分覆盖。
在一些实施例中，如图6所示，柔性电路板20还包括第二补强板204，此第二补强板204可采用PI(聚酰亚胺)等材料制作而成。此第二补强板204位于柔性基底201背离第一布线层的一侧，第二补强板204至少包括第一补强部204a，第二焊盘202a在柔性基底201上的正投影位于第一补强部204a在柔性基底201上的正投影内，这样设计可增加柔性电路板20中设置第二焊盘202a的区域的结构强度。
可选地，第二补强板204还包括第二补强部204b，此第二补强部204b与第一补强部204a在第一方向上依次排列，且第二补强部204b在柔性基底201上的正投影位于第一补强板203在柔性基底201上的正投影内。也就是说，第二补强板204的一部分还可延伸至柔性电路板20中设置主走线部202b的区域，第二补强板204延伸至主走线部202b所在区域的部分即为第二补强部204。这样可以避免柔性电路板20中第二焊盘202a所在区域与主走线部202b所在区域的交界处出现刚性突变，因此可以避免在第二焊盘202a与第一焊盘101压合绑定过程中，交界处容易损坏的情况，即：避免第二焊盘202a及第二焊盘202a与主走线部202b的连接处容易发生断裂的问题，以保证柔性电路板20在绑定过程中的结构稳定性。
可选地，第二补强部204b在第一方向上的尺寸H2不小于500μm，以进一步防止第二焊盘202a及第二焊盘202a与主走线部202b的连接处容易发生断裂的问题，保证柔性电路板20在绑定过程中的结构稳定性。
需要说明的是，第二补强部204b远离第一补强部203的边缘可以为直线形，而由于第一补强板203的第一边缘E1并不是直线形，因此，第二补强部204b不同位置的宽度是不同的，上述“H2不小于500μm”是指，第二补强板204与第一补强板203在柔性基底201的厚度方向上交叠部分的最小宽度不小于500μm。
在一些实施例中，如图6所示，柔性电路板20还包括第二布线层205和第三补强板206，第二布线层205位于柔性基底201背离第一布线层的一侧，并通过过孔207与主走线部202b电连接，此第二布线层205可采用Al(铝)或Cu(铜)等材料制作而成。第三补强板206设置在第二布线层205背离柔性基底201的一侧，第三补强板206可采用PI(聚酰亚胺)等材料制作而成；其中，第二布线层205在柔性基底201上的正投影位于第一补强板203在柔性基底201的正投影内，且位于第三补强板206在柔性基底201的正投影内。本公开实施例中，通过将柔性电路板20设置两层走线层可方便布线，且通过设置第三补强板206可以对第二布线层205起到保护的作用，另外还可加强柔性电路板20的结构强度。
需要说明的是，柔性电路板20不仅可以设置两层走线层，还可根据实际需要设置更多层，例如：三层、四层等等，在此不做具体限定。
另外，用于连接第一布线层和第二布线层205的过孔207可设置有多个，以保证第一布线层和第二布线层205之间的连接稳定性。
在一些实施例中，第三补强板206与第二补强部204b之间具有间隔208，从而提高柔性电路板20的弯折能力。间隔208的宽度可以根据实际需要而定，本公开实施例在此不做具体限定。
在一些实施例中，第三补强板206的一部分位于第二布线层205朝向第二补强部204b的一侧，从而将第二布线层205靠近第二补强部204b的一端覆盖，避免第二布线层205被氧化，从而保证第二布线层205具有良好导电性；同时还可避免第二布线层205在间隔208处与其他导电部件发生误触的情况。
其中，第二补强板204的第二补强部204b与第一补强部204a可以为一体结构，从而有利于简化制作工艺。在制作第二补强板204和第三补强板206时，可先在柔性基底201背离第一电路层的一侧制作一整面膜层，然后在整面膜层对应于间隔208的位置进行切割或刻蚀，以形成相互断开的第二补强板204和第三补强板206。需要说明的是，第二补强板204和第三补强板206的制作过程不限于此，二者也可分别独立形成，视具体情况而定。
本公开的实施例还提供一种显示装置，其包括上述任一实施例所述的显示模组。所述显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如显示屏、手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示装置的具体用途进行相应地选择，在此不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (16)

1.一种显示模组，包括：
显示面板，所述显示面板包括显示区和绑定区，所述绑定区位于所述显示区的至少一侧，所述显示面板包括：衬底、驱动电路和第一焊盘，所述驱动电路和所述第一焊盘均设置在所述衬底上，所述第一焊盘位于所述绑定区；所述驱动电路与所述第一焊盘电连接，所述驱动电路至少包括位于所述显示区的晶体管，所述晶体管的半导体层嵌设于所述衬底上；
柔性电路板，所述柔性电路板包括：柔性基底、第一布线层及第一补强板，所述第一布线层设置在所述柔性基底上，所述第一布线层包括主走线部和第二焊盘，所述第一补强板设置在所述第一布线层背离所述柔性基底的一侧；
其中，所述主走线部在所述柔性基底上的正投影位于所述第一补强板在所述柔性基底上的正投影内；所述第二焊盘与所述主走线部连接，且所述第二焊盘的至少一部分与所述第一焊盘通过导电胶电连接，所述导电胶采用异方性导电胶膜，其中包括导电颗粒；
在第一方向上，所述第一补强板位于所述显示面板的外侧，所述第一补强板具有朝向所述显示面板的第一边缘，所述第一边缘包括：朝向所述显示面板弯曲的凸出部和背离所述显示面板弯曲的凹陷部，所述凹陷部和所述凸出部在第二方向上交替设置，形成波浪状；所述导电颗粒沿所述凸出部和凹陷部均匀分散开，所述第一方向为所述第二焊盘远离显示面板的方向，所述第二方向与所述第一方向交叉。
2.根据权利要求1所述的显示模组，其中，所述凸出部和所述凹陷部均为弧形。
3.根据权利要求2所述的显示模组，其中，所述凸出部的半径和所述凹陷部的半径均在1.0mm～1.5mm之间。
4.根据权利要求2所述的显示模组，其中，单个所述凸出部的弧长和单个所述凹陷部的弧长均在1.0mm～1.6mm之间。
5.根据权利要求1至4中任意一项所述的显示模组，其中，单个所述凸出部在所述第二方向上的长度和单个所述凹陷部在所述第二方向上的长度相等。
6.根据权利要求1至4中任意一项所述的显示模组，其中，所述第一边缘的任意位置与所述显示面板之间均具有间隔。
7.根据权利要求1至4中任意一项所述的显示模组，其中，所述第一边缘的任意位置与所述显示面板之间的间隔在200μm～1500μm之间。
8.根据权利要求1至4中任意一项所述的显示模组，其中，所述柔性电路板还包括第二补强板，所述第二补强板位于所述柔性基底背离所述第一布线层的一侧，所述第二补强板至少包括第一补强部，所述第二焊盘在所述柔性基底上的正投影位于所述第一补强部在所述柔性基底上的正投影内。
9.根据权利要求8所述的显示模组，其中，所述第二补强板还包括第二补强部，所述第二补强部与所述第一补强部在所述第一方向上依次排布，且所述第二补强部在所述柔性基底上的正投影位于所述第一补强板在所述柔性基底上的正投影内。
10.根据权利要求9所述的显示模组，其中，所述第二补强板的第一补强部和第二补强部为一体结构。
11.根据权利要求9所述的显示模组，其中，所述第二补强部在所述第一方向上的尺寸不小于500μm。
12.根据权利要求9所述的显示模组，其中，所述柔性电路板还包括第二布线层和第三补强板，所述第二布线层位于所述柔性基底背离所述第一布线层的一侧，并通过过孔与所述主走线部电连接；所述第三补强板设置在所述第二布线层背离所述柔性基底的一侧；
其中，所述第二布线层在所述柔性基底上的正投影位于所述第一补强板在所述柔性基底上的正投影内，且位于所述第三补强板在所述柔性基底上的正投影内。
13.根据权利要求12所述的显示模组，其中，所述第三补强板与所述第二补强板之间具有间隔。
14.根据权利要求12所述的显示模组，其中，所述第三补强板的一部分位于所述第二布线层朝向所述第二补强部的一侧。
15.根据权利要求1至4中任意一项所述的显示模组，其中，所述显示面板还包括：
位于所述显示区的发光元件，所述发光元件设置在所述驱动电路背离衬底的一侧，所述发光元件与所述晶体管电连接。
16.一种显示装置，包括权利要求1至15中任意一项所述的显示模组。
CN202010452026.5A 2020-05-25 2020-05-25 显示模组和显示装置 Active CN113725379B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010452026.5A CN113725379B (zh) 2020-05-25 2020-05-25 显示模组和显示装置
US17/598,232 US20220322524A1 (en) 2020-05-25 2021-04-09 Display assembly and display device
EP21813156.3A EP4036981A4 (en) 2020-05-25 2021-04-09 DISPLAY MODULE AND DISPLAY DEVICE
JP2022524217A JP2023527600A (ja) 2020-05-25 2021-04-09 表示モジュール及び表示装置
PCT/CN2021/086177 WO2021238443A1 (zh) 2020-05-25 2021-04-09 显示模组和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010452026.5A CN113725379B (zh) 2020-05-25 2020-05-25 显示模组和显示装置

Publications (2)

Publication Number Publication Date
CN113725379A CN113725379A (zh) 2021-11-30
CN113725379B true CN113725379B (zh) 2022-12-09

Family

ID=78671249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010452026.5A Active CN113725379B (zh) 2020-05-25 2020-05-25 显示模组和显示装置

Country Status (5)

Country Link
US (1) US20220322524A1 (zh)
EP (1) EP4036981A4 (zh)
JP (1) JP2023527600A (zh)
CN (1) CN113725379B (zh)
WO (1) WO2021238443A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4132229A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY MODULE AND DISPLAY DEVICE
CN114423182A (zh) * 2022-02-25 2022-04-29 京东方科技集团股份有限公司 柔性电路板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311106A (ja) * 2004-04-22 2005-11-04 Nitto Denko Corp 配線回路基板
CN101056512A (zh) * 2007-06-06 2007-10-17 友达光电股份有限公司 具有电路板的装置
CN105242802A (zh) * 2014-07-09 2016-01-13 宸鸿科技(厦门)有限公司 触控模块及其可挠性电路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156476B2 (ja) * 2003-09-04 2008-09-24 株式会社 日立ディスプレイズ 液晶表示装置
JP2014194517A (ja) * 2013-02-27 2014-10-09 Sony Corp 表示装置、表示装置の製造方法、表示装置の駆動方法および電子機器
JP6171778B2 (ja) * 2013-09-19 2017-08-02 三菱電機株式会社 表示装置
CN110825268B (zh) * 2019-11-12 2022-12-02 业成科技（成都）有限公司 触控模组、触控显示装置及电子设备
CN212660364U (zh) * 2020-06-22 2021-03-05 欧菲微电子技术有限公司 柔性电路板、显示模组及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311106A (ja) * 2004-04-22 2005-11-04 Nitto Denko Corp 配線回路基板
CN101056512A (zh) * 2007-06-06 2007-10-17 友达光电股份有限公司 具有电路板的装置
CN105242802A (zh) * 2014-07-09 2016-01-13 宸鸿科技(厦门)有限公司 触控模块及其可挠性电路板

Also Published As

Publication number Publication date
EP4036981A1 (en) 2022-08-03
JP2023527600A (ja) 2023-06-30
EP4036981A4 (en) 2023-05-10
US20220322524A1 (en) 2022-10-06
CN113725379A (zh) 2021-11-30
WO2021238443A1 (zh) 2021-12-02

Similar Documents

Publication Publication Date Title
CN111354766B (zh) 可拉伸显示面板及包括其的可拉伸显示装置
KR100579184B1 (ko) 유기전계발광표시장치
CN113725379B (zh) 显示模组和显示装置
JP2017151371A (ja) 表示装置
CN109872637B (zh) 一种显示面板及其制作方法、显示装置
KR20230047339A (ko) 배선 필름 및 그를 포함한 표시 장치
EP4132230A1 (en) Display module and display device
WO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
US8067889B2 (en) Stacked display medium
US20230369352A1 (en) Display substrate and method for manufacturing the same, display device
KR20210113503A (ko) 표시 장치 및 이의 제조 방법
US20240038948A1 (en) Display panel and splicing screen
US20220181399A1 (en) Electroluminescence Display Apparatus
US11963406B2 (en) Display and display device
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
CN110634418A (zh) 驱动背板及其制备方法、驱动背板母板、显示面板和液晶天线的制备方法
KR102557580B1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
US20220302218A1 (en) Chip and display module with the same
US20230268476A1 (en) Display device using micro led and modular display device using same
CN112951870A (zh) 一种显示面板及其制备方法、显示装置
CN116230719A (zh) 显示基板和显示装置
CN116897613A (zh) 触控显示面板、触控显示装置、触控显示母板
CN117099506A (zh) 显示模组及显示装置
CN117199096A (zh) 一种发光二极管显示面板及其制作方法与电子设备
CN114784078A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant