CN113725354A

CN113725354A - 半导体器件及其制造方法

Info

Publication number: CN113725354A
Application number: CN202110451919.2A
Authority: CN
Inventors: 杨宗学
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2020-08-11
Filing date: 2021-04-26
Publication date: 2021-11-30
Also published as: US11672180B2; DE102020132375A1; KR20220020187A; KR102499017B1; TWI754552B; US20230255119A1; US20220052255A1; TW202207496A

Abstract

提供了半导体器件及其制造方法，其中利用间隔件以帮助保护底部电极通孔。在实施例中，穿过介电层形成开口，并且沿介电层的侧壁形成间隔件。形成与间隔件、底部电极相邻的底部电极通孔，在底部电极上方形成磁性隧道结(MTJ)结构，并且在MTJ结构上方形成顶部电极。图案化结构，并且在图案化工艺期间，间隔件有助于保护底部电极通孔免受不期望的损坏。

Description

半导体器件及其制造方法

技术领域

本申请的实施例涉及半导体器件及其制造方法。

背景技术

半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积材料的绝缘层或介电层、导电层和半导体层并且使用光刻和蚀刻工艺图案化各个材料层以在其上形成电路组件和元件来制造。

半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定区域中。然而，随着最小部件尺寸的减小，在使用的工艺的每个内出现了额外的问题，并且这些额外的问题应得到解决。

发明内容

本申请的一些实施例提供了一种制造半导体器件的方法，所述方法包括：在导线上方形成第一介电层和第二介电层；至少在所述第二介电层内形成第一开口；沿所述第一开口的侧壁形成间隔件，所述间隔件包括介电材料；用导电材料填充所述第一开口，所述导电材料与所述导线物理接触；在所述导电材料上方形成底部电极；在所述底部电极上方形成磁性隧道结结构；以及在所述磁性隧道结结构上方形成顶部电极。

本申请的另一些实施例提供了一种制造半导体器件的方法，所述方法包括：在导线上方形成至少部分穿过第一介电层的第一开口；用介电材料内衬所述第一开口；蚀刻所述介电材料以形成间隔件并且暴露所述导线；在所述第一开口内形成通孔；在所述通孔上方形成磁性隧道结(MTJ)结构；以及蚀刻所述磁性隧道结结构和所述第一介电层。

本申请的又一些实施例提供了一种半导体器件，包括：导线，位于衬底上方；间隔件，位于所述导线上方并且与所述导线间隔开，所述间隔件至少位于第一介电层内；通孔，延伸穿过所述间隔件以使得与所述导线物理接触；底部电极，与所述通孔物理接触；磁性隧道结结构，与所述底部电极物理接触；以及顶部电极，与所述磁性隧道结结构物理接触。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的衬底上方的介电层的形成。

图2示出了根据一些实施例的介电层中的第一开口的形成。

图3示出了根据一些实施例的间隔件材料的形成。

图4示出了根据一些实施例的间隔件的形成。

图5示出了根据一些实施例的底部电极通孔的形成。

图6示出了根据一些实施例的底部电极、MTJ结构和顶部电极的沉积。

图7A至图7B示出了根据一些实施例的蚀刻工艺。

图8示出了根据一些实施例的介电材料的形成。

图9示出了根据一些实施例的介电材料的形成。

图10示出了根据一些实施例的接触件的形成。

图11示出了根据一些实施例的偏移位置中的光刻胶的放置。

图12A至图12B示出了根据一些实施例的偏移蚀刻工艺。

图13示出了根据一些实施例的完全在第二介电层中的第一开口的形成。

图14示出了根据一些实施例的完全在第二介电层内的间隔件的形成。

图15A至图15B示出了根据一些实施例的底部电极、MTJ结构和顶部电极的形成。

图16A至图16B示出了根据一些实施例的其中间隔件完全形成在第二介电层内的偏移实施例。

图17A至图17C示出了根据一些实施例的介电材料的部分保持与间隔件相邻的实施例。

图18A至图18B示出了根据一些实施例的介电材料的部分保持与间隔件相邻的偏移实施例。

图19A至图19B示出了根据一些实施例的介电材料的部分保持与间隔件相邻并且间隔件完全形成在介电材料内的实施例。

图20A至图20B示出了根据一些实施例的介电材料的部分保持与间隔件相邻并且间隔件完全形成在介电材料内的偏移实施例。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

现在将关于具体实施例来描述实施例，其中，间隔件401用于保护提供至磁性随机存取存储器(MRAM)器件100的电连接的底部电极通孔501。但是，可以以多种结构和方法实现本文讨论的实施例，并且所有这样的实施例完全旨在包括在讨论的范围内。

现在参考图1，图1示出了MRAM器件100的中间制造，其中，MRAM器件100包括半导体衬底101、位于半导体衬底101的有源区域内的有源器件103、位于有源器件103上方的金属化层105以及位于金属化层105的上部层内的导线107。

在实施例中，半导体衬底101可以包括掺杂或未掺杂的块状硅或绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括半导体材料层，诸如硅、锗、硅锗、SOI、绝缘体上的硅锗(SGOI)或它们的组合。可以使用的其它衬底包括多层衬底、梯度衬底或混合取向衬底。

半导体衬底101可以包括有源器件103。如本领域的普通技术人员将认识到的，诸如晶体管(例如，平面晶体管、finFET(鳍式场效应晶体管)、纳米线晶体管等)、电容器、电阻器、这些的组合等的各种各样的有源器件和无源器件可以用于生成用于MRAM器件100的设计的期望的结构和功能要求。可以使用任何合适的方法形成有源器件103。

在半导体衬底101和有源器件103上方形成设计为连接各个有源器件103的金属化层105，以形成功能电路。虽然在图1中示出为单层，但是金属化层105由电介质和导电材料的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双重镶嵌等)形成。在实施例中，在半导体衬底102上方可以存在一个或多个金属化层，但是金属化层105的精确数量取决于半导体器件的设计。

导线107形成为金属化层105的导电部分的一部分。在具体实施例中，使用镶嵌或双重镶嵌工艺形成导线107，由此在金属化层105的介电部分内形成开口，并且开口填充有一种或多种诸如阻挡层的导电材料和诸如铜的填充材料。但是，可以利用任何合适的方法。

图1也示出了形成在导线107上方的第一介电层109、第二介电层111和第三介电层113的形成。使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺形成的第一介电层109可以包括介电材料，诸如SiCN、SiOCN或SiOC、氧化硅、氮化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)、这些的组合等。可以沉积第一介电层109至约

和约

之间的厚度。但是，可以利用任何合适的材料、任何合适的沉积工艺以及任何合适的厚度。

在第一介电层109上方形成第二介电层111。在实施例中，使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺形成的第二介电层111可以是与第一介电层109不同的介电材料，诸如富硅氧化物(SRO)、碳氧化硅、SiCN或SiOCN、氧化硅、氮化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)、这些的组合等。可以沉积第二介电层111至约

和约

之间的厚度。但是，可以利用任何合适的材料、任何合适的沉积方法以及任何合适的厚度。

在第二介电层111上方形成第三介电层113。在实施例中，第三介电层113可以是与第二介电层111不同的介电材料，诸如无氮抗反射层(NFARC)、富硅氧化物(SRO)、碳氧化硅、SiCN、SiOCN、氧化硅、氮化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)、这些的组合等。在一些实施例中，第三介电层113通过原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等形成。可以沉积第三介电层113至约

和约

图1额外示出了第三介电层113上方的第一光刻胶115的放置，以帮助图案化穿过第三介电层113、第二介电层111并且部分至第一介电层109中的第一开口201(图1中未示出，但是下面关于图2进一步示出并且描述)。在实施例中，第一光刻胶115可以是三层光刻胶(包括例如，底部抗反射层、硬掩模层和感光层)或者甚至是感光层的单层。可以利用任何合适数量的层。

在实施例中，可以使用诸如化学汽相沉积、原子层沉积、旋涂工艺、这些的组合等的一个或多个工艺沉积或放置第一光刻胶115。一旦第一光刻胶115在适当位置，则可以通过将感光层暴露于图案化的能量源(例如，光)图案化感光层。一旦曝光，则可以显影感光层，并且然后将其用作掩模以图案化第一光刻胶115的下面的层并且以暴露第三介电层113。

图2示出了一旦已经图案化第一光刻胶115，则可以形成第一开口201。在实施例中，第一开口201可以使用一个或多个干蚀刻(诸如反应离子蚀刻)形成，该蚀刻利用第一光刻胶115作为掩模以依次蚀刻穿过第三介电层113、第二介电层111和第一介电层109。但是，可以利用任何合适的蚀刻工艺。

在实施例中，第一开口201可以形成为沿第一开口201的顶部具有约27nm和约80nm之间或者约50nm和约60nm之间的第一宽度W1。此外，鉴于蚀刻工艺的方向性，第一开口201沿第一开口201的底部也可以具有约50nm和约70nm之间的第二宽度W2。但是，可以利用任何合适的宽度。

此外，虽然描述的蚀刻工艺可以形成完全穿过第三介电层113和第二介电层111的第一开口201，但是在该实施例中的蚀刻工艺可以形成仅部分穿过第一介电层109的第一开口201。因此，第一开口201可以延伸至第一介电层109中约

和约

之间的第一距离D1。通过停止蚀刻工艺，第一介电层109的部分保留在第一开口201和导线107之间，其中第一介电层109的部分可以具有约

和约

之间的第二距离D2。但是，可以利用任何合适的距离。

图3示出了以内衬第一开口201的第一间隔件材料301的沉积。在实施例中，第一间隔件材料301可以是对随后的蚀刻工艺(例如，用于蚀刻下面关于7A所描述的第二介电层111的湿蚀刻工艺)具有高选择性的介电材料。例如，第一间隔件材料301可以是对用于稀氢氟酸(dHF)的蚀刻剂的氧化物具有良好选择性的材料。例如，当使用诸如稀氢氟酸(dHF，具有例如，100：1的H₂O：HF的体积比率)的蚀刻剂和诸如氮化硅的第一间隔件材料301时，氧化物/氮化硅的蚀刻选择性大于10。在具体实施例中，第一间隔件材料301可以是诸如氮化硅(SiN_x)、氮氧化硅(SiO_xN_y)、氧化硅(SiO_x)、碳氧化硅(SiC_xO_y)、碳氮氧化硅(SiC_xO_yN_z)、硅碳(SiC_x)的材料，其中x、y和z可以各自是任何正数、这些的组合等。但是，可以使用任何合适的材料。

可以使用诸如等离子体增强的原子层沉积、原子层沉积、化学汽相沉积、等离子体增强的化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺沉积第一间隔件材料301。此外，可以沉积第一间隔件材料301至约

和约

之间的厚度。但是，可以利用任何合适的沉积工艺和厚度。

图4示出了额外图案化第一间隔件材料301以形成间隔件401的衬垫去除工艺。在实施例中，衬垫去除工艺可以是利用对第一间隔件材料301的材料具有选择性的蚀刻剂的各向异性干蚀刻工艺。因此，各向异性蚀刻工艺将去除第一间隔件材料301的水平部分(例如，沿第三介电层113和沿第一开口201的底部的部分)，同时留下第一间隔件材料301的垂直部分(例如，沿第一开口201的侧壁的部分)。因此，沿第一开口201的侧壁形成间隔件401。

此外，一旦已经从第三介电层113去除第一间隔件材料301的水平部分(以暴露第三介电层113)并且也已经从第一开口201的底部去除第一间隔件材料301的水平部分(以暴露第一介电层109)，则可以去除第三介电层113，并且可以穿透第一介电层109以暴露导线107。在实施例中，可以使用一个或多个蚀刻工艺(诸如使用对第三介电层113和第一介电层109的材料具有选择性的蚀刻剂的干蚀刻工艺)去除第三介电层113和第一介电层109。在一些实施例中，用于形成间隔件401的相同的蚀刻工艺可以用于去除第三介电层113和第一介电层109。但是，可以使用任何合适数量的蚀刻工艺。

图5示出了第一开口201内的底部电极通孔501的形成。在实施例中，底部电极通孔501可以包括阻挡层(为了清楚未单独示出)和导电填充材料。使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺形成的阻挡层可以是诸如钛、氮化钛、钽、氮化钽、这些的组合等的材料。但是，可以利用任何合适的材料和制造方法。

导电填充材料可以包括铜，但是可以可选地利用其它合适的材料，诸如铝、合金、掺杂的多晶硅、它们的组合等。导电填充材料可以通过首先沉积晶种层(未示出)并且然后在晶种层上电镀铜形成，从而填充和过填充第一开口201。一旦已经填充第一开口201，则可以通过诸如化学机械抛光(CMP)的平坦化工艺去除第一开口201外部的多余的阻挡层、晶种层和导电填充材料，但是可以使用任何合适的去除工艺。

如图5所示，通过在形成底部电极通孔501之前形成间隔件401，间隔件401覆盖底部电极通孔501的侧壁的上部，同时底部电极通孔501的侧壁的下部未被间隔件401覆盖，并且与第一介电层109直接物理接触。在具体实施例中，覆盖的侧壁与未覆盖的侧壁的比率可以在约6和约12之间。但是，可以利用任何合适的量。

此外，通过利用间隔件401，可以在随后的蚀刻工艺期间没有损坏或暴露的风险的情况下进一步减小底部电极通孔501的整体尺寸。例如，通过使用间隔件401，底部电极通孔501可以具有约25nm和约40nm之间(诸如小于40nm)的减小的第三宽度W3。此外，通过用间隔件401保护底部电极通孔501，不必严格控制进一步工艺(例如，随后的蚀刻工艺)以避免损坏底部电极通孔501，从而允许增大整个工艺窗口和更大的灵活性。

图6示出了底部电极601、磁性隧道结(MTJ)结构603和顶部电极605的形成。在第二介电层111上方形成与底部电极通孔501物理接触并且与导线107电连接的底部电极601。在实施例中，底部电极601包括导电材料，诸如钛(Ti)、钽(Ta)、铂(Pt)、钌(Ru)、钨(W)、铝(Al)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、钴(Co)、钼(Mo)、它们的合金或它们的组合，并且可以使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺形成。底部电极601可以形成为约

和约

之间的厚度。但是，可以利用任何合适的材料和任何合适的制造方法。

一旦已经形成底部电极601，则可以形成MTJ结构603。在实施例中，MTJ结构603可以用反铁磁材料、铁磁固定层、隧穿层和铁磁自由层(为了清楚在图6中未单独示出)形成。在实施例中，在底部电极601上方形成反铁磁材料(AFM)层。在反铁磁材料(AFM)层中，原子(或分子)的磁矩以规则的模式与相邻原子(或分子)的磁矩沿相反的方向对准。AFM层的净磁矩为零。在某些实施例中，使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积方法形成的AFM层包括铂锰(PtMn)、铱锰(IrMn)、铑锰(RhMn)、铁锰(FeMn)、这些的组合等。AFM层可以形成为约

和约

之间的厚度。但是，可以利用任何合适的材料、沉积工艺和厚度。

在AFM层上方形成铁磁固定层。铁磁固定层形成永磁体并且表现出与磁体强的相互作用。铁磁固定层的磁矩方向由相邻的AFM层固定，并且在其相关的磁性隧道结(MTJ)元件运行期间不会改变。在某些实施例中，使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积方法形成的铁磁固定层包括钴铁硼(CoFeB)、CoFeTa、NiFe、Co、CoFe、CoPt、Ni、Co和Fe的合金、这些的组合等的一个或多个层。但是，可以利用任何合适的材料和制造方法。

在铁磁固定层上方形成隧穿层。隧穿层足够薄，使得当施加偏压时电子能够穿过隧穿层。在某些实施例中，隧穿层包括氧化镁(MgO)、氧化铝(Al₂O₃)、氮化铝(AlN)、氮氧化铝(AlON)、氧化铪(HfO₂)或氧化锆(ZrO₂)，并且可以使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺沉积。可以沉积隧穿层至约

和约

之间的厚度。

在隧穿层上方形成铁磁性自由层。铁磁性自由层的磁矩方向未固定，因为在铁磁性自由层附近不存在反铁磁性材料。因此，该层的磁取向是可调整的，因此该层称为自由层。在至少一个实施例中，铁磁自由层的磁矩的方向平行于或反平行于铁磁固定层的磁矩的固定方向自由旋转。使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺形成的铁磁自由层可以包括类似于铁磁固定层中的材料的铁磁材料，并且可以包括诸如钴、镍、铁或硼的材料。但是，可以利用任何合适的材料和沉积方法。

一旦已经形成MTJ结构603，则在铁磁自由层上方形成顶部电极605，以提供至结构的其它部分的电连接以用于电布线。顶部电极605包括导电材料。在一些实施例中，就组成而言，顶部电极605类似于底部电极601。例如，在一些实施例中，顶部电极605包括钛(Ti)、钽(Ta)、铂(Pt)、钌(Ru)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钼(Mo)、它们的合金或它们的组合。但是，可以利用任何合适的材料。

图6额外示出了在顶部电极605上方放置并且图案化的第二光刻胶607。在实施例中，第二光刻胶607可以类似于第一光刻胶115，诸如通过可以是如以上关于图1所描述的那样放置并且图案化的具有底部抗反射涂层、中间硬掩模层和顶部感光材料的三层光刻胶。但是，可以利用任何合适的材料或材料的组合。

在实施例中，可以将第二光刻胶607放置和图案化为具有约40nm和约60nm之间或约30nm和约55nm之间或不大于50nm的第四宽度W4。此外，可以将第二光刻胶607放置为使得第二光刻胶607的第一中心线609与底部电极通孔501的第二中心线611对准。因此，第二光刻胶607位于底部电极通孔501正上方居中。但是，可以利用任何合适的宽度和任何合适的对准。

图7A示出了一旦已经放置第二光刻胶607，则可以使用第二光刻胶607作为掩模图案化下面的层，其中第二光刻胶607的中心线609转移至顶部电极605、MTJ结构603和底部电极601。在实施例中，可以使用一个或多个各向异性蚀刻工艺(诸如反应离子蚀刻)图案化下面的层。但是，可以利用任何合适的蚀刻工艺。

在实施例中，一个或多个蚀刻工艺可以继续图案化顶部电极605、MTJ结构603和底部电极601。在各向异性蚀刻工艺之后，顶部电极605可以形成为具有约30nm和约50nm之间的第五宽度W5，MTJ结构603可以形成为具有约40nm和约60nm之间的第六宽度W6，并且底部电极601可以形成为具有约45nm和约65nm之间的第七宽度W7。但是，可以利用任何合适的宽度。

图7A额外示出了一旦一个或多个蚀刻工艺已经用于图案化底部电极601，则可以继续一个或多个蚀刻工艺以蚀刻至第二介电层111中。在实施例中，一个或多个蚀刻工艺可蚀刻至第二介电层111中至约

和约

之间的第三距离D3。但是，可以利用任何合适的距离。

一旦一个或多个蚀刻工艺已经用于图案化顶部电极605、MTJ结构603、底部电极601和第二介电层111，则可以去除第二光刻胶607(如果在先前的蚀刻工艺期间尚未去除)。在实施例中，可以使用灰化工艺去除第二光刻胶607，由此第二光刻胶607的温度升高，直至第二光刻胶607经历热分解，然后可以容易地将其去除的。但是，可以利用任何合适的去除工艺。

然而，通过形成与底部电极通孔501相邻的间隔件401，可以在降低暴露和/或损坏底部电极通孔501的风险的情况下实施第二介电层111的蚀刻。因此，在没有风险的情况下，底部电极通孔501可以具有减小的宽度。例如，底部电极通孔501可以具有比底部电极601的第七宽度W7小至少间隔件401的厚度的第三宽度W3(见图5)。

图7B示出了图7A所示的结构的顶视图。从该视图可以看出，顶部电极605完全覆盖间隔件401(在顶视图中看不到)。此外，底部电极通孔501位于顶部电极605下方居中。因此，间隔件401在第二介电层111的蚀刻期间可以有助于防止对底部电极通孔501的不期望的蚀刻和损坏。

图8示出了一旦已经蚀刻第二介电层111并且已经去除第二光刻胶607，则可以在结构上方沉积覆盖层801。在实施例中，覆盖层801可以是诸如氮化硅、氮化碳硅、氧化碳硅、氮化碳等或它们的组合的材料，并且可以使用诸如原子层沉积、化学汽相沉积、物理汽相沉积、这些的组合等的沉积工艺将其沉积至约

和约

一旦已经形成覆盖层801，则可以沉积第四介电层803以覆盖覆盖层801。在实施例中，第四介电层803可以包括诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)、这些的组合等的材料，但是可以使用任何合适的电介质。第四介电层803可以使用诸如PECVD的工艺形成，但是也可以使用诸如LPCVD的其它工艺。

图9示出了一旦已经沉积第四介电层803，则平坦化第四介电层803和覆盖层801，以至少部分暴露顶部电极605。在实施例中，可以使用化学机械抛光工艺平坦化第四介电层803。但是，可以利用任何合适的平坦化工艺，诸如机械研磨、回蚀工艺等。

一旦已经暴露顶部电极605，则可以在第四介电层803上方沉积第五介电层901。在实施例中，第五介电层901可以包括诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)、这些的组合等的材料，但是可以使用任何合适的电介质。第五介电层901可以使用诸如PECVD的工艺形成，但是可以可选地使用诸如LPCVD的其它工艺。

图10示出了一旦已经沉积第五介电层901，则形成顶部接触件1001。在实施例中，顶部接触件1001使用镶嵌或双重镶嵌工艺形成，由此在第五介电层901内形成开口，开口填充有诸如阻挡层的一种或多种导电材料以及诸如铜、铝、钨、这些的组合等的填充材料。一旦已经填充开口，则可以使用例如化学机械抛光工艺去除阻挡层和填充材料的过量材料。但是，可以利用任何合适的方法。

图11示出了另一实施例，其中，代替放置为使得其位于底部电极通孔501上方居中的第二光刻胶607，第二光刻胶607从底部电极通孔501上方居中偏移。因此，第二光刻胶607的第一中心线609从底部电极通孔501的第二中心线611偏移约3nm和约10nm之间的第四距离D4。但是，可以利用任何合适的距离。

图12A示出了使用图11中的偏移的第二光刻胶607图案化顶部电极605、MTJ结构603和底部电极601。在实施例中，可以如以上关于图7A所描述的那样实施图案化顶部电极605、MTJ结构603和底部电极601。例如，一个或多个反应离子蚀刻可以用于依次蚀刻穿过顶部电极605、MTJ结构603、底部电极601和第二介电层111。但是，可以利用任何合适的工艺。

然而，在该实施例中，代替完全覆盖间隔件401的底部电极601，在图案化工艺期间，间隔件401的沿一侧的顶面未被覆盖或部分未被覆盖，而间隔件401的另一侧保持由底部电极601完全覆盖。在一些实施例中，间隔件401的顶面可以暴露约

和约

之间的第五距离D5。但是，可以利用任何合适的距离。

图12B示出了图12A的结构的顶视图。在顶视图中可以看出，顶部电极605从底部电极通孔501偏移，并且间隔件401的部分沿一侧由顶部电极605暴露，同时沿另一侧由顶部电极605覆盖。因此，即使顶部电极605从底部电极通孔501偏移，仍然可以保护底部电极通孔501。

图13示出了又一实施例，其中，第一开口201形成为仅部分延伸通过第二介电层111而不延伸至第一介电层109中，而不是穿过第二介电层111一直延伸至第一介电层109中。在实施例中，可以如以上关于图2所描述的那样通过诸如一个或多个反应离子蚀刻实施第一开口201的形成。但是，可以利用任何其它合适的方法。

然而，在该实施例中，在蚀刻穿过第二介电层111之前停止蚀刻工艺，从而留下第二介电层111的位于第一开口201和第一介电层109之间的部分。在一些实施例中，第一开口201延伸至第二介电层111中约

和约

之间的第六距离D6。因此，第二介电层111的位于第一开口201和第一介电层109之间的部分具有约

和约

之间的第七距离D7。但是，可以利用任何合适的尺寸。

图14示出了进一步的处理步骤，其示出了沿第一开口201的侧壁的间隔件401的形成。在实施例中，可以如以上关于图3至图4所描述的那样形成间隔件401。例如，沉积间隔件401的材料以内衬第一开口201的侧壁，并且然后蚀刻该材料以去除材料的部分以形成间隔件401。但是，可以利用任何合适的方法。

然而，在该实施例中，在穿透第一介电层109之前，穿透沿第一开口201的底部和第一介电层109的间隔件401的材料的衬垫去除工艺也蚀刻穿过第二介电层111。因此，间隔件401形成为完全位于第二介电层111内而不延伸至第一介电层109中。此外，间隔件401可以通过第七距离D7与第一介电层109间隔开。但是，可以利用任何合适的距离。

图15A示出了在完全在第二介电层111内形成间隔件401之后形成底部电极通孔501、底部电极601、MTJ结构603和顶部电极605。在实施例中，可以如以上关于图5和图6所描述的那样形成底部电极通孔501、底部电极601、MTJ结构603和顶部电极605。例如，沉积顶部电极605、MTJ结构603和底部电极601的材料，将光刻胶放置并且图案化为与底部电极通孔501居中，并且然后蚀刻顶部电极605、MTJ结构603和底部电极601的材料。但是，可以利用任何合适的工艺。

图15B示出了图15A的结构的顶视图。从该视图可以看出，顶部电极605完全覆盖间隔件401(在顶视图中看不到)。此外，底部电极通孔501位于顶部电极605下方居中。因此，间隔件401在第二介电层111的蚀刻期间可以有助于防止对底部电极通孔501的不期望的蚀刻和损坏。

图16A示出了又一实施例，其中，在第二介电层111内形成间隔件，并且在蚀刻顶部电极605、MTJ结构603和底部电极601期间，在第二介电层111中也部分暴露间隔件401的顶面。在该实施例中，如以上关于图13至图14所描述的那样形成间隔件401，其中完全在第二介电层111内形成不延伸至第一介电层109中的间隔件401。但是，任何合适的工艺可以用于形成间隔件401。

此外，在该实施例中，将第二光刻胶607放置并且图案化为从如以上关于图11至图12A所描述的底部电极通孔501的第二中心线611偏移。此外，使用偏移的第二光刻胶607图案化顶部电极605、MTJ结构603和底部电极601，从而导致间隔件401的顶面的部分暴露(例如，通过第五距离D5的量)。但是，可以利用任何合适的工艺。

图16B示出了图16A的结构的顶视图。从顶视图可以看出，顶部电极605从底部电极通孔501偏移，并且间隔件401的部分沿一侧由顶部电极605暴露，同时沿另一侧由顶部电极605覆盖。因此，即使顶部电极605从底部电极通孔501偏移，仍然可以保护底部电极通孔501。

图17A示出了又一实施例，其中，扩大第二光刻胶607的宽度，从而使得蚀刻第二介电层111沿间隔件401留下第二介电层111的层，以提供额外的保护。在该实施例中，可以如以上关于图1至图6所讨论的那样开始该工艺，其中间隔件401形成为完全位于第二介电层111中并且至少部分位于第一介电层109内。但是，当放置并且图案化第二光刻胶607时，第二光刻胶607扩大至约25nm和约80nm之间的第八宽度W8。但是，可以利用任何合适的宽度。

一旦已经放置并且图案化第二光刻胶607，则然后第二光刻胶607用于图案化顶部电极605、MTJ结构603、底部电极601和第二介电层111。例如，一个或多个蚀刻工艺可以用于蚀刻顶部电极605、MTJ结构603、底部电极601和第二介电层111的材料。因此，顶部电极605可以形成为具有约25nm和约70nm之间的第九宽度W9，MTJ结构603可以形成为具有约25nm和约75nm之间的第十宽度W10，并且底部电极601可以形成为具有约25nm和约80nm之间的第十一宽度W11。但是，可以利用任何合适的宽度。

然而，在该实施例中，第二光刻胶607的扩大的宽度(例如，第八宽度W8)使得蚀刻工艺沿间隔件401的侧壁留下第二介电层111的部分。此外，第二介电层111将具有与间隔件401相邻并且在底部电极601下方约

和约

之间的第六距离D6的宽度。但是，可以利用任何合适的尺寸。

图17C示出了图17B的结构的顶视图。可以看出，在该实施例中，顶部电极605不仅位于底部电极通孔501和间隔件401上面，而且位于第二介电层111的部分上面。通过位于第二介电层111的部分上面，第二介电层111的部分帮助间隔件401保护底部电极通孔501在蚀刻工艺期间免受损坏。

图18A示出了又一实施例，其中，第二介电层111的部分保留在间隔件401的顶部旁边(类似于图17A至图17C所示的实施例)。例如，在该实施例中，如以上关于图17A至图17C所描述的那样放置并且图案化第二光刻胶607。但是，在该实施例中，如以上关于图11至图12B所描述的那样偏移放置并且图案化第二光刻胶607。

鉴于偏移放置以及第二光刻胶607的图案化，虽然间隔件401将保持由底部电极601覆盖，但是第二介电层111的与间隔件401的第一侧相邻的部分可以从间隔件401延伸出比与间隔件401的第二侧相邻的部分更小的距离。例如，在间隔件401的第一侧上，第二介电层111可以延伸至约

和约

之间的第七距离D7，而在间隔件401的第二侧上，第二介电层111可以延伸至约

和约

之间的第八距离D8。但是，可以利用任何合适的距离。

图18B示出了图18A的结构的顶视图。可以看出，顶部电极605从底部电极通孔501偏移，但是仍然完全覆盖间隔件401。此外，除了间隔件401之外，顶部电极605覆盖第二介电层111的部分。但是，在该实施例中，顶部电极605沿间隔件401的第一侧比沿间隔件401的第二侧覆盖更少的第二介电层111。

图19A示出了又一实施例，其中，工艺沿间隔件401的侧壁留下第二介电层111的部分，类似于以上关于图17A至图17C所描述的实施例。但是，在该实施例中，间隔件401没有形成为完全穿过第二介电层111并且至第一介电层109中，而是形成为完全形成在第二介电层111内而不延伸至第一介电层109中。例如，可以如以上关于图13至图14所描述的那样形成间隔件401。但是，可以利用任何合适的工艺。

图19B示出了图19A的结构的顶视图。可以看出，在该实施例中，顶部电极605不仅位于底部电极通孔501和间隔件401上面，而且位于第二介电层111的部分上面。通过位于第二介电层111的部分上面，第二介电层111的部分帮助间隔件401保护底部电极通孔501在蚀刻工艺期间免受损坏。

图20A示出了又一实施例，其中，工艺沿间隔件401的侧壁留下第二介电层111的部分，类似于以上关于图18A至图18B所描述的实施例。但是，在该实施例中，间隔件401没有形成为完全穿过第二介电层111并且至第一介电层109中，而是形成为完全形成在第二介电层111内而不延伸至第一介电层109中。例如，可以如以上关于图13至图14所描述的那样形成间隔件401。但是，可以利用任何合适的工艺。

图20B示出了图20A的结构的顶视图。可以看出，顶部电极605从底部电极通孔501偏移并且完全覆盖间隔件401。此外，除了间隔件401之外，顶部电极605覆盖第二介电层111的部分。但是，在该实施例中，顶部电极605沿间隔件401的第一侧比沿间隔件401的第二侧覆盖更少的第二介电层111。

通过利用底部电极通孔501旁边的间隔件401，可以保护底部电极通孔501免于蚀刻工艺。这种保护允许底部电极通孔501可以形成为更小的尺寸，而不必担心不期望的损坏，从而允许扩大用于蚀刻工艺的工艺窗口。

根据实施例，制造半导体器件的方法包括：在导线上方形成第一介电层和第二介电层；至少在第二介电层内形成第一开口；沿第一开口的侧壁形成间隔件，间隔件包括介电材料；用导电材料填充第一开口，导电材料与导线物理接触；在导电材料上方形成底部电极；在底部电极上方形成MTJ结构；以及在MTJ结构上方形成顶部电极。在实施例中，形成第一开口至少在第一介电层内形成第一开口。在实施例中，形成第一开口在第一介电层的外部形成第一开口。在实施例中，形成间隔件还包括：沉积用于间隔件的材料；以及从水平表面去除材料的部分。在实施例中，顶部电极具有与导电材料的中心线对准的中心线。在实施例中，顶部电极具有从导电材料的中心线偏移的中心线。在实施例中，间隔件的至少部分由底部电极暴露。

根据另一实施例，制造半导体器件的方法包括：在导线上方形成至少部分穿过第一介电层的第一开口；用介电材料内衬第一开口；蚀刻介电材料以形成间隔件并且暴露导线；在第一开口内形成通孔；在通孔上方形成磁性隧道结(MTJ)结构；以及蚀刻MTJ结构和第一介电层。在实施例中，形成第一开口额外形成了穿过第二介电层的第一开口，第二介电层位于导线和第一介电层之间。在实施例中，蚀刻MTJ结构和第一介电层暴露间隔件的顶面。在实施例中，用介电材料内衬第一开口用氮化硅内衬第一开口。在实施例中，在蚀刻介电材料以形成间隔件之后，间隔件仅位于第一介电层内。在实施例中，蚀刻MTJ结构和第一介电层暴露间隔件的顶面。在实施例中，在蚀刻MTJ结构和第一介电层之后，第一介电层的部分保持与间隔件的顶面相邻。

根据又一实施例，半导体器件包括：导线，位于衬底上方；间隔件，位于导线上方并且与导线间隔开，间隔件至少位于第一介电层内；通孔，延伸穿过间隔件以使得与导线物理接触；底部电极，与通孔物理接触；MTJ结构，与底部电极物理接触；以及顶部电极，与MTJ结构物理接触。在实施例中，间隔件的顶面由底部电极覆盖。在实施例中，间隔件的顶面至少部分由底部电极暴露。在实施例中，间隔件完全位于第一介电层内。在实施例中，间隔件位于与第一介电层不同的第二介电层内。在实施例中，底部电极具有比通孔的宽度大第一距离的宽度，第一距离至少与间隔件的厚度一样大。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims

1.一种制造半导体器件的方法，所述方法包括：

在导线上方形成第一介电层和第二介电层；

至少在所述第二介电层内形成第一开口；

沿所述第一开口的侧壁形成间隔件，所述间隔件包括介电材料；

用导电材料填充所述第一开口，所述导电材料与所述导线物理接触；

在所述导电材料上方形成底部电极；

在所述底部电极上方形成磁性隧道结结构；以及

在所述磁性隧道结结构上方形成顶部电极。

2.根据权利要求1所述的方法，其中，所述形成所述第一开口至少在所述第一介电层内形成所述第一开口。

3.根据权利要求1所述的方法，其中，所述形成所述第一开口在所述第一介电层的外部形成所述第一开口。

4.根据权利要求1所述的方法，其中，所述形成所述间隔件还包括：

沉积用于所述间隔件的材料；以及

从水平表面去除所述材料的部分。

5.根据权利要求1所述的方法，其中，所述顶部电极具有与所述导电材料的中心线对准的中心线。

6.根据权利要求1所述的方法，其中，所述顶部电极具有从所述导电材料的中心线偏移的中心线。

7.根据权利要求6所述的方法，其中，所述间隔件的至少部分由所述底部电极暴露。

8.一种制造半导体器件的方法，所述方法包括：

在导线上方形成至少部分穿过第一介电层的第一开口；

用介电材料内衬所述第一开口；

蚀刻所述介电材料以形成间隔件并且暴露所述导线；

在所述第一开口内形成通孔；

在所述通孔上方形成磁性隧道结(MTJ)结构；以及

蚀刻所述磁性隧道结结构和所述第一介电层。

9.根据权利要求8所述的方法，其中，所述形成所述第一开口额外形成了穿过第二介电层的所述第一开口，所述第二介电层位于所述导线和所述第一介电层之间。

10.一种半导体器件，包括：

导线，位于衬底上方；

间隔件，位于所述导线上方并且与所述导线间隔开，所述间隔件至少位于第一介电层内；

通孔，延伸穿过所述间隔件以使得与所述导线物理接触；

底部电极，与所述通孔物理接触；

磁性隧道结结构，与所述底部电极物理接触；以及

顶部电极，与所述磁性隧道结结构物理接触。