JP2022546269A - Ｍｔｊを含むデバイスのための多層底部電極 - Google Patents

Ｍｔｊを含むデバイスのための多層底部電極 Download PDF

Info

Publication number
JP2022546269A
JP2022546269A JP2022510219A JP2022510219A JP2022546269A JP 2022546269 A JP2022546269 A JP 2022546269A JP 2022510219 A JP2022510219 A JP 2022510219A JP 2022510219 A JP2022510219 A JP 2022510219A JP 2022546269 A JP2022546269 A JP 2022546269A
Authority
JP
Japan
Prior art keywords
bottom electrode
layer
containing layer
electrode metal
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022510219A
Other languages
English (en)
Inventor
ドリス、ブルース
スワンナシリ、シティマ
マーチャック、ナタン
ハシェミ、ポウヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022546269A publication Critical patent/JP2022546269A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Magnetic Heads (AREA)

Abstract

磁気トンネル接合（ＭＴＪ）を含むデバイスのための多層底部電極が提供され、この多層底部電極は、下から上に、第１の直径を有し第１の底部電極金属含有層の残存部分で構成されたベース・セグメント、第２の直径を有し第２の底部電極金属含有層の残存部分で構成された中間セグメント、および第３の直径を有し第３の底部電極金属含有層の残存部分で構成された頂部セグメントを含み、第１の直径が第２の直径よりも大きく、第３の直径が第２の直径以下である。各多層底部電極のより広いベース・セグメントは、結果として得られる底部電極の傾斜または湾曲あるいはその両方を防止する。したがって、安定した底部電極が提供される。

Description

本発明は、メモリ構造体およびその形成方法に関する。より詳細には、本出願は、一部の実施形態において高アスペクト比を有する安定した多層底部電極を有する磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）構造体に関する。
ＭＲＡＭは、磁気記憶素子によってデータが記憶される不揮発性ランダム・アクセス・メモリ技術である。これらの素子は、典型的には、薄い誘電体層（すなわち、トンネル障壁）によって分離された、それぞれが磁化を保持することができる２つの強磁性プレートから形成されている。２つのプレートのうちの一方は、特定の極性に設定された永久磁石（すなわち、磁気基準層）であり、もう一方のプレートの磁化は、メモリを記憶するために外部磁場の磁化に一致するように変化することができる（すなわち、磁化自由層）。このような構成は、磁気トンネル接合（ＭＴＪ）ピラーとして知られている。最先端またはニューロモーフィックのコンピューティング・システムでは、ＭＴＪピラーは、一般に、後工程（ＢＥＯＬ）の構造に埋め込まれる。
ＭＲＡＭデバイスの製造では、ＭＴＪピラー材料（すなわち、磁気基準材料、トンネル障壁、磁気自由材料、およびＭＴＪキャップ材料）のブランケット層および頂部電極材料が、ＭＲＡＭデバイスの底部電極上に形成される。次いで、ブランケット層は、リソグラフィおよびエッチングによってパターニングされて、多層ＭＴＪピラー（磁気基準材料、トンネル障壁、磁気自由材料、およびＭＴＪキャップ材料の残存部分を含む）と、底部電極上に位置する頂部電極と、の材料スタックを提供する。
小さな底部電極は、側壁残留物のないＭＴＪピラーを得るための鍵である。理想的には、底部電極は、ＭＴＪピラーと良好に位置合わせされ、底部電極が完全にＭＴＪピラーの下にくるように、ＭＴＪピラーよりも小さい。底部電極はまた、下にある金属層に達することなく、ＭＴＪ材料スタックのオーバーエッチングおよびＭＴＪピラー側壁の洗浄を可能にするのに十分な誘電体厚さが存在するように、かなりの高さである必要がある。積極的にスケーリングされたＭＴＪピラーの場合、これは、高アスペクト比の底部電極特徴（すなわち、２対１より大きい高さ対直径の比）をもたらす。クリティカルディメンジョン（ＣＤ）が２０ｎｍに近づくと、ＭＴＪピラーの安定性が損なわれ、底部電極の傾斜または湾曲あるいはその両方が観察されるようになる。
底部電極が安定している（すなわち、傾斜または湾曲あるいはその両方がほとんどまたは全く観察されない）、ＭＴＪピラーを含むＭＲＡＭデバイスで使用するための底部電極を提供する必要がある。
磁気トンネル接合（ＭＴＪ）を含むデバイスのための多層底部電極が提供され、この多層底部電極は、下から上に、第１の直径を有し第１の底部電極金属含有層の残存部分で構成されたベース・セグメント、第２の直径を有し第２の底部電極金属含有層の残存部分で構成された中間セグメント、および第３の直径を有し第３の底部電極金属含有層の残存部分で構成された頂部セグメントを含み、第１の直径が第２の直径よりも大きく、第３の直径が第２の直径以下である。各多層底部電極のより広いベース・セグメントは、結果として得られる底部電極の傾斜または湾曲あるいはその両方を防止する。したがって、安定した底部電極が提供される。
本出願の一態様では、メモリ構造体が提供される。一実施形態では、メモリ構造体は、第１の相互配線誘電体材料層に埋め込まれた導電性構造体の表面に位置する多層底部電極を含み、多層底部電極は、第１の直径を有し第１の導電性材料で構成されたテーパ状ベース・セグメントと、第２の直径を有し第１の導電性材料とは組成が異なる第２の導電性材料で構成された中間セグメントと、第３の直径を有し第２の導電性材料とは組成が異なる第３の導電性材料で構成された頂部セグメントと、を含み、第１の直径が第２の直径よりも大きく、第３の直径が第２の直径以下である。第２の相互配線誘電体材料層は、多層底部電極の横方向に隣接して位置する。磁気トンネル接合（ＭＴＪ）ピラーは、多層底部電極の頂部セグメントの最頂面に位置し、頂部電極がＭＴＪピラー上に位置する。
別の実施形態では、メモリ構造体は、第１の相互配線誘電体材料層に埋め込まれた導電性構造体の表面に位置する多層底部電極を含み、多層底部電極は、第１の直径を有し第１の導電性材料で構成されたベース・セグメントと、第２の直径を有し第１の導電性材料とは組成が異なる第２の導電性材料で構成された中間セグメントと、第３の直径を有し第１の導電性材料および第２の導電性材料とは組成が異なる第３の導電性材料で構成された頂部セグメントと、を含み、第１の直径が第２の直径よりも大きく、第３の直径が第１の直径および第２の直径の両方よりも小さい。第２の相互配線誘電体材料層は、多層底部電極の横方向に隣接して位置する。磁気トンネル接合（ＭＴＪ）ピラーは、多層底部電極の頂部セグメントの最頂面に位置し、頂部電極がＭＴＪピラー上に位置する。
本出願の別の態様では、メモリ構造体を形成する方法が提供される。一実施形態では、本方法は、第１の相互配線誘電体材料層に埋め込まれた導電性構造体を含む相互配線レベルと、相互配線レベル上に位置する第１の底部電極金属含有層と、第１の底部電極金属含有層上に位置する第２の底部電極金属含有層と、第２の底部電極金属含有層上に位置する第３の底部電極金属含有層であって、第２の底部電極金属含有層が第１の底部電極金属含有層および第３の底部電極金属含有層の両方の導電性材料とは異なるエッチング速度を有する導電性材料で構成されている、前記第３の底部電極金属含有層と、第３の底部電極金属含有層上の誘電体ハード・マスク層と、を含む構造を形成することを含む。次に、パターニングされたマスクが誘電体ハード・マスク層上に形成され、パターニングされたマスクは、第１の相互配線誘電体材料層に埋め込まれた導電性構造体の上方に位置する。次いで、誘電体ハード・マスク層および第３の底部電極金属含有層は、第１のエッチング、およびエッチング・マスクとしてのパターニングされたマスクを使用してパターニングされて、第１のパターニングされた材料スタックを提供し、第１のパターニングされた材料スタックは、誘電体ハード・マスク材料部分および第３の底部電極金属含有部分を含む。次に、第２のエッチングが実行されて、多層底部電極が提供され、多層底部電極は、下から上に、第１の直径を有し第１の底部電極金属含有層の残存部分で構成されたテーパ状ベース・セグメントと、第２の直径を有し第２の底部電極金属含有層の残存部分で構成された中間セグメントと、第３の直径を有し第３の底部電極金属含有部分の残存部分で構成された頂部セグメントと、を含み、第１の直径が第２の直径よりも大きく、第３の直径が第２の直径以下である。
別の実施形態では、本方法は、第１の相互配線誘電体材料層に埋め込まれた導電性構造体を含む相互配線レベルと、相互配線レベル上に位置する第１の底部電極金属含有層と、第１の底部電極金属含有層上に位置し、第１の底部電極金属含有層よりも高い横方向トリム速度を有する第２の底部電極金属含有層と、第２の底部電極金属含有層上に位置し、第２の底部電極金属含有層よりも高い横方向トリム速度を有する第３の底部電極金属含有層と、第３の底部電極金属含有層上に位置する誘電体ハード・マスク層と、を含む構造を形成することを含む。次いで、パターニングされたマスクが誘電体ハード・マスク層上に形成され、パターニングされたマスクは、第１の相互配線誘電体材料層に埋め込まれた導電性構造体の上方に位置する。次に、パターニングされたマスクによって提供されるパターンが誘電体ハード・マスク層に転写されて、パターニングされたマスクの下に誘電体ハード・マスクが提供される。第１の底部電極金属含有層、第２の底部電極金属含有層、および第３の底部電極金属含有層のそれぞれは、次いで、パターニングされたハード・マスクをエッチング・マスクとして利用してパターニングされて、多層底部電極を提供し、多層底部電極は、下から上に、第１の直径を有し第１の底部電極金属含有層の残存部分で構成されたベース・セグメントと、第２の直径を有し第２の底部電極金属含有層の残存部分で構成された中間セグメントと、第３の直径を有し第３の底部電極金属含有層の残存部分で構成された頂部セグメントと、を含み、第１の直径が第２の直径より大きく、第３の直径が第１の直径および第２の直径の両方より小さい。
上述した方法の実施形態のいずれにおいても、第２の相互配線誘電体材料層を多層底部電極の横方向に隣接して形成することができ、別のパターニングされた材料スタックを第２の相互配線誘電体材料層上に形成することができ、別のパターニングされた材料スタックは、底部電極の頂部セグメントの最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラーおよび頂部電極を含む。一部の実施形態では、カプセル化ライナおよび第３の相互配線誘電体材料層が、第２のパターニングされた材料スタックの横方向に隣接して形成される。
本出願の一実施形態に従って用いることができる例示的な構造の断面図であり、例示的な構造は、第１の相互配線誘電体材料層に埋め込まれた導電性構造体を含む相互配線レベルの表面に位置する第１の底部電極金属含有層を含む。 第１の底部電極金属含有層上に第２の底部電極金属含有層を形成した後の図１の例示的構造の断面図である。 第２の底部電極金属含有層上に第３の底部電極金属含有層を形成した後の図２の例示的な構造の断面図である。 第３の底部電極金属含有層上に誘電体ハード・マスク層を形成した後の図３の例示的な構造の断面図である。 誘電体ハード・マスク層上に複数のパターニングされたマスクを形成した後の図４の例示的な構造の断面図であり、各パターニングされたマスクは、第１の相互配線誘電体材料層に埋め込まれた導電性構造体のうちの１つの上方に位置する。 複数の第１のパターニングされた材料スタックを提供するために、第１のエッチング、およびエッチング・マスクとしてのパターニングされたマスクを使用して誘電体ハード・マスク層および第３の底部電極金属含有層をパターニングした後の例示的な構造の断面図であり、各第１のパターニングされた材料スタックは、誘電体ハード・マスク材料部分および第３の底部電極金属含有部分を含む。 複数の多層底部電極を提供するために第２のエッチングを実行した後の図６の例示的な構造の断面図であり、各多層底部電極は、下から上に、第１の直径を有し第１の底部電極金属含有層の残存部分で構成されたテーパ状ベース・セグメントと、第２の直径を有し第２の底部電極金属含有層の残存部分で構成された中間セグメントと、第３の直径を有し第３の底部電極金属含有部分の残存部分で構成された頂部セグメントと、を含み、第１の直径が第２の直径より大きく、第３の直径が第２の直径以下である。 各多層底部電極の横方向に隣接する第２の相互配線誘電体材料層を形成し、第２の相互配線誘電体材料層上に複数の第２のパターニングされた材料スタックを形成した後の図７の例示的な構造の断面図であり、各第２のパターニングされた材料スタックは、下にある底部電極のうちの１つの頂部セグメントの最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラーおよび頂部電極を含む。 各第２のパターニングされた材料スタックの横方向に隣接するカプセル化ライナおよび第３の相互配線誘電体材料層を形成した後の図８の例示的な構造の断面図である。 本出願の別の実施形態に従って用いることができる例示的な構造の断面図であり、例示的な構造は、第１の相互配線誘電体材料層に埋め込まれた導電性構造体を含む相互配線レベルの表面に位置する第１の底部電極金属含有層を含む。 第１の底部電極金属含有層上に第２の底部電極金属含有層を形成した後の図１０の例示的な構造の断面図であり、第２の底部電極金属含有層は、第１の底部電極金属含有層よりも高い横方向トリム速度を有する。 第２の底部電極金属含有層上に第３の底部電極金属含有層を形成した後の図１１の例示的な構造の断面図であり、第３の底部電極金属含有層は、第２の底部電極金属含有層よりも高い横方向トリム速度を有する。 第３の底部電極金属含有層上に誘電体ハード・マスク層を形成し、誘電体ハード・マスク層上に複数のパターニングされたマスクを形成した後の図１２の例示的な構造の断面図であり、各パターニングされたマスクは、第１の相互配線誘電体材料層に埋め込まれた導電性構造体のうちの１つの上方に位置する。 各パターニングされたマスクによって提供されるパターンを誘電体ハード・マスク層に転写して、各パターニングされたマスクの下に複数の誘電体ハード・マスクを設けた後の、図１３の例示的な構造の断面図である。 複数の多層底部電極を提供するために、各パターニングされたハード・マスクをエッチング・マスクとして利用してエッチングを実行した後の図１４の例示的な構造の断面図であり、各多層底部電極は、下から上に、第１の直径を有し第１の底部電極金属含有層の残存部分で構成されたベース・セグメントと、第２の直径を有し第２の底部電極金属含有層の残存部分で構成された中間セグメントと、第３の直径を有し第３の底部電極金属含有層の残存部分で構成された頂部セグメントと、を含み、第１の直径が第２の直径よりも大きく、第３の直径が第１の直径および第２の直径の両方よりも小さい。 各多層底部電極の横方向に隣接する第２の相互配線誘電体材料層を形成し、第２の相互配線誘電体材料層上に複数のパターニングされた材料スタックを形成した後の図１５の例示的な構造の断面図であり、各パターニングされた材料スタックは、下にある底部電極のうちの１つの頂部セグメントの最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラーおよび頂部電極を含む。 各パターニングされた材料スタックの横方向に隣接するカプセル化ライナおよび第３の相互配線誘電体材料層を形成した後の図１６の例示的な構造の断面図である。
本出願について、ここで、以下の議論および本出願に添付される図面を参照することによって、より詳細に説明する。本出願の図面は、例示目的のためにのみ提供されており、したがって、図面は縮尺通りには描かれていないことに留意されたい。同様の要素および対応する要素は、同様の参照番号によって参照されることにも留意されたい。
以下の説明では、本出願の様々な実施形態の理解を提供するために、特定の構造、構成要素、材料、寸法、処理ステップおよび技術などの多数の具体的な詳細が記載される。しかしながら、本出願の様々な実施形態は、これらの特定の詳細なしに実施され得ることが当業者によって理解されよう。他の例では、本出願を不明瞭にすることを避けるために、よく知られている構造または処理ステップについては詳細に説明していない。
層、領域または基板としての要素が別の要素の「上に（on）」または「上方に（over）」あると言及される場合、それは他の要素の直接上にあってもよく、または介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直ぐ上に（directly on）」または「直ぐ上方に（directly over）」あると言及される場合は、介在する要素は存在しない。ある要素が別の要素の「下に（beneath）」または「下方に（under）」あると言及される場合、それは他の要素の直下または直ぐ下にあってもよく、または介在する要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素の「直下（directly beneath）」または「直ぐ下（directly under）」にあると言及される場合は、介在する要素は存在しない。
本出願の図面は、例えばＭＲＡＭなどのメモリ構造体が形成されるメモリ・デバイスの領域を示すことに留意されたい。非メモリ・デバイスの領域が本出願の図面に示されるメモリ・デバイスの領域の横方向に隣接して位置していてもよい。本出願は、メモリ・アレイのための複数の底部電極を形成することを説明および図示しているが、本出願は、単一のメモリ構造体のための単一の底部電極が形成される実施形態を企図していることにさらに留意されたい。
最初に図１を参照すると、本出願の実施形態に従って用いることができる例示的な構造が示されている。図１の例示的な構造は、第１の相互配線誘電体材料層１０に埋め込まれた導電性構造体１２を含む相互配線レベルＬｎの表面に位置する第１の底部電極金属含有層１４Ｌを含む。
図面には示されていないが、金属レベルが相互配線レベルＬｎの下に位置することができる。一部の実施形態において、ｎが１の場合、金属レベルは、中間工程（ＭＯＬ）レベルである。他の実施形態において、ｎが２、３、４などの場合、金属レベルは、相互配線レベルＬｎの下に位置するより低い相互配線レベルである。いずれの実施形態においても、金属レベルは、前工程（ＦＥＯＬ）レベル（図示せず）に存在する下にあるＣＭＯＳデバイス（図示せず）に直接的または間接的に接続された、少なくとも１つの金属レベル導電性構造体が内部に埋め込まれた誘電体材料層を含む。
ｎが１の場合、金属レベルの誘電体材料層は、例えば、二酸化ケイ素、ドープされていないケイ酸塩ガラス（ＵＳＧ）、フルオロケイ酸塩ガラス（ＦＳＧ）、ホウリンケイ酸塩ガラス（ＢＰＳＧ）、スピン・オン低ｋ誘電体層、化学気相堆積（ＣＶＤ）低ｋ誘電体層またはそれらの任意の組合せなどのＭＯＬ誘電体材料で構成することができる。本出願全体を通して使用される「低ｋ」という用語は、４．０未満の誘電率を有する誘電体材料を意味する（本明細書で表現されるすべての誘電率は、真空中で測定される）。また、このような実施形態（すなわち、ｎが１の場合）では、少なくとも１つの金属レベルの導電性構造体は、例えば、タングステン（Ｗ）、コバルト（Ｃｏ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、またはこれらの合金などのコンタクト金属もしくはコンタクト金属合金を含むコンタクト構造体である。
ｎが１よりも大きい場合、金属レベルの誘電体材料層は、例えば、二酸化ケイ素、シルセスキオキサン、Ｓｉ、Ｃ、ＯおよびＨの原子を含むＣドープ酸化物（すなわち、有機ケイ酸塩）、熱硬化性ポリアリーレン・エーテル、またはこれらの多層などの相互配線誘電体材料で構成することができる。「ポリアリーレン」という用語は、本出願において、結合、縮合環、または例えば酸素、硫黄、スルホン、スルホキシド、カルボニルなどの不活性連結基によって互いに連結されたアリール部分または不活性置換アリール部分を示すために使用される。また、このような実施形態において（すなわち、ｎが１よりも大きい場合）、少なくとも１つの金属レベルの導電性構造体は、導電性金属または導電性金属合金で構成される。本出願で使用することができる導電性材料の例としては、銅（Ｃｕ）、アルミニウム（Ａｌ）またはタングステン（Ｗ）が挙げられ、導電性金属合金の例としては、Ｃｕ－Ａｌ合金が挙げられる。
相互配線レベルＬｎの第１の相互配線誘電体材料層１０は、金属レベルの誘電体材料層について上述した相互配線誘電体材料のうちの１つで構成することができる。第１の相互配線誘電体材料層１０に埋め込まれた導電性構造体１２は、少なくとも１つの金属レベルの導電性構造体について上述した導電性金属または金属合金のうちの１つで構成することができる。
一部の実施形態では、拡散バリア・ライナ（図示せず）が、導電性構造体１２の側壁および底壁に沿って形成される。一部の実施形態では、図１に示すように、拡散バリア・ライナは、存在しない。拡散バリア・ライナは、拡散バリア材料（すなわち、銅などの導電性材料が拡散するのを防止するバリアとして働く材料）で構成される。拡散バリア・ライナを提供する際に使用することができる拡散バリア材料の例としては、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｗ、またはＷＮが挙げられるが、これらに限定されない。一部の実施形態では、拡散バリア材料は、拡散バリア材料の材料スタックを含むことができる。一例では、拡散バリア材料は、Ｔａ／ＴａＮのスタックで構成することができる。
金属レベルおよび相互配線レベルＬｎは、当業者によく知られている従来のプロセスを利用して形成することができる。本出願の方法を不明瞭にしないように、金属レベルおよび相互配線レベルＬｎを形成するために使用される技術は、本明細書では提供されない。一実施形態では、金属レベルおよび相互配線レベルＬｎの両方を形成する際にダマシン・プロセスを使用することができる。ダマシン・プロセスは、誘電体材料に開口部を形成することと、コンタクト金属含有材料または導電性金属含有材料のいずれかで開口部を充填することと、必要に応じて、例えば化学機械研磨（ＣＭＰ）または研削あるいはその両方などの平坦化プロセスを実行することと、を含むことができる。一部の実施形態では、各導電性構造体１２は、第１の相互配線誘電体材料層１０の最頂面と同一平面上にある最頂面を有する。
相互配線レベルＬｎを形成した後、第１の底部電極金属含有層１４Ｌが相互配線レベルＬｎ上に形成され、第１の底部電極金属含有層１４Ｌは、相互配線レベルＬｎの全体にわたって形成された連続層である。図１に示されているように、第１の底部電極金属含有層１４Ｌは、第１の相互配線誘電体材料層１０上だけでなく各導電性構造体１２上にも形成されている。
第１の底部電極金属含有層１４Ｌは、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、ＷまたはＷＮを含むがこれらに限定されない第１の導電性材料で構成されている。第１の底部電極金属含有層１４Ｌは、１０ｎｍ～１００ｎｍとすることができる第１の厚さを有する。一例では、第１の底部電極金属含有層１４Ｌは、ＴａＮ、ＴｉＮまたはＷのうちの１つで構成され、２０ｎｍ～３０ｎｍの第１の厚さを有する。第１の底部電極金属含有層１４Ｌは、例えば、スパッタリング、化学気相堆積（ＣＶＤ）、またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスによって形成することができる。
ここで図２を参照すると、第１の底部電極金属含有層１４Ｌ上に第２の底部電極金属含有層１６Ｌを形成した後の図１の例示的な構造が示されている。図２に示すように、第２の底部電極金属含有層１６Ｌは、第１の底部電極金属含有層１４Ｌ上の全体に形成された連続層である。
第２の底部電極金属含有層１６Ｌは、第１の底部電極金属含有層１４Ｌを提供する第１の導電性材料とは組成が異なる第２の導電性材料で構成されている。したがって、第２の底部電極金属含有層１６Ｌは、第１の底部電極金属含有層１４Ｌとは異なるエッチング速度を有する。第２の底部電極金属含有層１６Ｌを提供する際に使用することができる例示的な第２の導電性材料としては、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、ＷまたはＷＮが挙げられるが、これらに限定されない。第２の底部電極金属含有層１６Ｌは、第１の厚さよりも薄い第２の厚さを有する。一実施形態では、第２の厚さは、１ｎｍ～２０ｎｍである。一例では、第１の底部電極金属含有層１４ＬがＴａＮ、ＴｉＮまたはＷのうちの１つで構成され、２０ｎｍ～３０ｎｍの第１の厚さを有する場合、第２の底部電極金属含有層１６Ｌは、Ｒｕで構成され、５ｎｍ～１０ｎｍの第２の厚さを有する。第２の底部電極金属含有層１６Ｌは、例えば、スパッタリング、化学気相堆積（ＣＶＤ）、またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスによって形成することができる。
ここで図３を参照すると、第２の底部電極金属含有層１６Ｌ上に第３の底部電極金属含有層１８Ｌを形成した後の図２の例示的な構造が示されている。図３に示すように、第３の底部電極金属含有層１８Ｌは、第２の底部電極金属含有層１６Ｌ上の全体に形成された連続層である。
第３の底部電極金属含有層１８Ｌは、少なくとも第２の底部電極金属含有層１６Ｌを提供する第２の導電性材料とは組成が異なる第３導電性材料で構成されている。第３の底部電極金属含有層１８Ｌを提供する第３の導電性材料は、第１の底部電極金属含有層１４Ｌを提供する第１の導電性材料と組成が同じであってもよく、または組成が異なっていてもよい。したがって、第３の底部電極金属含有層１８Ｌは、第２の底部電極金属含有層１６Ｌとは異なるエッチング速度を有し、第３の底部電極金属含有層１８Ｌのエッチング速度は、第１の底部電極金属含有層１４Ｌのエッチング速度と同じであっても、または異なっていてもよい。第３の底部電極金属含有層１８Ｌを提供する際に使用することができる例示的な第３の導電性材料としては、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、ＷまたはＷＮが挙げられるが、これらに限定されない。第３の底部電極金属含有層１８Ｌは、上述した第２の厚さおよび第１の厚さよりも厚い第３の厚さを有する。一例では、第３の厚さは、１００ｎｍ～３００ｎｍである。一例では、第１の底部電極金属含有層１４ＬがＴａＮ、ＴｉＮまたはＷのうちの１つで構成され、２０ｎｍ～３０ｎｍの第１の厚さを有し、第２の底部電極金属含有層１６ＬがＲｕで構成され、５ｎｍ～１０ｎｍの第２の厚さを有する場合、第３の底部電極金属含有層１８Ｌは、ＴａＮ、ＴｉＮまたはＷのうちの１つで構成され、１５０ｎｍ～２２５ｎｍの第３の厚さを有する。第３の底部電極金属含有層１８Ｌは、例えば、スパッタリング、化学気相堆積（ＣＶＤ）、またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスによって形成することができる。
ここで図４を参照すると、第３の底部電極金属含有層１８Ｌ上に誘電体ハード・マスク層２０Ｌを形成した後の図３の例示的な構造が示されている。誘電体ハード・マスク層２０Ｌは、第３の底部電極金属含有層１８Ｌの全体を覆う連続層である。誘電体ハード・マスク層２０Ｌは、例えば、二酸化シリコン、酸窒化シリコン、窒化シリコン、またはそれらの任意の組合せを含む誘電体ハード・マスク材料で構成される。
一部の実施形態では、誘電体ハード・マスク層２０Ｌは、例えば、化学気相堆積（ＣＶＤ）またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスを利用して形成することができる。誘電体ハード・マスク層２０Ｌは、５０ｎｍ～１５０ｎｍの厚さを有することができるが、誘電体ハード・マスク層２０Ｌの他の厚さが企図され、本出願で使用することができる。
ここで図５を参照すると、誘電体ハード・マスク層２０Ｌ上に複数のパターニングされたマスク２２を形成した後の図４の例示的な構造が示されており、各パターニングされたマスク２２は、第１の相互配線誘電体材料層１０に埋め込まれた導電性構造体１２のうちの１つの上方に位置している。各パターニングされたマスク２２は、隣接するマスクから離間され、例えば、ポジ型フォトレジスト材料、ネガ型フォトレジスト材料、またはハイブリッド型フォトレジスト材料などのフォトレジスト材料で構成されている。
各パターニングされたマスク２２は、リソグラフィによって形成することができる。リソグラフィは、パターニングすることが必要な材料または材料スタックにフォトレジスト材料を塗布することと、フォトレジスト材料を所望の照射パターンに露光することと、従来のレジスト現像剤を利用して露光されたフォトレジスト材料を現像することと、を含む。フォトレジスト材料は、例えば、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）またはスピン・オン・コーティングなどの堆積プロセスを利用して塗布することができる。
ここで図６を参照すると、複数の第１のパターニングされた材料スタックを提供するために、第１のエッチング、およびエッチング・マスクとしてのパターニングされたマスク２２を使用して誘電体ハード・マスク層２０Ｌおよび第３の底部電極金属含有層１８Ｌをパターニングした後の例示的な構造が示されており、各第１のパターニングされた材料スタックは、誘電体ハード・マスク材料部分２０Ｐおよび第３の底部電極金属含有部分１８Ｐを含む。第１のエッチングは、第２の底部電極金属含有層１６Ｌ上で停止する。一実施形態では、第１のエッチングは、反応性イオン・エッチング（ＲＩＥ）である。別の実施形態では、第１のエッチングは、プラズマ・エッチングである。
各第１のパターニングされた材料スタックの誘電体ハード・マスク材料部分２０Ｐは、誘電体ハード・マスク層２０Ｌの残存する（すなわち、エッチングされていない）部分で構成され、第３の底部電極金属含有部分１８Ｐは、第３の底部電極金属含有層１８Ｌの残存する（すなわち、エッチングされていない）部分で構成されている。誘電体ハード・マスク材料部分２０Ｐの最も外側の側壁は、第３の底部電極金属含有部分１８Ｐの最も外側の側壁に垂直に位置合わせされている。一部の実施形態では、各第１のパターニングされた材料スタック（１８Ｐ／２０Ｐ）は、下にある導電性構造体１２の幅（すなわち、直径）以下の幅（すなわち、直径）を有する。
第１のエッチングの後、例えば、エッチングまたは平坦化（すなわち、化学機械研磨（ＣＭＰ）または研削）などの材料除去プロセスを利用して、第１のパターニングされた材料スタック（１８Ｐ／２０Ｐ）から各パターニングされたマスク２２を除去することができる。各パターニングされたマスク２２は、第２の底部電極金属含有層１６Ｌおよび第１の底部電極金属含有層１４Ｌのパターニングの前または後に除去することができる。
ここで図７を参照すると、複数の多層底部電極１９Ｓを提供するために第２のエッチングを実行した後の図６の例示的な構造が示されており、各多層底部電極１９Ｓは、下から上に、第１の直径を有し第１の底部電極金属含有層１４Ｌ（以下、第１の底部電極金属含有材料１４）の残存部分で構成されたテーパ状ベース・セグメントＳ１と、第２の直径を有し第２の底部電極金属含有層１６Ｌ（以下、第２の底部電極金属含有材料１６）の残存部分で構成された中間セグメントＳ２と、第３の直径を有し第３の底部電極金属含有部分１８Ｐ（以下、第３の底部電極金属含有材料１８）の残存部分で構成された頂部セグメントＳ３と、を含み、第１の直径が第２の直径よりも大きく、第３の直径が第２の直径以下である。
「テーパ状ベース・セグメント」とは、各多層底部電極１９Ｓのベース・セグメントが、ベース・セグメントの最頂面からベース・セグメントの最底面まで外向きに傾斜している最も外側の側壁を有することを意味する。換言すれば、各多層底部電極のテーパ状ベース・セグメントＳ１は、下部部分の幅よりも小さい幅を有する上部部分を有するピラミッド形状である。
本出願の本ステップで使用される第２のエッチングは、テーパリングを引き起こす。第２のエッチングは、イオン・ビーム・エッチング（ＩＢＥ）または反応性イオン・エッチング（ＲＩＥ）とすることができる。一例では、ＩＢＥは、イオン・ビームが各第１のパターニングされた材料スタックの垂直な側壁に対して高い角度（すなわち、３５°～６５°）で方向付けられ、エッチングがそのような角度で実行されるように使用される。イオン・ビームを各第１のパターニングされた材料スタックの周りを回転させて、均一な「パターニング」を提供することができる。ＩＢＥ中に、第３の底部電極金属含有部分１８Ｐがトリミングされ、第２の底部電極金属含有層１６Ｌおよび第１の底部電極金属含有層１４Ｌがエッチングされて、図７に示す多層底部電極１９Ｓが提供される。各多層底部電極１９Ｓの頂部セグメントＳ３および中間セグメントＳ２は、円筒形状であってもよいが、他の非対称形状も可能であり、本出願において、各多層底部電極１９Ｓの頂部セグメントＳ３および中間セグメントＳ２の形状として使用することができる。別の例では、反応性イオン・エッチング（ＲＩＥ）が使用され、反応性イオン・エッチングのパラメータは、テーパリングを引き起こし、本出願の多層底部電極１９Ｓを提供する。
本出願の一実施形態では、各多層底部電極１９Ｓのテーパ状ベース・セグメントＳ１の第１の直径は、２０ｎｍ～１５０ｎｍとすることができ、各多層底部電極１９Ｓの中間セグメントＳ２の第２の直径は、７ｎｍ～１２０ｎｍとすることができ、各多層底部電極１９Ｓの頂部セグメントＳ３の第３の直径は、６ｎｍ～１１０ｎｍとすることができる。本出願では、各多層底部電極１９Ｓのテーパ状ベース・セグメントＳ１は、第１の底部電極金属含有層１４Ｌについて上述した第１の高さを有し、各多層底部電極１９Ｓの中間セグメントＳ２は、第２の底部電極金属含有層１６Ｌについて上述した第２の高さを有し、各多層底部電極１９Ｓの頂部セグメントＳ３は、第３の底部電極金属含有層１８Ｌについて上述した第３の高さを有する。
各多層底部電極１９Ｓは、典型的には高アスペクト比を有する。「高アスペクト比」とは、多層底部電極１９Ｓが、２対１よりも大きい高さ対直径の比を有することを意味する（高さは、第１の高さ＋第２の高さ＋第３の高さであり、直径は、各多層底部電極１９Ｓのテーパ状下部セグメントＳ１の直径から決定される）。一例では、各多層底部電極１９Ｓは、４：１～１００：１のアスペクト比を有する。一部の実施形態では、各多層底部電極１９Ｓは、２対１以下（すなわち、１対１）のアスペクト比を有することができる。
各多層底部電極１９Ｓは、下にある導電性構造体１２のうちの１つと直接接触する。各多層底部電極１９Ｓは、下にある導電性構造体１２の幅よりも小さい幅を有する。各多層底部電極１９Ｓのより広いテーパ状ベース・セグメントＳ１は、結果として得られる底部電極１９Ｓの傾斜または湾曲あるいはその両方を防止する。したがって、安定した底部電極１９Ｓが提供される。
上述した第２のエッチングを実行した後、各誘電体ハード・マスク材料部分２０Ｐ、および前もって除去されていない場合は、各パターニングされたマスク２２は、１つまたは複数の材料除去プロセスを利用して除去することができる。一例では、第２のエッチング中に各パターニングされたマスク２２が存在する場合、各パターニングされたマスク２２および各誘電体ハード・マスク材料部分２０Ｐは、平坦化（すなわち、化学機械研磨（ＣＭＰ）または研削）を利用して除去することができる。別の例では、第２のエッチング中に各パターニングされたマスク２２が存在する場合、各パターニングされたマスク２２は、第１の材料除去プロセス（すなわち、化学ウェット・エッチング）を利用して除去することができ、その後、各誘電体ハード・マスク材料部分２０Ｐを、平坦化（すなわち、化学機械研磨（ＣＭＰ）または研削）などの第２の材料除去プロセスを利用して除去することができる。別の実施形態では、各パターニングされたマスク２２が第２のエッチングの前に除去されている場合、各誘電体ハード・マスク材料部分２０は、エッチング・プロセスまたは平坦化プロセス（すなわち、化学機械研磨（ＣＭＰ）または研削）を利用して除去することができる。
ここで図８を参照すると、各多層底部電極１９Ｓの横方向に隣接して第２の相互配線誘電体材料層２４を形成し、第２の相互配線誘電体材料層２４上に複数の第２のパターニングされた材料スタックを形成した後の図７の例示的な構造が示されており、各第２のパターニングされた材料スタックは、下にある底部電極１９Ｓのうちの１つの頂部セグメントＳ３の最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラー２６Ｐおよび頂部電極３４を含む。
相互配線レベルＬｎ上に形成された第２の相互配線誘電体材料層２４は、第１の相互配線誘電体材料層１０について上述した相互配線誘電体材料のうちの１つで構成することができる。一実施形態では、第２の相互配線誘電体材料層２４は、第１の相互配線誘電体材料層１０を提供する相互配線誘電体材料と組成が同じである相互配線誘電体材料で構成される。別の実施形態では、第２の相互配線誘電体材料層２４は、第１の相互配線誘電体材料層１０を提供する相互配線誘電体材料とは組成が異なる相互配線誘電体材料で構成される。第２の相互配線誘電体材料層２４は、第１の相互配線誘電体材料層１０を形成するための上述した堆積プロセスのうちの１つを利用して形成することができる。例えば、第２の相互配線誘電体材料層２４を提供する相互配線誘電体材料の堆積に続いて、ＣＭＰなどの平坦化プロセスが行われてもよい。第２の相互配線誘電体材料層２４は、各底部電極１９Ｓの頂部セグメントＳ３の最頂面と同一平面上にある最頂面を有する。
第２の相互配線誘電体材料層２４を形成した後、ＭＴＪ材料スタック（図示せず）および頂部電極金属含有層（図示せず）が形成される。ＭＴＪ材料スタックは、少なくとも磁化ピン止め層、トンネル障壁層、および磁化自由層を含むことができる。一部の実施形態では、ＭＴＪ材料スタックは、下から上に、磁化ピン止め層、トンネル障壁層、および磁化自由層を含む底部ピン止めＭＴＪ材料スタックである。任意選択の金属シード層（図示せず）も、底部ピン止めＭＴＪ材料スタック内に存在することができる。底部ピン止めＭＴＪ材料スタックでは、任意選択の金属シード層が磁化ピン止め層の下に形成される。底部ピン止めＭＴＪ材料スタックはまた、磁化自由層上に位置する非磁性スペーサ層（図示せず）、非磁性スペーサ層上に位置する第２の磁化自由層（図示せず）、または磁化自由層上もしくは第２の磁化自由層上に位置するＭＴＪキャップ層（図示せず）あるいはその組合せを含むことができる。
他の実施形態では、ＭＴＪ材料スタックは、下から上に、磁化自由層、トンネル障壁層、および磁化ピン止め層を含む頂部ピン止めＭＴＪ材料スタックである。このような実施形態では、頂部ピン止めＭＴＪ材料スタックはまた、磁化自由層の下に位置する任意選択の金属シード層、磁化自由層上に位置する非磁性スペーサ層、非磁性スペーサ層上に位置する第２の磁化自由層、または磁化ピン止め層上に位置するＭＴＪキャップ層あるいはその組合せを含むことができる。
ＭＴＪ材料スタックの様々な材料層は、例えば、スパッタリング、プラズマ原子層堆積（ＰＥＡＬＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）または物理的気相堆積（ＰＶＤ）などの１つまたは複数の堆積プロセスを利用することによって形成することができる。
任意選択の金属シード層は、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）またはそれらの合金および多層で構成することができる。一例では、任意選択の金属シード層は、白金（Ｐｔ）で構成される。
磁化ピン止め層は、固定磁化を有する。磁化ピン止め層は、高いスピン分極を示す１つまたは複数の金属を含む金属または金属合金（またはその積層体）で構成することができる。代替の実施形態では、磁化ピン止め層を形成するための例示的な金属としては、鉄、ニッケル、コバルト、クロム、ホウ素、またはマンガンが挙げられる。例示的な金属合金としては、上記で例示した金属を挙げることができる。別の実施形態では、磁化ピン止め層は、（１）金属または上述した金属を使用した金属合金あるいはその両方から形成された高スピン分極領域と、（２）強い垂直磁気異方性（強いＰＭＡ）を示す材料で構成された領域と、を有する多層構成とすることができる。使用することができる強いＰＭＡを有する例示的な材料としては、コバルト、ニッケル、白金、パラジウム、イリジウム、またはルテニウムなどの金属が挙げられ、交互層として配置することができる。強いＰＭＡ領域は、強いＰＭＡを示す合金を含むこともができ、例示的な合金としては、コバルト－鉄－テルビウム、コバルト－鉄－ガドリニウム、コバルト－クロム－白金、コバルト－白金、コバルト－パラジウム、鉄－白金、または鉄－パラジウムあるいはその組合せが挙げられる。合金は、交互層として配置することができる。一実施形態では、これらの材料と領域の組合せも磁化ピン止め層として用いることができる。
トンネル障壁層は、絶縁体材料で構成され、適切なトンネル抵抗が得られるような厚さで形成されている。トンネル障壁層の例示的な材料としては、酸化マグネシウム、酸化アルミニウム、および酸化チタン、または半導体もしくは低バンドギャップ絶縁体などの電気トンネル・コンダクタンスが高い材料が挙げられる。
磁化自由層は、磁化ピン止め層の磁化配向に対して配向を変化させることができる磁化を有する磁性材料（または磁性材料のスタック）で構成することができる。磁化自由層用の例示的な磁性材料としては、コバルト、鉄、コバルト－鉄の合金、ニッケル、ニッケル－鉄の合金、およびコバルト－鉄－ホウ素の合金の合金または多層あるいはその両方が含まれる。
存在する場合、非磁性金属スペーサ層は、非磁性金属または金属合金で構成され、そこを通して磁気情報を転送することができ、また２つの磁化自由層が磁気的に結合することもでき、したがって平衡状態では、第１および第２の磁化自由層は常に平行である。非磁性金属スペーサ層は、第１および第２の磁化自由層間のスピン・トルク・スイッチングを可能にする。
存在する場合、第２の磁化自由層は、磁化自由層について上述した磁性材料のうちの１つを含むことができる。一実施形態では、第２の磁化自由層は、磁化自由層と同じ磁性材料で構成されている。別の実施形態では、第２の磁化自由層は、磁化自由層とは組成が異なる磁性材料で構成されている。
存在する場合、ＭＴＪキャップ層は、Ｎｂ、ＮｂＮ、Ｗ、ＷＮ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、Ｍｏ、Ｃｒ、Ｖ、Ｐｄ、Ｐｔ、Ｒｈ、Ｓｃ、Ａｌまたは他の高融点金属あるいは導電性金属窒化物で構成することができる。ＭＴＪキャップ層は、２ｎｍ～２５ｎｍの厚さを有することができ、他の厚さも可能であり、本出願においてＭＴＪキャップ層の厚さとして使用することができる。
頂部電極金属含有層は、例えば、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、Ｗ、ＷＮまたはそれらの任意の組合せなどの導電性材料で構成することができる。本発明の一実施形態において、頂部電極金属含有層は、Ｔｉ／ＴｉＮで構成されている。本出願において、頂部電極金属含有層は、１００ｎｍ～５００ｎｍの厚さを有することができるが、他の厚さも可能であり、頂部電極金属含有層の厚さとして使用することができる。頂部電極金属含有層は、例えば、スパッタリング、プラズマ原子層堆積（ＰＥＡＬＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）または物理的気相堆積（ＰＶＤ）などの堆積プロセスによって形成することができる。
次に、頂部電極金属含有層およびＭＴＪ材料スタックをパターニングして、複数の第２のパターニングされた材料スタックを提供する。上述したように、各第２のパターニングされた材料スタックは、磁気トンネル接合（ＭＴＪ）ピラー２６Ｐおよび頂部電極３４を含む。ＭＴＪピラー２６Ｐは、ＭＴＪ材料スタックの残存する（すなわち、エッチングされていない）部分を含む。頂部電極３４は、頂部電極金属含有層の残存する（すなわち、エッチングされていない）部分を含む。
頂部電極金属含有層およびＭＴＪ材料スタックのパターニングは、まず、頂部電極金属含有層の物理的に露出した表面上にパターニングされたマスク（図示せず）を形成することを含むことができる。一部の実施形態では、パターニングされたマスクは、フォトリソグラフィ・レジストのスタックで構成することができる。一実施形態では、パターニングされたマスクを提供するフォトリソグラフィ・レジストのスタックは、底部有機層、中間無機層、および頂部レジスト層を含むことができる。フォトリソグラフィ・レジストのスタックの底部有機層は、有機平坦化層（ＯＰＬ）を含むことができる。フォトリソグラフィ・レジストのスタックの底部有機層は、例えば、ＮＦＣ（Near Frictionless Carbon）、ダイヤモンド・ライク・カーボン、熱硬化性ポリアリーレン・エーテルまたはポリイミドなどのスピン・オン有機層を含むことができる。フォトリソグラフィ・レジストのスタックの中間無機層は、例えば、低温（例えば、２５０℃以下）ＣＶＤ酸化物、ＴＥＯＳ（テトラエチルオルトケイ酸塩）に由来する酸化物、酸化ケイ素、酸化シラン、またはＳｉ含有反射防止コーティング材料（ＳｉＡＲＣ）などの任意の酸化物層を含むことができる。フォトリソグラフィ・レジストのスタックの頂部レジスト層は、高分解能リソグラフィ・パターニングを提供するレジスト材料で構成することができる。フォトリソグラフィ・レジストのスタックは、まず、底部有機層の第１のスピン・オン・コーティング、中間無機層の第２のスピン・オン・コーティング、および頂部レジスト層の第３のスピン・オン・コーティングを含む一連の堆積プロセスを利用して形成することができる。フォトリソグラフィ・レジストのスタックを設けた後、頂部レジスト層は、フォトリソグラフィによってパターニングされ（すなわち、頂部レジスト層を照射パターンに露光し、次いで、露光された頂部レジスト層を現像する）、その後、頂部レジスト層に設けられたパターンは、フォトリソグラフィ・レジストのスタックの下にある層に転写され、パターニングされたマスクを提供する。転写は、１つまたは複数のエッチング・プロセスを含むことができる。
一部の実施形態では、パターニングは、例えば、パターニングされたマスクをエッチマスクとして利用する反応性イオンエッチなどの第１のエッチング・プロセスを利用して、頂部電極金属含有層を最初にパターニングすることを含むことができる。頂部電極金属含有層の残存部分、すなわちパターニングされていない部分は、頂部電極３４を提供する。頂部電極３４は、円筒形状とすることができるが、他の非対称形状も可能であり、本出願において頂部電極３４の形状として使用することができる。頂部電極３４のクリティカルディメンジョン（ＣＤ）は、様々であり得て、本出願では重要ではない。
頂部電極金属含有層をパターニングした後、パターニングされたマスクは、当業者によく知られている従来のプロセスを利用して、形成された頂部電極３４の上から除去される。次いで、ＭＴＪ材料スタックのパターニングは、頂部電極３４をパターニングされたマスクとして用いるイオン・ビーム・エッチング（ＩＢＥ）を利用して行われる。ＭＴＪ材料スタックの残存部分、すなわちパターニングされていない部分は、ＭＴＪピラー２６Ｐを提供する。一例では、図８に示すように、各ＭＴＪピラー２６Ｐは、下から上に、磁化ピン止め材料層部分２８（すなわち、磁化ピン止め材料層の残存するエッチングされていない部分）と、トンネル障壁層部分３０（すなわち、トンネル障壁層の残存するエッチングされていない部分）と、磁化自由層部分３２（すなわち、磁化自由層の残存するエッチングされていない部分）と、を含む。別の例（図示せず）では、各ＭＴＪピラー２６Ｐは、下から上に、磁化自由層部分と、トンネル障壁層部分と、磁化ピン止め材料層部分と、を含む。ＭＴＪピラー２６Ｐは、ＭＴＪ材料スタック内に存在する任意の他の層の残存部分を含むことができる。ＭＴＪピラー２６Ｐは、円筒形状とすることができるが、他の非対称形状も可能であり、本出願においてＭＴＪピラー２６Ｐの形状として使用することができ、ＭＴＪピラー２６Ｐおよび頂部電極３４は、同じ形状を有する。ＭＴＪピラー２６Ｐのクリティカルディメンジョン（ＣＤ）は、様々であり得て、本出願では重要ではない。ＭＴＪピラー２６ＰのＣＤは、典型的には、頂部電極３４のＣＤと同じである。図示されるように、ＭＴＪピラー２６ＰのＣＤおよび頂部電極３４のＣＤは、底部電極１９Ｓの、下にある頂部セグメントＳ３のＣＤよりも大きい。全体として、底部電極１９Ｓ、ＭＴＪピラー２６Ｐ、および頂部電極３４は、本出願によるメモリ構造体を提供する。
ここで図９を参照すると、各第２のパターニングされた材料スタックの横方向に隣接するカプセル化ライナ３６および第３の相互配線誘電体材料層３８を形成した後の図８の例示的な構造が示されている。カプセル化ライナ３６は、頂部電極３４およびＭＴＪピラー２６Ｐを横方向に取り囲む。第３の相互配線誘電体材料層３８は、カプセル化ライナ３６上に位置し、隣り合うメモリ構造体間に位置するギャップを充填する。
カプセル化ライナ３６は、第２の相互配線誘電体材料層２４とは組成が異なる誘電体材料で構成されている。カプセル化ライナ３６を提供する誘電体材料は、頂部電極３４およびＭＴＪピラー２６Ｐにパッシベーションを提供することができる。一実施形態では、カプセル化ライナ３６は、窒化ケイ素で構成されている。別の実施形態では、カプセル化ライナ３６は、ケイ素、炭素および水素の原子を含有する誘電体材料で構成することができる。一部の実施形態では、炭素および水素の原子に加えて、カプセル化ライナ３６を提供する誘電体材料は、窒素および酸素のうちの少なくとも１つの原子を含むことができる。他の実施形態では、ケイ素、窒素、炭素および水素の原子に加えて、カプセル化ライナ３６を提供する誘電体材料は、ホウ素の原子を含むことができる。一例では、カプセル化ライナ３６は、ケイ素、炭素、水素、窒素および酸素の原子を含有するｎＢＬＯＫ誘電体材料で構成することができる。代替例では、カプセル化ライナ３６は、ケイ素、ホウ素、炭素、水素、および窒素の原子を含有するＳｉＢＣＮ誘電体材料で構成することができる。
カプセル化ライナ３６は、カプセル化ライナ３６を提供する誘電体材料の連続層を最初に堆積させることによって形成することができる。第３の相互配線誘電体材料層３８を形成する際に使用される、その後に行われる平坦化プロセス中に、カプセル化ライナ３６を提供する誘電体材料は、頂部電極３４のそれぞれの最頂面から除去される。カプセル化ライナ３６は、１０ｎｍ～２００ｎｍの厚さを有することができる。他の厚さも可能であり、カプセル化ライナ３６の厚さとして用いることができる。カプセル化ライナ３６は、典型的には、頂部電極３４の最頂面と同一平面上にある最頂面を有する。
第３の相互配線誘電体材料層３８は、上述した相互配線誘電体材料のうちの１つを含むことができる。第３の相互配線誘電体材料層３８を提供する相互配線誘電体材料は、第１の相互配線誘電体材料層１０または第２の相互配線誘電体材料層２４あるいはその両方を提供する相互配線誘電体材料と組成が同じであってもよく、または組成が異なっていてもよい。第３の相互配線誘電体材料層３８は、例えば、化学気相堆積（ＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）またはスピン・オン・コーティングを含む従来の堆積プロセスを利用して形成することができる。第３の相互配線誘電体材料層３８を提供する相互配線誘電体材料の堆積に続いて、例えば、化学機械研磨（ＣＭＰ）などの平坦化プロセスを行うことができ、上述したように、この平坦化ステップも、頂部電極３４の最頂面からカプセル化ライナ３６を提供する誘電体材料を除去する。
ここで図１０を参照すると、本出願の別の実施形態に従って用いることができる例示的な構造が示されている。図１０の例示的な構造は、第１の相互配線誘電体材料層１０に埋め込まれた導電性構造体１２を含む相互配線レベルＬｎの表面に位置する第１の底部電極金属含有層５０Ｌを含む。第１の相互配線誘電体材料層１０および導電性構造体１２を含む相互配線レベルＬｎは、本出願の図１に示される例示的な構造について上述したものと同じである。
図面には示されていないが、上記で定義された金属レベルは、図１０に示される相互配線レベルＬｎの下に位置することができる。一部の実施形態において、ｎが１の場合、金属レベルは、上記で定義されたように、中間工程（ＭＯＬ）レベルである。他の実施形態では、ｎが２、３、４などの場合、金属レベルは、相互配線レベルＬｎの下に位置する、上記で定義されたような下位の相互配線レベルである。いずれの実施形態においても、金属レベルは、前工程（ＦＥＯＬ）レベル（図示せず）に存在する下にあるＣＭＯＳデバイス（図示せず）に直接的または間接的に接続される少なくとも１つの金属レベル導電性構造体（上記で定義された）が内部に埋め込まれた誘電体材料層（上記で定義された）を含む。
第１の底部電極金属含有層５０Ｌは、相互配線レベルＬｎ上の全体に形成されている。第１の底部電極金属含有層５０Ｌは、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、ＷまたはＷＮを含むがこれらに限定されない第１の導電材料で構成されている。第１の底部電極金属含有層５０Ｌは、第１の厚さを有する。一例では、第１の底部電極金属含有層５０Ｌは、Ｒｕで構成されている。第１の底部電極金属含有層５０Ｌは、例えば、スパッタリング、化学気相堆積（ＣＶＤ）、またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスによって形成することができる。
ここで図１１を参照すると、第１の底部電極金属含有層５０Ｌ上に第２の底部電極金属含有層５２Ｌを形成した後の図１０の例示的な構造が示されており、第２の底部電極金属含有層５２Ｌは、第１の底部電極金属含有層５０Ｌよりも高い横方向トリム速度を有する。図１１に示すように、第２の底部電極金属含有層５２Ｌは、第１の底部電極金属含有層５０Ｌ上の全体に形成された連続層である。「横方向エッチング速度」という用語は、外側壁から出発して材料の内部に向かって内側に材料が除去される速度を示す。
第２の底部電極金属含有層５２Ｌは、第１の底部電極金属含有層５０Ｌを提供する第１の導電性材料とは組成が異なる第２の導電性材料で構成されている。本出願において、第２の導電性材料は、第１の導電性材料よりも高い横方向エッチング速度を有するように選択される。第２の底部電極金属含有層５２Ｌを提供する際に使用することができる例示的な第２の導電性材料としては、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、ＷまたはＷＮが挙げられるが、これらに限定されない。第２の底部電極金属含有層５２Ｌは、第１の厚さと等しいか、それよりも小さいか、またはそれよりも大きい第２の厚さを有する。一例では、第１の底部電極金属含有層５０ＬがＲｕで構成されている場合、第２の底部電極金属含有層５２Ｌは、ＴａＮで構成されている。第２の底部電極金属含有層５２Ｌは、例えば、スパッタリング、化学気相堆積（ＣＶＤ）、またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスによって形成することができる。
ここで図１２を参照すると、第２の底部電極金属含有層５２Ｌ上に第３の底部電極金属含有層５４Ｌを形成した後の図１１の例示的な構造が示されており、第３の底部電極金属含有層５４Ｌは、第２の底部電極金属含有層５２Ｌよりも高い横方向トリム速度を有する。図１２に示すように、第３の底部電極金属含有層５４Ｌは、第２の底部電極金属含有層５２Ｌ上の全体に形成された連続層である。
第３の底部電極金属含有層５４Ｌは、第２の導電性材料および第１の導電性材料よりも高い横方向トリム速度を有するように選択された第３の導電性材料で構成されている。したがって、第３の導電性材料は、第２の底部電極金属含有層５２Ｌを提供する第２の導電性材料とは組成が異なり、第１の底部電極金属含有層５０Ｌを提供する第１の導電性材料とは組成が異なる。第３の底部電極金属含有層５４Ｌを提供する際に使用することができる例示的な第３の導電性材料としては、Ａｌ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｃｏ、ＣｏＷＰ、ＣｏＮ、ＷまたはＷＮが挙げられるが、これらに限定されない。第３の底部電極金属含有層５４Ｌは、上述した第１および第２の厚さと等しいか、それよりも小さいか、またはそれよりも大きくてもよい第３の厚さを有する。一例では、第１の底部電極金属含有層５０ＬがＲｕで構成され、第２の底部電極金属含有層５２ＬがＴａＮで構成されている場合、第３の底部電極金属含有層５４Ｌは、Ｔｉ、ＴｉＮまたはＡｌのうちの１つで構成されている。第３の底部電極金属含有層５４Ｌは、例えば、スパッタリング、化学気相堆積（ＣＶＤ）、またはプラズマ化学気相堆積（ＰＥＣＶＤ）などの堆積プロセスによって形成することができる。
ここで図１３を参照すると、第３の底部電極金属含有層５４Ｌ上に誘電体ハード・マスク層５６Ｌを形成し、誘電体ハード・マスク層５６Ｌ上に複数のパターニングされたマスク５８を形成した後の図１２の例示的な構造が示されており、各パターニングされたマスク５８は、第１の相互配線誘電体材料層１０に埋め込まれた導電性構造体１２のうちの１つの上方に位置している。
誘電体ハード・マスク層５６Ｌは、第３の底部電極金属含有層５４Ｌの全体を覆う連続層である。誘電体ハード・マスク層５６Ｌは、誘電体ハード・マスク層２０Ｌについて上述した誘電体ハード・マスク材料のうちの１つで構成される。誘電体ハード・マスク層５６Ｌは、誘電体ハード・マスク層２０Ｌを形成する際に上述した堆積プロセスのうちの１つを利用して形成することができ、誘電体ハード・マスク層５６Ｌは、誘電体ハード・マスク層２０Ｌについて上述した厚さの範囲内の厚さを有することができる。
パターニングされたマスク５８は、パターニングされたマスク２２に関して上述したフォトレジスト材料のうちの１つで構成することができる。パターニングされたマスク５８は、パターニングされたマスク２２を形成する際に上述した技術を利用して形成することができる。
ここで図１４を参照すると、各パターニングされたマスク５８によって提供されたパターンを誘電体ハード・マスク層５６Ｌに転写して、各パターニングされたマスク５８の下に複数の誘電体ハード・マスク５６Ｐを設けた後の図１３の例示的な構造が示されている。各パターニングされたマスク５８によって提供されたパターンの誘電体ハード・マスク層５６Ｌへの転写は、例えば、プラズマ・エッチングまたは反応性イオン・エッチングなどのエッチング・プロセスを利用して行うことができる。パターン転写に使用されるエッチングは、第３の底部電極金属含有層５４Ｌ上で停止する。
各誘電体ハード・マスク５６Ｐは、誘電体ハード・マスク層５６Ｌの残存部分（すなわち、エッチングされていない部分）で構成されている。各誘電体ハード・マスク５６Ｐは、上にあるパターニングされたマスク５８のうちの１つの最も外側の側壁に垂直に位置合わせされた最も外側の側壁を有する。
各パターニングされたマスク５８は、典型的には、パターン転写ステップの後、図１５に記載されるエッチングを行う前に除去される。各パターニングされたマスク５８の除去は、例えば、エッチングまたは平坦化プロセス（すなわち、化学機械研磨もしくは研削）などの材料除去プロセスを利用して行うことができる。
ここで図１５を参照すると、複数の多層底部電極５５Ｓを提供するために各パターニングされたハード・マスク５６をエッチング・マスクとして利用してエッチングを実行した後の図１４の例示的な構造が示されており、各多層底部電極５５Ｓは、下から上に、第１の直径を有し第１の底部電極金属含有層５０Ｌ（以下、第１の底部電極金属含有材料５０）の残存部分で構成されたベース・セグメントＳ１と、第２の直径を有し第２の底部電極金属含有層５２Ｌ（以下、第２の底部電極金属含有材料５２）の残存部分で構成された中間セグメントＳ２と、第３の直径を有し第３の底部電極金属含有層５４Ｌ（以下、第３の底部電極金属含有材料５４）の残存部分で構成された頂部セグメントＳ３と、を含み、第１の直径が第２の直径よりも大きく、第３の直径が第１の直径および第２の直径の両方よりも小さい。各多層底部電極５５Ｓのより広いベース・セグメントＳ１は、結果として得られる底部電極５５Ｓの傾斜または湾曲あるいはその両方を防止する。したがって、安定した底部電極５５Ｓが提供される。
本出願では、多層底部電極５５Ｓのベース・セグメントＳ１は、多層底部電極５５Ｓの中間セグメントＳ２よりも大きいクリティカルディメンジョン（ＣＤ）を有し、多層底部電極５５Ｓの中間セグメントＳ２は、多層底部電極５５Ｓの頂部セグメントＳ３よりも大きいクリティカルディメンジョン（ＣＤ）を有する。
本実施形態では、各多層底部電極５５Ｓを提供する際に使用されるエッチングは、ＩＢＥまたはＲＩＥを含むことができる。各多層底部電極５５Ｓの頂部セグメントＳ３、中間セグメントＳ２、およびベース・セグメントＳ１は、円筒形状であってもよいが、他の非対称形状も可能であり、本出願において、各多層底部電極５５Ｓの頂部セグメントＳ３、中間セグメントＳ２、およびベース・セグメントＳ１の形状として使用することができる。
本発明の一実施形態では、各多層底部電極５５Ｓのベース・セグメントＳ１の第１の直径は、２０ｎｍ～１５０ｎｍとすることができ、各多層底部電極５５Ｓの中間セグメントＳ２の第２の直径は、７ｎｍ～１２０ｎｍとすることができ、各多層底部電極５５Ｓの頂部セグメントＳ３の第３の直径は、６ｎｍ～１１０ｎｍとすることができる。本出願では、各多層底部電極５５Ｓのベース・セグメントＳ１は、第１の底部電極金属含有層５０Ｌについて上述した第１の高さを有し、各多層底部電極５５Ｓの中間セグメントＳ２は、第２の底部電極金属含有層５２Ｌについて上述した第２の高さを有し、各多層底部電極５５Ｓの頂部セグメントＳ３は、第３の底部電極金属含有層５４Ｌについて上述した第３の高さを有する。
各多層底部電極５５Ｓは、典型的には高アスペクト比を有する。「高アスペクト比」とは、多層底部電極５５Ｓが、２対１よりも大きい高さ対直径の比を有することを意味する（高さは、第１の高さ＋第２の高さ＋第３の高さであり、直径は、各多層底部電極５５Ｓの下部セグメントＳ１の直径から決定される）。一例では、各多層底部電極５５Ｓは、４：１～１００：１のアスペクト比を有する。一部の実施形態では、各多層底部電極５５Ｓは、２対１以下（すなわち、１対１）のアスペクト比を有することができる。
各多層底部電極５５Ｓは、下にある導電性構造体１２のうちの１つと直接接触する。各多層底部電極５５Ｓは、下にある導電性構造体１２の幅よりも小さい幅を有する。
各パターニングされたハード・マスク５６Ｐは、多層底部電極５５Ｓを提供するエッチングを実行した後に除去される。各パターニングされたハード・マスク５６Ｐの除去は、例えば、エッチングまたは平坦化プロセス（すなわち、化学機械研磨もしくは研削）などの材料除去プロセスを利用して行うことができる。
ここで図１６を参照すると、各多層底部電極５５Ｓの横方向に隣接して第２の相互配線誘電体材料層２４を形成し、第２の相互配線誘電体材料層２４上に複数のパターニングされた材料スタックを形成した後の図１５の例示的な構造が示されており、各パターニングされた材料スタックは、下にある底部電極５５Ｓのうちの１つの頂部セグメントＳ３の最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラー２６Ｐおよび頂部電極３４を含む。
本発明の本実施形態の第２の相互配線誘電体材料層２４は、図８に示される例示的な構造に関して上述した第２の相互配線誘電体材料層２４と同じである。本出願の本実施形態のＭＴＪピラー２６Ｐおよび頂部電極３４は、図８に示される例示的な構造について上述したＭＴＪピラー２６Ｐおよび頂部電極３４に関して上述したものと同じである。したがって、第２の相互配線誘電体材料層２４ならびにＭＴＪピラー２６Ｐおよび頂部電極３４について上述した様々な材料および処理が、本出願の本実施形態に適用可能である。
ここで図１７を参照すると、各パターニングされた材料スタック（すなわち、ＭＴＪピラー２６Ｐおよび頂部電極３４）の横方向に隣接するカプセル化ライナ３６および第３の相互配線誘電体材料層３８を形成した後の図１６の例示的な構造が示されている。
本出願の本実施形態のカプセル化ライナ３６および第３の相互配線誘電体材料層３８は、図９に示される例示的な構造に関して上述したカプセル化ライナ３６および第３の相互配線誘電体材料層３８と同じである。したがって、カプセル化ライナ３６および第３の相互配線誘電体材料層３８について上述した様々な材料および処理が、本出願の本実施形態に適用可能である。
本出願は、その好ましい実施形態に関して具体的に示され、説明されてきたが、当業者には、本出願の範囲から逸脱することなく、形態および詳細における前述のおよび他の変更を行うことができることが理解されるであろう。したがって、本出願は、説明および図示された厳密な形態および詳細に限定されず、添付の特許請求の範囲内に入ることが意図されている。

Claims (21)

  1. メモリ構造体であって、
    第１の相互配線誘電体材料層に埋め込まれた導電性構造体の表面に位置する多層底部電極であり、第１の直径を有し第１の導電性材料で構成されたベース・セグメント、第２の直径を有し前記第１の導電性材料とは組成が異なる第２の導電性材料で構成された中間セグメント、および第３の直径を有し前記第２の導電性材料とは組成が異なる第３の導電性材料で構成された頂部セグメントを含み、前記第１の直径が前記第２の直径よりも大きく、前記第３の直径が前記第２の直径以下である、前記多層底部電極と、
    前記多層底部電極の横方向に隣接する第２の相互配線誘電体材料層と、
    前記多層底部電極の前記頂部セグメントの最頂面に位置する磁気トンネル接合（ＭＴＪ）ピラーと、
    前記ＭＴＪピラー上に位置する頂部電極と、
    を備える、メモリ構造体。
  2. 前記ベース・セグメントが、前記第１の直径から前記中間セグメントと接触する表面までテーパ状になっている、請求項１に記載のメモリ構造体。
  3. 前記第３の直径が、前記第１の直径および前記第２の直径の両方よりも小さい、請求項１に記載のメモリ構造体。
  4. 前記第１の直径が２０ｎｍ～１５０ｎｍであり、前記第２の直径が７ｎｍ～１２０ｎｍであり、前記第３の直径が６ｎｍ～１１０ｎｍである、請求項１ないし３のいずれかに記載のメモリ構造体。
  5. 前記第３の導電性材料が、前記第１の導電性材料と組成が同じである、請求項１、２または４のいずれかに記載のメモリ構造体。
  6. 前記第３の導電材料が、前記第１の導電材料とは組成が異なる、請求項２または請求項３に記載のメモリ構造体。
  7. 前記ＭＴＪピラーが頂部ピン止めＭＴＪ材料スタックで構成されている、請求項１ないし６のいずれかに記載のメモリ構造体。
  8. 前記ＭＴＪピラーが底部ピン止めＭＴＪ材料スタックで構成されている、請求項１ないし６のいずれかに記載のメモリ構造体。
  9. 前記ＭＴＪピラーおよび前記頂部電極が同じクリティカルディメンジョンを有し、前記ＭＴＪピラーおよび前記頂部電極の前記クリティカルディメンジョンが、前記底部電極の前記頂部セグメントのクリティカルディメンジョンよりも大きい、請求項１ないし６のいずれかに記載のメモリ構造体。
  10. カプセル化ライナと、前記ＭＴＪピラーおよび前記頂部電極の横方向に隣接する第３の相互配線誘電体材料層と、をさらに備え、前記カプセル化ライナが、前記ＭＴＪピラーおよび前記頂部電極の両方の側壁に接触し、前記第３の相互配線誘電体材料層が、前記カプセル化ライナ上に位置する、請求項９に記載のメモリ構造体。
  11. メモリ構造体を形成する方法であって、
    第１の相互配線誘電体材料層に埋め込まれた導電性構造体を含む相互配線レベル、前記相互配線レベル上に位置する第１の底部電極金属含有層、前記第１の底部電極金属含有層上に位置する第２の底部電極金属含有層、前記第２の底部電極金属含有層上に位置する第３の底部電極金属含有層であり、前記第２の底部電極金属含有層が前記第１の底部電極金属含有層および前記第３の底部電極金属含有層の両方の導電性材料とは異なるエッチング速度を有する導電性材料で構成されている、前記第３の底部電極金属含有層、ならびに前記第３の底部電極金属含有層上の誘電体ハード・マスク層、を備える構造を形成することと、
    前記誘電体ハード・マスク層上にパターニングされたマスクを形成することであり、前記パターニングされたマスクが、前記第１の相互配線誘電体材料層に埋め込まれた前記導電性構造体の上方に位置する、前記マスクを形成することと、
    第１のエッチング、およびエッチング・マスクとしての前記パターニングされたマスクを使用して、前記誘電体ハード・マスク層および前記第３の底部電極金属含有層をパターニングして、第１のパターニングされた材料スタックを提供することであり、前記第１のパターニングされた材料スタックが、誘電体ハード・マスク材料部分および第３の底部電極金属含有部分を含む、前記材料スタックを提供することと、
    第２のエッチングを行って多層底部電極を提供することであり、前記多層底部電極が、下から上に、第１の直径を有し前記第１の底部電極金属含有層の残存部分で構成されたテーパ状ベース・セグメント、第２の直径を有し前記第２の底部電極金属含有層の残存部分で構成された中間セグメント、および第３の直径を有し前記第３の底部電極金属含有部分の残存部分で構成された頂部セグメントを含み、前記第１の直径が前記第２の直径よりも大きく、前記第３の直径が前記第２の直径以下である、前記多層底部電極を提供することと、
    を含む、方法。
  12. 前記多層底部電極の横方向に隣接して第２の相互配線誘電体材料層を形成することと、前記第２の相互配線誘電体材料層上に第２のパターニングされた材料スタックを形成することと、をさらに含み、前記第２のパターニングされた材料スタックが、前記底部電極の前記頂部セグメントの最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラーおよび頂部電極を含む、請求項１１に記載の方法。
  13. 前記第２のパターニングされた材料スタックの横方向に隣接するカプセル化ライナおよび第３の相互配線誘電体材料層を形成することをさらに含む、請求項１２に記載の方法。
  14. 前記第１のエッチングがプラズマ・エッチングまたは反応性イオン・エッチングを含み、前記第２のエッチングがイオン・ビーム・エッチングまたは反応性イオン・エッチングを含む、請求項１１に記載の方法。
  15. 前記第１の導電性材料がＴａＮ、ＴｉＮまたはＷのうちの１つであり、前記第２の導電性材料がＲｕであり、前記第３の導電性材料がＴａＮ、ＴｉＮまたはＷのうちの１つである、請求項１１に記載の方法。
  16. 前記第１の底部電極金属含有層が第１の高さを有し、前記第２の底部電極金属含有層が第２の高さを有し、前記第３の底部電極金属含有層が第３の高さを有し、前記第１の高さが前記第２の高さよりも低く、前記第２の高さが前記第３の高さよりも低い、請求項１１に記載の方法。
  17. メモリ構造体を形成する方法であって、
    第１の相互接続誘電体材料層に埋め込まれた導電性構造体を含む相互接続レベル、前記相互接続レベル上の第１の底部電極金属含有層、前記第１の底部電極金属含有層上に位置し、前記第１の底部電極金属含有層よりも高い横方向トリム速度を有する第２の底部電極金属含有層、前記第２の底部電極金属含有層上に位置し、前記第２の底部電極金属含有層よりも高い横方向トリム速度を有する第３の底部電極金属含有層、および前記第３の底部電極金属含有層上に位置する誘電体ハード・マスク層、を含む構造を形成することと、
    前記誘電体ハード・マスク層上にパターニングされたマスクを形成することであり、前記パターニングされたマスクが、前記第１の相互配線誘電体材料層に埋め込まれた前記導電性構造体の上方に位置する、前記マスクを形成することと、
    前記パターニングされたマスクによって提供されるパターンを前記誘電体ハード・マスク層に転写して、前記パターニングされたマスクの下に誘電体ハード・マスクを提供することと、
    前記パターニングされたハード・マスクをエッチング・マスクとして利用して、前記第１の底部電極金属含有層、前記第２の底部電極金属含有層、および前記第３の底部電極金属含有層のそれぞれをパターニングして、多層底部電極を提供することであり、前記多層底部電極が、下から上に、第１の直径を有し前記第１の底部電極金属含有層の残存部分で構成されたベース・セグメント、第２の直径を有し前記第２の底部電極金属含有層の残存部分で構成された中間セグメント、および第３の直径を有し前記第３の底部電極金属含有層の残存部分で構成された頂部セグメントを含み、前記第１の直径が前記第２の直径よりも大きく、前記第３の直径が前記第１の直径および前記第２の直径の両方よりも小さい、前記多層底部電極を提供することと、
    を含む、方法。
  18. 前記多層底部電極の横方向に隣接して第２の相互配線誘電体材料層を形成することと、前記第２の相互配線誘電体材料層上にパターニングされた材料スタックを形成することと、をさらに含み、前記パターニングされた材料スタックが、前記底部電極の前記頂部セグメントの最頂面に接触し、磁気トンネル接合（ＭＴＪ）ピラーおよび頂部電極を含む、請求項１７に記載の方法。
  19. 前記パターニングされた材料スタックの横方向に隣接するカプセル化ライナおよび第３の相互配線誘電体材料層を形成することをさらに含む、請求項１８に記載の方法。
  20. 前記第１の底部電極金属含有層がＲｕで構成され、前記第２の底部電極金属含有層がＴａＮで構成され、前記第３の底部電極金属含有層がＴｉ、ＴｉＮまたはＡｌのうちのいずれか１つで構成されている、請求項１７に記載の方法。
  21. 前記第１の底部電極金属含有層、前記第２の底部電極金属含有層、および前記第３の底部電極金属含有層のそれぞれの前記パターニングが、イオン・ビーム・エッチングまたは反応性イオン・エッチングを含む、請求項１７に記載の方法。
JP2022510219A 2019-08-27 2020-08-18 Ｍｔｊを含むデバイスのための多層底部電極 Pending JP2022546269A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/552,647 2019-08-27
US16/552,647 US11189782B2 (en) 2019-08-27 2019-08-27 Multilayered bottom electrode for MTJ-containing devices
PCT/IB2020/057768 WO2021038383A1 (en) 2019-08-27 2020-08-18 Multilayered bottom electrode for mtj-containing devices

Publications (1)

Publication Number Publication Date
JP2022546269A true JP2022546269A (ja) 2022-11-04

Family

ID=74681345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022510219A Pending JP2022546269A (ja) 2019-08-27 2020-08-18 Ｍｔｊを含むデバイスのための多層底部電極

Country Status (6)

Country Link
US (1) US11189782B2 (ja)
JP (1) JP2022546269A (ja)
CN (1) CN114270519A (ja)
DE (1) DE112020003407T5 (ja)
GB (1) GB2602738B (ja)
WO (1) WO2021038383A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201280B2 (en) * 2019-08-23 2021-12-14 Western Digital Technologies, Inc. Bottom leads chemical mechanical planarization for TMR magnetic sensors
US11410714B2 (en) * 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
KR20210141024A (ko) * 2020-05-15 2021-11-23 삼성전자주식회사 자기 기억 소자
US20240107896A1 (en) * 2022-09-27 2024-03-28 International Business Machines Corporation Mram structure with chiral spin-orbit-torque metal electrode

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US8928100B2 (en) * 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US9087633B2 (en) * 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
US8772888B2 (en) * 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
KR20150102302A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150036985A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9231193B2 (en) * 2013-09-06 2016-01-05 Masayoshi IWAYAMA Magnetic memory and manufacturing method thereof
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
US9257636B2 (en) * 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9142762B1 (en) * 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
US9515251B2 (en) * 2014-04-09 2016-12-06 International Business Machines Corporation Structure for thermally assisted MRAM
US10516101B2 (en) * 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
CN105529344A (zh) 2015-10-30 2016-04-27 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
US10199568B2 (en) 2016-03-10 2019-02-05 Toshiba Memory Corporation Magnetic storage device and manufacturing method of magnetic storage device
US9716222B1 (en) 2016-04-15 2017-07-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US20180033957A1 (en) * 2016-07-26 2018-02-01 Shanghai CiYu Information Technologies Co., LTD Method to make magnetic ramdom accesss memroy array with small footprint
KR102456674B1 (ko) * 2017-06-09 2022-10-20 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
US10374005B2 (en) * 2017-12-29 2019-08-06 Globalfoundries Singapore Pte. Ltd. Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same
JP6985220B2 (ja) * 2018-07-19 2021-12-22 株式会社日立ハイテク 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法

Also Published As

Publication number Publication date
US20210066578A1 (en) 2021-03-04
CN114270519A (zh) 2022-04-01
WO2021038383A1 (en) 2021-03-04
GB2602738B (en) 2023-09-27
GB2602738A (en) 2022-07-13
GB202203398D0 (en) 2022-04-27
DE112020003407T5 (de) 2022-03-31
US11189782B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
US10971682B2 (en) Method for fabricating memory device
US11063217B2 (en) Semiconductor device
US10714683B2 (en) Multilayer hardmask for high performance MRAM devices
JP2022546269A (ja) Ｍｔｊを含むデバイスのための多層底部電極
US10957738B2 (en) Magnetic random access memory (MRAM) structure with small bottom electrode
US10944044B2 (en) MRAM structure with T-shaped bottom electrode to overcome galvanic effect
US10770652B2 (en) Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US10622406B2 (en) Dual metal nitride landing pad for MRAM devices
US11038097B2 (en) Magnetic structures with tapered edges
US10840433B2 (en) MRAM with high-aspect ratio bottom electrode
US11165017B2 (en) Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield
US11056643B2 (en) Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
JP2023552422A (ja) 磁気抵抗ランダム・アクセス・メモリ
US20210249053A1 (en) Landing pad in interconnect and memory stacks: structure and formation of the same
CN114287068B (zh) 用于含mtj器件的增强单元件底部电极
US10903417B2 (en) MTJ containing device with replacement top electrode
US11121311B2 (en) MTJ containing device encapsulation to prevent shorting
US20230044333A1 (en) Replacement bottom electrode structure for mram devices
US11887643B2 (en) Integrated magnetic shield for MRAM arrays
US10727398B1 (en) MTJ containing device containing a bottom electrode embedded in diamond-like carbon

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20240411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240531