CN114287068B - 用于含mtj器件的增强单元件底部电极 - Google Patents

用于含mtj器件的增强单元件底部电极 Download PDF

Info

Publication number
CN114287068B
CN114287068B CN202080060022.0A CN202080060022A CN114287068B CN 114287068 B CN114287068 B CN 114287068B CN 202080060022 A CN202080060022 A CN 202080060022A CN 114287068 B CN114287068 B CN 114287068B
Authority
CN
China
Prior art keywords
bottom electrode
layer
dielectric material
interconnect
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080060022.0A
Other languages
English (en)
Other versions
CN114287068A (zh
Inventor
B.多里斯
E.加利甘
N.马查克
P.哈什米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN114287068A publication Critical patent/CN114287068A/zh
Application granted granted Critical
Publication of CN114287068B publication Critical patent/CN114287068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

电介质材料结构在横向上与底部电极含金属部分的底部部分相邻地形成，该底部电极含金属部分从嵌入在互连电介质材料层中的导电结构向上延伸。然后修整底部电极含金属部分的物理暴露的顶部部分以提供整体构造(即，单件)的底部电极，该底部电极具有下部和上部，下部具有第一直径，上部具有大于第一直径的第二直径。电介质材料结构的存在防止所得底部电极倾斜和/或弯曲。由此，提供稳定的底部电极。

Description

用于含MTJ器件的增强单元件底部电极
技术领域
本申请涉及一种存储器结构及其形成方法。更具体地，本申请涉及一种包含稳定的底部电极的磁阻随机存取存储器(MRAM)结构，在一些实施例中，所述底部电极具有高纵横比。
背景技术
MRAM是非易失性随机存取存储器技术，其中通过磁性存储元件存储数据。这些元件通常由两个铁磁板形成，每个铁磁板可保持磁化，由薄电介质层(即，隧道势垒)隔开。两个板中的一个是设定为特定极性的永磁体(即，磁性参考层)；另一板的磁化可以改变以匹配外部场的磁化以存储存储器(即，磁性自由层)。这样的配置被称为磁性隧道结(MTJ)柱。在前缘或神经元形态计算系统中，MTJ柱通常嵌入在后段制程(BEOL)结构内。
在MRAM器件的制造中，MTJ柱材料(即，磁性参考材料、隧道势垒、无磁性材料和MTJ覆盖材料)的毯覆层(blanket layers)和顶部电极材料形成在MRAM器件的底部电极上。然后，通过光刻和蚀刻来对毯覆层进行图案化，以提供多层MTJ柱(包括磁性参考材料、隧道势垒、无磁性材料和MTJ覆盖材料的剩余部分)的材料叠置体(stack)和位于底部电极上的顶部电极。
底部电极的尺寸对归因于部分金属短路的阵列产量损失起着显著的作用，尤其是在MTJ柱尺寸减小以增加切换效率时。部分金属短路由在MTJ材料叠置体的离子束蚀刻期间在MTJ柱或环境上形成的再溅射金属颗粒引起。
小的底部电极是产生没有侧壁残留物的MTJ柱的关键。理想地，底部电极与MTJ柱很好地对准，并且小于MTJ柱，使得底部电极完全在MTJ柱的下方。底部电极还需要具有相当大的高度，使得存在足够的电介质厚度以允许MTJ材料堆叠的过度蚀刻和MTJ柱侧壁的清洁而不到达下面的金属层。对于积极缩放的MTJ柱，这导致高的纵横比底部电极特征(即，大于2比1的高度直径比)。作为关键的尺寸(CD)接近20nm，MTJ柱的稳定性受损，并且观察到底部电极的倾斜和/或弯曲。
需要提供一种用于在包含MTJ柱的MRAM设备中使用的底部电极，其中，底部电极是稳定的(即，观察到很少或没有观察到倾斜和/或弯曲)。
因此，在本领域中需要解决上述问题。
发明内容
从第一方面来看，本发明提供一种存储器结构，包括：整体构造的底部电极，所述底部电极位于导电结构的表面上，所述导电结构嵌入到第一互连电介质材料层中，其中所述底部电极具有底部部分和顶部部分，所述底部部分具有第一直径，所述顶部部分具有小于所述第一直径的第二直径；电介质材料结构，其横向邻近于所述底部电极的所述底部部分定位；第二互连电介质材料层，其位于所述电介质材料结构上并且横向邻近于所述底部电极的所述上部；位于所述底部电极的所述上部的最高表面上的磁性隧道结(MTJ)柱；以及位于所述MTJ柱上的顶部电极。
从又一方面来看，本发明提供一种形成存储器结构的方法，所述方法包括：在嵌入在互连层级的第一互连电介质材料层中的导电结构的表面上形成底部电极含金属部分；在所述互连层上并且围绕所述底部电极含金属部分形成非共形电介质材料层；以及修整所述底部电极含金属部分的上部并且提供底部电极，所述底部电极具有带有第一直径的下部，以及上部，所述上部具有小于所述第一直径的第二直径，其中在所述离子束蚀刻期间，去除沿着所述底部电极含金属部分的所述侧壁定位的所述非共形电介质材料层，同时保持所述非共形电介质材料层的一部分与所述底部电极含金属部分的底部部分相邻。
从又一方面来看，本发明提供一种形成存储器结构的方法，所述方法包括：在嵌入在互连层级的第一互连电介质材料层中的导电结构的表面上形成底部电极含金属部分；在所述互连层上并围绕所述底部电极含金属部分形成非共形电介质材料层；以及执行离子束蚀刻以修整所述底部电极含金属部分的上部并提供底部电极，所述底部电极具有带有第一直径的下部，以及上部，所述上部具有小于所述第一直径的第二直径，其中在所述离子束蚀刻期间，去除沿着所述底部电极含金属部分的所述侧壁定位的所述非共形电介质材料层，同时保持所述非共形电介质材料层的一部分与所述底部电极含金属部分的底部部分相邻。
从又一方面来看，本发明提供一种形成存储器结构的方法，所述方法包括：在嵌入在互连层级的第一互连电介质材料层中的导电结构的表面上形成底部电极含金属部分；在所述互连级上形成电介质材料层，所述电介质材料层横向与所述底部电极含金属部分相邻并且位于所述底部电极含金属部分之上；使所述电介质材料层凹陷到所述底部电极含金属部分的最上表面之下，以物理地暴露所述底部电极含金属部分的上部；以及修整所述底部电极含金属部分的物理暴露的上部，以提供底部电极，所述底部电极具有下部和上部，所述下部具有第一直径，所述上部具有小于所述第一直径的第二直径。
电介质材料结构在横向上与底部电极含金属部分的底部部分相邻地形成，该底部电极含金属部分从嵌入在互连电介质材料层中的导电结构向上延伸。然后修整底部电极含金属部分的物理暴露的顶部部分以提供整体构造(即，单件)的底部电极，该底部电极具有下部和上部，下部具有第一直径，上部具有大于第一直径的第二直径。在一些实施例中，底部电极具有大于2比1的高纵横比。电介质材料结构的存在防止所得底部电极倾斜和/或弯曲。由此，提供稳定的底部电极。
在本申请的一个方面，提供了一种存储器结构。在一个实施例中，所述存储器结构包括位于导电结构的表面上的整体结构的底部电极，所述导电结构嵌入在第一互连电介质材料层中。根据本申请，底部电极具有底部部分和顶部部分，底部部分具有第一直径，顶部部分具有小于第一直径的第二直径。底部电极的较宽底部部分为整个底部电极提供稳定性。电介质材料结构横向邻近底部电极的底部部分定位。第二互连电介质材料层位于电介质材料结构上并横向邻近底部电极的上部。磁性隧道结(MTJ)柱位于所述底部电极的所述上部的最高表面上，并且顶部电极位于所述MTJ柱上。
在一些实施例中，底部电极的底部部分具有第一高度，且底部电极的顶部部分具有等于或大于第一高度的第二高度。在一些实施例中，第一高度基本上等于电介质材料结构的高度，并且底部电极的上部的最高表面与第二互连电介质材料层的最高表面共面。在一些实施例中，底部电极具有大于2：1的高纵横比。
在一些实施例中，电介质材料结构在组分上与第一互连电介质材料层和第二互连电介质材料层不同。在一些实施例中，MTJ柱由顶部钉扎(pinned)MTJ材料叠置体组成。在其他实施例中，MTJ柱由底部钉扎MTJ材料叠置体组成。在一些实施例中，MTJ柱和顶部电极具有相同的临界尺寸，并且MTJ柱和顶部电极的临界尺寸大于底部电极的顶部部分的临界尺寸。
在一些实施例中，存储器结构还包括封装衬垫和与MTJ柱和顶部电极横向相邻的第三互连电介质材料层，其中，封装衬垫接触MTJ柱和顶部电极两者的侧壁，并且第三互连电介质材料层位于封装衬垫上。
在本申请的另一方面，提供了一种形成存储器结构的方法。在一个实施例中，该方法包括在导电结构的表面上形成底部电极含金属部分，该导电结构被嵌入在互连层级的第一互连电介质材料层中。接下来，在互连层级上形成非共形电介质材料层并且包围底部电极含金属部分。此后，执行离子束蚀刻以修整所述底部电极含金属部分的上部，并提供底部电极，所述底部电极具有下部和上部，所述下部具有第一直径，所述上部具有小于所述第一直径的第二直径。根据本申请，并且在离子束蚀刻期间，去除沿着底部电极含金属部分的侧壁定位的非共形电介质材料层，同时保持非共形电介质材料层的一部分与底部电极含金属部分的底部部分相邻。
在本申请的另一实施例中，该方法包括在导电结构的表面上形成底部电极含金属部分，该导电结构被嵌入在互连层级的第一互连电介质材料层中。接下来，在互连层面上形成电介质材料层，该电介质材料层横向邻近底电极含金属部分并且在底电极含金属部分之上。电介质材料层此后凹陷到底部电极含金属部分的最顶面下方，以物理暴露底部电极含金属部分的上部。接着，修整底部电极含金属部分的物理暴露的上部以提供底部电极，该底部电极具有下部和上部，该下部具有第一直径，该上部具有小于第一直径的第二直径。在一些实施例中，修整可以包括离子束蚀刻。在其他实施例中，修整可以包括反应离子蚀刻，随后是非定向蚀刻。
在每个方法实施例中，并且通过在对底部电极含金属部分的顶部部分进行修剪期间保护底部电极含金属部分的下部，导致底部电极的倾斜和/或弯曲的不稳定性问题已经被减轻并且在一些实例中被完全消除。
附图说明
现在将参考如在以下附图中所展示的优选实施例仅通过实例的方式来描述本发明：
图1是根据本申请的实施方式可采用的示例性结构的截面图，其中，示例性结构包括位于互连层面的表面上的底部电极含金属层，互连层面包括嵌入在第一互连电介质材料层中的导电结构。
图2是在底部电极含金属层上形成电介质硬掩模层之后的图1的示例性结构的截面图。
图3是图2的示例性结构在电介质硬掩模层上形成多个图案化掩模之后的截面图，其中，每个图案化掩模位于嵌入在互连电介质材料层中的导电结构之一上方。
图4是在使用反应离子蚀刻和图案化掩模作为蚀刻掩模图案化电介质硬掩模层和底部电极含金属层以提供多个第一图案化材料堆叠之后图3的示例性结构的横截面视图，每个第一图案化材料堆叠包括电介质硬掩模材料部分和底部电极含金属部分。
图5是在去除每个图案化掩模和每个电介质硬掩模材料部分以物理地暴露每个底部电极含金属部分的最顶部表面之后的图4的示例性结构的横截面视图。
图6是在互连层级上形成非共形电介质材料层并包围每个底部电极含金属部分之后的图5的示范性结构的横截面视图。
图7是在执行离子束蚀刻以修整每个底部电极含金属部分的上部并提供底部电极之后图6的示例性结构的横截面视图，该底部电极包括具有第一直径的下部和具有小于第一直径的第二直径的上部。
图8是在形成与每个底部电极的上部横向相邻的第二互连电介质材料层并且在第二互连电介质材料层上形成多个第二图案化材料堆叠之后的图7的示例性结构的横截面视图，其中，每个第二图案化材料堆叠接触下面的底部电极中的一个的上部的最顶面并且包括磁性隧道结(MTJ)柱和顶部电极。
图9是在形成横向邻近每个第二图案化材料堆叠体的封装衬垫和第三互连电介质材料层之后的图8的示例性结构的横截面视图。
图10是在横向邻近于每个底部电极含金属部分并且在每个底部电极含金属部分上方形成电介质材料层之后图5的示例性结构的横截面视图。
图11是在使电介质材料层凹陷到每个底部电极含金属部分的最顶面下方以物理暴露每个底部电极含金属部分的上部之后的图10的示范性结构的横截面视图。
图12是在修整每个底部电极含金属部分的物理暴露的上部以提供底部电极之后图11的示例性结构的横截面视图，该底部电极包括具有第一直径的下部和具有小于第一直径的第二直径的上部。
具体实施方式
现在将参考下面的讨论和本申请所附的附图更详细地描述本申请。要注意的是，提供本申请的附图仅仅用于说明的目的，并且因此，附图未按比例绘制。还应注意，相同和对应的元件由相同的附图标记指代。
在以下描述中，阐述了许多具体细节，例如具体结构、部件、材料、尺寸、处理步骤和技术，以便提供对本申请的不同实施例的理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践本申请的不同实施例。在其他情况下，为了避免使本申请模糊，未详细描述众所周知的结构或者处理步骤。
将理解，当作为层、区域或基板的元件被称为“在”另一元件“上”或“上方”时，其可直接在另一元件上，或者也可存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接在另一元件上”时，则不存在中间元件。还应当理解的是，当元件被称为在另一元件“之下”或“之下”时，其可以直接在另一元件之下或之下，或者可以存在中间元件。相反，当元件被称为“直接在另一元件下方”或“直接在另一元件下方”时，则不存在中间元件。
注意，本申请的附图图示了其中将形成诸如MRAM之类的存储器结构的存储器设备区域。非存储器设备区域可以定位成横向邻近于本申请的附图中示出的存储器设备区域。还应注意，尽管本申请描述并示出了形成用于存储器阵列的多个底部电极，但是本申请预期了其中形成用于单个存储器结构的单个底部电极的实施例。
首先参考图1，示出了可以根据本申请的实施方式采用的示例性结构。图1的示例性结构包括位于互连层级Ln的表面上的底部电极含金属层14L，其包括嵌入在第一互连电介质材料层10中的导电结构12。
尽管未在附图中示出，但金属层级可位于互连层级Ln之下。在一些实施例中，并且当n是1时，金属层级是线中间(MOL)层级。在其他实施例中，并且当n是2、3、4等时，金属层级是位于互连层级Ln下方的下互连层级。在任一实施例中，金属层级包括电介质材料层，该电介质材料层包含嵌入在其中的至少一个金属层级导电结构，该金属层级导电结构直接或间接地连接到存在于前线端(FEOL)层级(也未示出)中的下伏(underlying)CMOS器件(未示出)。
当n是1时，金属层级的电介质材料层可以由MOL电介质材料构成，例如，二氧化硅、未掺杂的硅酸盐玻璃(USG)、氟硅酸盐玻璃(FSG)、硼磷硅酸盐玻璃(BPSG)、旋涂低k电介质层、化学气相沉积(CVD)低k电介质层或它们的任何组合。如贯穿本申请使用的术语“低k”表示具有小于4.0的电介质常数的电介质材料(在此表达的所有电介质常数是在真空中测量的)。并且，在这样的实施例中(即，当n是1时)，至少一个金属层级导电结构是包括接触金属或接触金属合金的接触结构，接触金属或接触金属合金诸如例如钨(W)、钴(Co)、铂(Pt)、镍(Ni)或其合金。
当n大于1时，金属层级的电介质材料层可以由互连电介质材料组成，诸如例如二氧化硅、倍半硅氧烷、包括S1、C、O和H原子的C掺杂氧化物(即，有机硅酸盐)、热固性聚亚芳基醚或者它们的多层。在本申请中使用术语“聚亚芳基”来表示通过键、稠环或惰性连接基团(例如像氧、硫、砜、亚砜、羰基以及类似物)连接在一起的芳基部分或惰性取代的芳基部分。并且，在这样的实施例中(即，当n大于1时)，至少一个金属层级导电结构由导电金属或导电金属合金组成。可用于本申请的导电材料的实例包括铜(Cu)、铝(Al)或钨(W)，而导电金属合金的实例是Cu-Al合金。
互连层级Ln的第一互连电介质材料层10可以由上述用于金属层级的电介质材料层的互连电介质材料中的一种构成。嵌入在第一互连电介质材料层10中的导电结构12可以由上述用于至少一个金属层级导电结构的导电金属或金属合金中的一种构成。
在一些实施例中，扩散阻挡衬垫(liner)(未示出)沿着导电结构12的侧壁和底壁形成。在一些实施方式中并且如图1所示，不存在扩散阻挡衬垫。扩散阻挡衬垫由扩散阻挡材料(即，用作阻挡以防止导电材料如铜扩散通过的材料)组成。可用于提供扩散阻挡衬垫的扩散阻挡材料的实例包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W或WN。在一些实施例中，扩散阻挡材料可以包括扩散阻挡材料的材料堆叠。在一个示例中，扩散阻挡材料可以由Ta/TaN的叠层构成。
金属层级和互连层级Ln可以利用本领域技术人员熟知的常规工艺来形成。为了不使本申请的方法模糊，在本文中不提供用于形成金属层级和互连层级Ln的技术。在一个实施例中，镶嵌工艺可用于形成金属层级和互连层级Ln两者。镶嵌工艺可以包括在电介质材料中形成开口，用含接触金属的材料或导电含金属的材料填充开口，并且如果需要，执行平坦化工艺，例如化学机械抛光(CMP)和/或研磨。在一些实施例中，每个导电结构12具有与第一互连电介质材料层10的最顶面共面的最顶面。
在形成互连层级Ln之后，在互连层级Ln上形成底部电极含金属层14L。如图1所示，底部电极含金属层14L形成在第一互连电介质材料层10上以及每个导电结构12上。底部电极含金属层14L可以由诸如例如Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、Co、CoWP、CoN、W或WN的单个导电材料构成。底部电极含金属层14L的厚度为100nm至300nm。在一个示例中，底部电极含金属层14L由Ru组成并且具有从150nm至250nm的厚度。可以通过诸如例如溅射、化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)的沉积工艺来形成底部电极含金属层14L。
现在参考图2，示出了在底部电极含金属层14L上形成电介质硬掩模层16L之后的图1的示例性结构。电介质硬掩模层16L是覆盖整个底部电极含金属层14L的连续层。电介质硬掩模层16L由包括例如二氧化硅、氧氮化硅、氮化硅或其任意组合的电介质硬掩模材料构成。
在一些实施例中，可以利用诸如例如化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)的沉积工艺来形成电介质硬掩模层16L。电介质硬掩模层16L可以具有从50nm至150nm的厚度；尽管电介质硬掩模层16L的其他厚度是预期的并且可以在本申请中使用。
现在参见图3，示出了在电介质硬掩模层16L上形成多个图案化掩模18之后的图2的示范性结构，其中，每个图案化掩模18位于嵌入在第一互连电介质材料层10中的导电结构12之一上方。每个图案化掩模18与相邻掩模间隔开并且由光致抗蚀剂材料构成，例如，正色调光致抗蚀剂材料、负色调光致抗蚀剂材料或者混合色调光致抗蚀剂材料。
可以通过光刻形成每个图案化掩模18。光刻包括将光致抗蚀剂材料施加到需要被图案化的材料或材料堆叠，将光致抗蚀剂材料暴露于期望的辐射图案并利用常规抗蚀剂显影剂显影曝光的光致抗蚀剂材料。可利用诸如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或旋涂的沉积工艺来施加光致抗蚀剂材料。
现在参考图4，示出了在使用反应离子蚀刻(RIE)图案化电介质硬掩模层16L和底部电极含金属层14L以及图案化掩模18作为蚀刻掩模以提供多个第一图案化材料堆叠之后图3的示例性结构，每个第一图案化材料堆叠包括电介质硬掩模材料部分16和底部电极含金属部分14。每个底部电极含金属部分14从底层导电结构12中的一个垂直向上延伸。
每个第一图案化材料堆叠的电介质硬掩模材料部分16由电介质硬掩模层16L的剩余(即，非蚀刻)部分组成，而底部电极含金属部分14由底部电极含金属层14L的剩余(即，非蚀刻)部分组成。电介质硬掩模材料部分16的最外侧壁与底部电极含金属部分14的最外侧壁垂直对准。
每个第一图案化材料堆叠(14/16)接触下层导电结构12中的嵌入在第一互连电介质材料层10中的一个导电结构的表面。在一些实施例中，每个第一图案化材料堆叠(14/16)具有等于或小于底层导电结构12的宽度(即，直径)的宽度(即，直径)。每个第一图案化材料堆叠(14/16)的形状可为圆柱形；尽管其他非对称形状是可能的并且在本申请中可用作每个第一图案化材料堆叠(14/16)的形状。
现在参考图5，示出了在去除每个图案化掩模18和每个电介质硬掩模材料部分16以物理暴露每个底部电极含金属部分14的最顶部表面之后的图4的示例性结构。每个物理暴露的底部电极含金属部分14与相邻的底部电极含金属部分14间隔开。
在一些实施例中，可以使用单个材料去除工艺来执行每个图案化掩模18和每个电介质硬掩模材料部分16的去除。例如，诸如化学机械抛光(CMP)或研磨之类的平坦化工艺可用于同时去除每个图案化掩模18和每个电介质硬掩模材料部分16。在其他实施例中，使用第一材料去除工艺执行每个图案化掩模18的去除，并且使用不同于第一材料去除工艺的第二材料去除工艺执行每个电介质硬掩模材料部分16的去除。在一个示例中，第一材料去除包括化学蚀刻，并且第二材料去除工艺包括CMP或研磨。
现在参考图6，示出了在互连层级Ln上形成非共形电介质材料层20L并围绕每个底部电极含金属部分14之后的图5的示例性结构。“非共形”是指材料沿着水平表面具有的厚度大于沿着竖直表面的厚度。
非共形电介质材料层20L由诸如氮化硅或氮氧化硅的电介质材料构成。可以利用非共形沉积工艺(例如，等离子体沉积工艺或化学气相沉积)来形成非共形电介质材料层20L。
现在参考图7，示出了在执行离子束蚀刻(IBE)以修整(经由离子束蚀刻)每个底部电极含金属部分14的上部并提供底部电极14S之后的图6的示例性结构，该底部电极14S包括具有第一直径的下部P1和具有小于第一直径的第二直径的上部P2。在离子束蚀刻之后，可以利用平坦化工艺(例如，CMP或研磨)来去除保留在每个底部电极14S的上部P2的最上表面上的非共形电介质材料层的任何部分。
在本申请的该修整步骤中，离子束相对于每个底部电极含金属部分14的垂直侧壁以微小的角度(从65°到80°)被引导，使得沿着每个底部电极含金属部分14的垂直侧壁存在的非共形电介质材料层20L首先被去除以物理地暴露每个底部电极含金属部分14的侧壁。离子束可以围绕每个底部电极含金属部分14旋转以影响每个底部电极含金属部分14的上部的修整。离子束蚀刻继续修整每个底部电极含金属部分14的物理暴露的上部的尺寸。由于非共形电介质材料层20L的较厚部分，每个底部电极含金属部分14的下部在离子束蚀刻期间不被修整。在离子束蚀刻之后保持横向邻近每个底部电极14S的下部P2的非共形电介质材料层20L可以被称为电介质材料结构20。通过在离子束蚀刻期间保护每个底部电极含金属部分14的下部，已经减轻了导致底部电极倾斜和/或弯曲的不稳定性问题，并且在一些情况下，完全消除了该不稳定性问题。
每个底部电极14S的形状可以是圆柱形的，但是其他不对称的形状也是可能的并且在本申请中可以用作每个底部电极14S的形状。每个底部电极14S的下部P1可被称为基部，而存在于底部电极14S的下部上的每个底部电极14S的上部P2可被称为竖直延伸部。
在本申请的一个实施例中，每个底部电极14S的下部P1的第一直径可以从5nm至200nm，而每个底部电极14S的上部P2的第二直径可以从1nm至150nm。
在本申请中，每个底部电极14S的下部P1具有第一高度，而每个底部电极14S的上部P2具有第二高度。第二高度可等于或大于第一高度。在一些实施例中，每个底部电极14S的下部P1的第一高度是从5nm至100nm，而每个底部电极14S的上部P2的第二高度是从15nm至200nm。每个底部电极14S的底部部分P1的第一高度基本上与电介质材料结构20的高度相同(在10％内)。
每个底部电极14S具有整体构造(即，单件)并且由单个导电材料构成，如上文针对底部电极含金属层14所定义的。由于电介质材料结构20的存在，每个底部电极14S被加强。每个底部电极14S具有倒T形状，其中下部P1具有比上部P2更大的尺寸。每个底部电极14S的底部部分P1形成与下面的导电结构12中的一个的界面。
每个底部电极14S通常具有高纵横比。“高纵横比”是指底部电极14S具有大于2至1的高度与直径比(高度是底部电极14S的第一高度加上第二高度，而直径由每个底部电极14S的下部P1的直径确定)。在一个实例中，每一底部电极具有从4:1至100:1的纵横比。在一些实施例中，每个底部电极14S具有2比1或更小(即，1比1)的纵横比。
现在参见图8，示出了在形成与每个底部电极14S的上部P2横向相邻的第二互连电介质材料层24并且在第二互连电介质材料层24上形成多个第二图案化材料堆叠之后的图7的示范性结构，其中，每个第二图案化材料堆叠接触下面的底部电极14S之一的上部P2的最顶面并且包括磁性隧道结(MTJ)柱26P和顶部电极34。观察到，以下的图8和图9示出了形成MTJ柱和本申请的底部电极14S上的顶部电极的一个示例性工艺流程。
形成在电介质材料结构20上的第二互连电介质材料层24可以由上文针对第一互连电介质材料层10提及的互连电介质材料中的一种组成。提供第二互连电介质材料层24的互连电介质材料在组成上与电介质材料结构20不同。在一个实施例中，第二互连电介质材料层24由与提供第一互连电介质材料层10的互连电介质材料在组成上相同的互连电介质材料组成。在另实施例中，第二互连电介质材料层24由与提供第一互连电介质材料层10的互连电介质材料在组分上不同的互连电介质材料组成。可以利用用于形成第一互连电介质材料层10的上述沉积工艺之一来形成第二互连电介质材料层24。在沉积提供第二互连电介质材料层24的互连电介质材料之后，可进行例如CMP的平坦化工艺。第二互连电介质材料层24具有与每个底部电极14S的上部P2的最高表面共面的最高表面。
在形成第二互连电介质材料层24之后，形成MTJ材料叠层(未示出)和含顶部电极金属的层(未示出)。MTJ材料堆叠可至少包括磁性钉扎层、隧道势垒层和磁性自由层。在一些实施例中，MTJ材料叠置体是底部钉扎MTJ材料叠置体，底部钉扎MTJ材料叠置体包括自下而上的磁性钉扎层、隧道势垒层和磁自由层。可选的金属种子层(未示出)也可存在于底部钉扎MTJ材料叠层中。在底部钉扎MTJ材料堆叠中，任选的金属籽晶层形成在磁性钉扎层下方。底部钉扎MTJ材料叠层还可包括位于磁性自由层上的非磁性间隔层(未示出)、位于非磁性间隔层上的第二磁性自由层(未示出)、和/或位于磁性自由层上或第二磁性自由层上的MTJ盖层(未示出)。
在其他实施例中，MTJ材料叠置体是顶部钉扎MTJ材料叠置体，顶部钉扎MTJ材料叠置体包括自下而上的磁自由层、隧道势垒层和磁性钉扎层。在这样的实施例中，顶部钉扎MTJ材料叠层还可包括位于磁性自由层下方的可选金属种子层、位于磁性自由层上的非磁性间隔层、位于非磁性间隔层上的第二磁性自由层和/或位于磁性钉扎层上的MTJ盖层。
MTJ材料叠置体的不同材料层可以通过利用一个或多个沉积工艺来形成，例如，溅射、等离子体增强原子层沉积(PEALD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)。
可选的金属种层可以由铂(Pt)、钯(Pd)、镍(Ni)、铑(Rh)、铱(Ir)、铼(Re)或它们的合金和多层组成。在一个示例中，可选的金属籽层由铂(Pt)组成。
磁性钉扎层具有固定的磁化。磁性钉扎层可由包括展现高自旋极化的一种或多种金属的金属或金属合金(或其堆叠)组成。在替代实施例中，用于形成磁性钉扎层的示范性金属包括铁、镍、钴、铬、硼或锰。示例性金属合金可以包括上述示例的金属。在另一实施例中，磁性钉扎层可以是多层布置，该多层布置具有(1)由金属和/或使用上述金属的金属合金形成的高自旋极化区域，以及(2)由表现出强垂直磁各向异性(强PMA)的一种或多种材料构成的区域。可使用的具有强PMA的示范性材料包括诸如钴、镍、铂、钯、铱或钌之类的金属，并且可被布置为交替层。强PMA区域还可以包括展现强PMA的合金，其中示范性合金包括钴-铁-铽、钴-铁-钆、钴-铬-铂、钴-铂、钴-钯、铁-铂、和/或铁-钯。合金可布置为交替层。在一个实施例中，这些材料和区域的组合也可被用作磁性钉扎层。
隧道势垒层由绝缘体材料构成，并且以提供适当的隧穿电阻的厚度形成。用于隧道势垒层的示例性材料包括氧化镁、氧化铝和氧化钛，或具有较高隧道电导的材料，诸如半导体或低带隙(low-bandgap)绝缘体。
磁性自由层可由磁性材料(或磁性材料叠层)组成，该磁性材料的磁化可相对于磁性钉扎层的磁化方向改变方向。用于磁性自由层的示范性磁性材料包括钴、铁、钴-铁的合金、镍、镍-铁的合金和钴-铁-硼的合金的合金和/或多层。
如果存在的话，则非磁性金属间隔层由非磁性金属或金属合金构成，该非磁性金属或金属合金允许磁性信息通过其传递并且还允许两个磁性自由层磁性地耦合在一起，使得在平衡时，第一和第二磁性自由层总是平行的。
非磁性金属间隔层允许第一和第二磁性自由层之间的自旋扭矩切换。
如果存在的话，第二磁性自由层可以包括上文针对磁性自由层提到的磁性材料之一。在一个实施例中，第二磁性自由层由与磁性自由层相同的磁性材料组成。在另实施例中，第二磁性自由层由与磁性自由层在组成上不同的磁性材料组成。
如果存在，MTJ盖层可以由Nb、NbN、W、WN、Ta、TaN、Ti、TiN、Ru、Mo、Cr、V、Pd、Pt、Rh、Sc、Al或其他高熔点金属或导电金属氮化物组成。MTJ盖层可以具有从2nm至25nm的厚度；其他厚度是可能的并且可以在本申请中用作MTJ盖层的厚度。
顶部电极含金属层可以由导电材料构成，例如，Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、Co、CoWP、CoN、W、WN或它们的任意组合。在本申请的一个实施例中，顶部电极含金属层由Ti/TiN组成。提供顶部电极含金属层的导电材料可以与提供底部电极含金属层14L的导电材料在组成上相同或在组成上不同。
在本申请中，顶部电极含金属层可以具有100nm至500nm的厚度；尽管其他厚度是可能的并且可以用作顶部电极含金属层的厚度。顶部电极含金属层可以通过例如溅射、等离子体增强原子层沉积(PEALD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)的沉积工艺形成。
接下来，对顶部电极含金属层和MTJ材料叠层进行图案化以提供多个第二图案化材料叠层。如上所述，每个第二图案化材料堆叠包括磁性隧道结(MTJ)柱26P和顶部电极34。MTJ柱26P包括MTJ材料叠置体的剩余(即，非蚀刻的)部分。顶部电极34包括顶部电极含金属层的剩余(即，非蚀刻)部分。
图案化顶部电极含金属层和MTJ材料叠层可包括首先在顶部电极含金属层的物理暴露表面上形成经图案化的掩模(未示出)。在一些实施例中，图案化掩模可由光刻抗蚀剂堆叠构成。在一个实施例中，提供图案化掩模的光刻抗蚀剂堆叠可以包括底部有机层、中间无机层和顶部抗蚀剂层。光刻抗蚀剂堆叠的底部有机层可以包括有机平坦化层(OPL)。光刻抗蚀剂堆叠的底部有机层可包含旋涂有机层，例如，Near Frictionless Carbon(NFC)、类金刚石碳、热固性聚亚芳基醚或聚酰亚胺。光刻抗蚀剂堆叠的中间无机层可包含任何氧化物层，例如低温(例如，小于或等于250℃)CVD氧化物、衍生自TEOS(原硅酸四乙酯)的氧化物、氧化硅、硅烷氧化物或含Si的抗反射涂布材料(SiARC)。光刻抗蚀剂堆叠的顶部抗蚀剂层可以由提供高分辨率光刻图案化的抗蚀剂材料构成。可以首先提供一系列沉积过程来形成光刻抗蚀剂堆叠，所述沉积过程包括底部有机层的第一旋涂、中间无机层的第二旋涂和顶部抗蚀剂层的第三旋涂。在提供光刻抗蚀剂堆叠之后，通过光刻法对顶部抗蚀剂层进行图案化(即，将顶部抗蚀剂层暴露于辐射图案并且然后对暴露的顶部抗蚀剂层进行显影)，并且此后将提供给顶部抗蚀剂层的图案转移到光刻抗蚀剂堆叠的下方层中，从而提供图案化的掩模。转移可以包括一个或多个蚀刻工艺。
在一些实施例中，图案化可以包括利用诸如反应离子蚀刻的第一蚀刻工艺、利用图案化掩模作为蚀刻掩模来首先图案化顶部电极含金属层。顶部电极含金属层的剩余部分(即，非图案化)提供顶部电极34。顶部电极34的形状可以是圆柱形的；尽管其他不对称的形状也是可能的并且在本申请中可以用作顶部电极34的形状。顶部电极34的临界尺寸(CD)可以改变并且在本申请中不是关键的。
在图案化顶部电极含金属层之后，从利用本领域技术人员熟知的常规方法形成的顶部电极34的顶部移除图案化掩模。然后，利用离子束蚀刻(IBE)来执行MTJ材料叠置体的图案化，其中，顶部电极34被用作经图案化的掩模。MTJ材料堆叠体的剩余部分(即，非图案化的部分)提供MTJ柱26P。在一个示例中，并且如图8所示，每个MTJ柱26P从下至上包括磁性钉扎材料层部分28(即，磁性钉扎材料层的剩余的、未蚀刻的部分)、隧道势垒层部分30(即，隧道势垒层的剩余的、未蚀刻的部分)和磁性自由层部分32(即，磁性自由层的剩余的、未蚀刻的部分)。在另一示例中(未示出)，每个MTJ柱26P从下至上包括磁性自由层部分、隧道势垒层部分和磁性钉扎材料层部分。MTJ柱26P可以包括存在于MTJ材料叠置体中的任何其他层的剩余部分。MTJ柱26P的形状可以是圆柱形的，但是其他非对称形状是可能的并且在本申请中可以用作MTJ柱26P的形状；MTJ柱26P和顶部电极34具有相同的形状。MTJ柱26P的临界尺寸(CD)可以变化并且在本申请中不是关键的。MTJ柱26P的CD通常与顶部电极34的CD相同。如图所示，MTJ柱26P的CD和顶部电极34的CD大于底部电极14S的底层顶部P2的CD。共同地，底部电极14S、MTJ柱26P和顶部电极34提供了根据本申请的存储器结构。
现在参见图9，示出了在形成横向邻近每个第二图案化材料堆叠的封装衬垫36和第三互连电介质材料层38之后的图8的示例性结构。包封衬垫36横向围绕顶部电极34和MTJ柱26P。第三互连电介质材料层38位于封装衬垫36上并填充位于相邻存储器结构之间的间隙。
包封衬垫36由与第二互连电介质材料层24在组分上不同的电介质材料组成。提供封装衬垫36的电介质材料可向顶部电极34和MTJ柱26P提供钝化。在一个实施例中，封装衬垫36由氮化硅构成。在另实施例中，包封衬垫36可以由包含硅、碳和氢原子的电介质材料构成。在一些实施例中，并且除了碳和氢原子之外，提供包封衬垫36的电介质材料可以包括氮和氧中的至少一种的原子。在其他实施例中，并且除了硅、氮、碳和氢原子之外，提供包封衬垫36的电介质材料可以包括硼原子。在一个实例中，包封衬垫36可以由包含硅、碳、氢、氮和氧的原子的nBLOK电介质材料组成。在替代实例中，囊封衬垫36可由含有硅、硼、碳、氢及氮的原子的SiBCN电介质材料组成。
可通过首先沉积提供包封衬垫36的电介质材料的连续层来形成包封衬垫36。在用于形成第三互连电介质材料层38的随后执行的平坦化工艺期间，从每个顶部电极34的最顶面去除提供封装衬垫36的电介质材料。包封衬垫36可以具有从10nm至200nm的厚度。其他厚度是可能的，且可用作囊封衬垫36的厚度。包封衬垫36通常具有与顶部电极34的最顶部表面共面的最顶部表面。
第三互连电介质材料层38可以包括上述互连电介质材料中的一种。提供第三互连电介质材料层38的互连电介质材料可以在组分上与提供第一互连电介质材料层10和/或第二互连电介质材料层24的互连电介质材料相同或不同。可以利用包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或旋涂的常规沉积工艺来形成第三互连电介质材料层38。诸如化学机械抛光(CMP)的平坦化工艺可以在提供第三互连电介质材料层38的互连电介质材料的沉积之后；如上所述，该平坦化步骤还从顶部电极34的最顶面去除提供包封衬垫36的电介质材料。
现在参照图10、图11和图12，示出了可用于形成根据本申请的底部电极14S的可替换的实施方式。显著地，并且首先参照图10，示出了在横向邻近于每个底部电极含金属部分14并且在其上方形成电介质材料层21L之后的图5的示例性结构。
电介质材料层21L可以由电介质材料构成，例如，氮化硅或氮氧化硅。提供电介质材料层21L的电介质材料在组成上与第一互连电介质材料层10不同。可以利用诸如CVD、PECVD或PVD的沉积工艺来形成电介质材料层21L。电介质材料层21L的高度比底部电极含金属部14的高度高，整个填充在位于底部电极含金属部14之间的横向的空间中。
现在参见图11，示出了在使电介质材料层21L凹陷在每个底部电极含金属部分14的最顶面下方以物理暴露每个底部电极含金属部分14的上部之后图10的示范性结构。电介质材料层21L的凹陷包括凹陷蚀刻工艺，该凹陷蚀刻工艺与提供底部电极含金属部分14的导电材料相比，在去除提供电介质材料层21L的电介质材料方面是选择性的。在凹陷蚀刻之后剩余的电介质材料层21L在本文中称为电介质材料结构21。电介质材料结构21在随后执行的修整过程期间保护每个底部电极含金属部分14的下部。
现在参考图12，示出了在修剪每个底部电极含金属部分14的物理暴露的上部以提供底部电极14S之后图11的示例性结构，底部电极14S包括具有第一直径的下部P1和具有小于第一直径的第二直径的上部P2。
在本申请的该实施例中，可以通过如上定义的离子束蚀刻，或者通过利用反应离子蚀刻然后非定向蚀刻(例如，湿蚀刻)的组合来执行修整。在任一情况下，形成增强的底部电极14S。在此实施方式中形成的底部电极14S与在本申请的先前实施方式中形成的底部电极14S相同。因此，关于底部电极14S的具体细节(包括例如下部P1和上部P2的尺寸和高度)以及纵横比在这里对于本申请的该实施方式是相同的。
注意，通过在每个底部电极含金属部分14的顶部的修整期间保护每个底部电极含金属部分14的下部，已经减轻了导致底部电极的倾斜和/或弯曲的不稳定性问题，并且在一些情况下完全消除了该不稳定性问题。
在本申请的这个点处，图12中所示的示范性结构可以经受本申请的图8和9中所示的处理，使得MTJ柱和顶部电极被形成在本申请的底部电极14S中的每一个之上。
虽然已经相对于其优选实施例具体示出和描述了本申请，但是本领域技术人员将理解，在不背离本申请的精神和范围的情况下，可以对形式和细节做出前述和其他改变。因此，本申请旨在不限于所描述和展示的确切形式和细节，而是落入所附权利要求书的范围内。

Claims (17)

1.一种存储器结构，包括：
整体构造的底部电极，所述底部电极位于导电结构的表面上，所述导电结构嵌入到第一互连电介质材料层中，其中所述底部电极具有底部部分和顶部部分，所述底部部分具有第一直径，所述顶部部分具有小于所述第一直径的第二直径；
电介质材料结构，其横向邻近于所述底部电极的所述底部部分定位；
第二互连电介质材料层，位于所述电介质材料结构上并横向邻近所述底部电极的上部；
磁性隧道结(MTJ)柱，位于所述底部电极的所述上部的最顶部表面上；以及
位于所述MTJ柱上的顶部电极，
其中，所述电介质材料结构在组分上与所述第一互连电介质材料层和所述第二互连电介质材料层不同。
2.根据权利要求1所述的存储器结构，其中，所述第一直径为5nm至200nm，并且所述第二直径为1nm至150nm。
3.根据前述权利要求中任一项所述的存储器结构，其中，所述底部电极的所述底部部分具有第一高度，并且所述底部电极的所述顶部部分具有等于或大于所述第一高度的第二高度。
4.根据权利要求3所述的存储器结构，其中，所述第一高度基本上等于所述电介质材料结构的高度，并且所述底部电极的所述上部的所述最顶面与所述第二互连电介质材料层的最顶面共面。
5.根据权利要求1或2所述的存储器结构，其中，所述底部电极具有大于2:1的纵横比。
6.根据权利要求1或2所述的存储器结构，其中，所述MTJ柱由顶部钉扎MTJ材料叠置体组成。
7.根据权利要求1或2所述的存储器结构，其中，所述MTJ柱由底部钉扎MTJ材料叠置体组成。
8.根据权利要求1或2所述的存储器结构，其中，所述MTJ柱和所述顶部电极具有相同的临界尺寸，并且所述MTJ柱和所述顶部电极的所述临界尺寸大于所述底部电极的所述顶部部分的临界尺寸。
9.根据权利要求1或2所述的存储器结构，进一步包括横向邻近所述MTJ柱和所述顶部电极的封装衬垫和第三互连电介质材料层，其中，所述封装衬垫接触所述MTJ柱和所述顶部电极两者的侧壁，并且所述第三互连电介质材料层位于所述封装衬垫上。
10.一种形成存储器结构的方法，所述方法包括：
在嵌入在互连层级的第一互连电介质材料层中的导电结构的表面上形成底部电极含金属部分；
在所述互连层级上并且围绕所述底部电极含金属部分形成非共形电介质材料层；
修整所述底部电极含金属部分的上部并提供底部电极，所述底部电极具有下部和上部，所述下部具有第一直径，所述上部具有小于所述第一直径的第二直径，其中所述修整包括离子束蚀刻，在所述离子束蚀刻期间，去除沿着所述底部电极含金属部分的侧壁定位的所述非共形电介质材料层，同时保持所述非共形电介质材料层的一部分与所述底部电极含金属部分的底部部分相邻；以及
形成第二互连电介质材料层，其位于所述非共形电介质材料层上并横向邻近所述底部电极的上部，
其中，所述非共形电介质材料层在组分上与所述第一互连电介质材料层和所述第二互连电介质材料层不同。
11.根据权利要求10所述的方法，其中，所述底部电极是整体结构并且具有大于2:1的纵横比。
12.根据权利要求11所述的方法，其中，所述底部电极的所述底部部分具有第一高度，并且所述底部电极的所述上部具有大于所述第一高度的第二高度。
13.根据权利要求10至12中任一项所述的方法，其中，形成所述底部电极含金属部分包括：
在所述互连层级上形成底部电极含金属层；
在所述底部电极含金属层上形成电介质硬掩模层；
在所述电介质硬掩模层上形成图案化掩模，所述图案化掩模位于所述导电结构上方；
利用图案化的掩模作为蚀刻掩模蚀刻电介质硬掩模层和底部电极含金属层；以及
移除所述图案化的掩模和所述电介质硬掩模层的位于所述底部电极含金属部分之上的剩余部分。
14.根据权利要求10至12中任一项所述的方法，还包括：在所述底部电极的所述上部的最高表面上形成MTJ柱和顶部电极，其中，所述MTJ柱与所述底部电极的所述上部的所述最高表面形成界面。
15.根据权利要求14所述的方法，还包括：形成横向邻近所述MTJ柱和所述顶部电极的封装衬垫和第三互连电介质材料层，其中，所述封装衬垫接触所述MTJ柱和所述顶部电极两者的侧壁，并且所述第三互连电介质材料层位于所述封装衬垫上。
16.根据权利要求10至12中任一项所述的方法，所述方法包括：
其中，形成所述非共形电介质材料层包括在所述互连层级上形成电介质材料层，所述电介质材料层与所述底部电极含金属部分横向相邻并且在所述底部电极含金属部分之上；以及
其中修整包括使电介质材料层凹进到底部电极含金属部分的最顶面下方，以物理地暴露底部电极含金属部分的上部；以及
修整所述底部电极含金属部分的物理暴露的上部，以提供底部电极，所述底部电极具有下部和上部，所述下部具有第一直径，所述上部具有小于所述第一直径的第二直径。
17.根据权利要求16所述的方法，其中，所述修整包括反应离子蚀刻，接着是非定向蚀刻。
CN202080060022.0A 2019-08-29 2020-08-20 用于含mtj器件的增强单元件底部电极 Active CN114287068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/555,527 2019-08-29
US16/555,527 US11152563B2 (en) 2019-08-29 2019-08-29 Reinforced single element bottom electrode for MTJ-containing devices
PCT/IB2020/057828 WO2021038397A1 (en) 2019-08-29 2020-08-20 Reinforced single element bottom electrode for mtj-containing devices

Publications (2)

Publication Number Publication Date
CN114287068A CN114287068A (zh) 2022-04-05
CN114287068B true CN114287068B (zh) 2023-04-18

Family

ID=74681361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080060022.0A Active CN114287068B (zh) 2019-08-29 2020-08-20 用于含mtj器件的增强单元件底部电极

Country Status (7)

Country Link
US (1) US11152563B2 (zh)
JP (1) JP2022545901A (zh)
CN (1) CN114287068B (zh)
CY (1) CY2004010I2 (zh)
DE (1) DE112020004072T5 (zh)
GB (1) GB2601964B (zh)
WO (1) WO2021038397A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210141024A (ko) * 2020-05-15 2021-11-23 삼성전자주식회사 자기 기억 소자
CN117425391A (zh) * 2022-07-06 2024-01-19 浙江驰拓科技有限公司 Sot-mram器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
JP2013021108A (ja) 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US8835889B1 (en) 2013-03-13 2014-09-16 International Business Machines Corporation Parallel shunt paths in thermally assisted magnetic memory cells
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9299745B2 (en) * 2014-05-08 2016-03-29 GlobalFoundries, Inc. Integrated circuits having magnetic tunnel junctions (MTJ) and methods for fabricating the same
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9583535B2 (en) 2015-05-01 2017-02-28 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US9614143B2 (en) 2015-06-09 2017-04-04 Qualcomm Incorporated De-integrated trench formation for advanced MRAM integration
US10256395B2 (en) 2015-06-19 2019-04-09 Intel Corporation Capped magnetic memory
US10121964B2 (en) * 2015-09-23 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US9704919B1 (en) 2016-06-24 2017-07-11 Qualcomm Incorporated High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells
KR102454877B1 (ko) * 2016-08-08 2022-10-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10164169B2 (en) * 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
KR102449605B1 (ko) * 2017-06-05 2022-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
KR102372829B1 (ko) * 2017-09-27 2022-03-10 삼성전자주식회사 자기 저항 메모리 장치
US11189658B2 (en) 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US11342378B2 (en) * 2019-04-25 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic tunnel junction device with residue-protection sidewall spacer and the method for forming a magnetic tunnel junction device with residue-protection sidewall spacer
US11227892B2 (en) * 2019-06-18 2022-01-18 International Business Machines Corporation MRAM integration with BEOL interconnect including top via

Also Published As

Publication number Publication date
US11152563B2 (en) 2021-10-19
GB202203040D0 (en) 2022-04-20
WO2021038397A1 (en) 2021-03-04
CN114287068A (zh) 2022-04-05
JP2022545901A (ja) 2022-11-01
DE112020004072T5 (de) 2022-05-19
CY2004010I1 (el) 2009-11-04
US20210066581A1 (en) 2021-03-04
GB2601964A (en) 2022-06-15
CY2004010I2 (el) 2009-11-04
GB2601964B (en) 2023-09-06

Similar Documents

Publication Publication Date Title
US11011697B2 (en) Faceted sidewall magnetic tunnel junction structure
US10714683B2 (en) Multilayer hardmask for high performance MRAM devices
US11502243B2 (en) Structured pedestal for MTJ containing devices
US11189782B2 (en) Multilayered bottom electrode for MTJ-containing devices
US10944044B2 (en) MRAM structure with T-shaped bottom electrode to overcome galvanic effect
US10770652B2 (en) Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US10622406B2 (en) Dual metal nitride landing pad for MRAM devices
CN114287068B (zh) 用于含mtj器件的增强单元件底部电极
US11038097B2 (en) Magnetic structures with tapered edges
US11165017B2 (en) Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield
US11404634B2 (en) Structured bottom electrode for MTJ containing devices
US10903417B2 (en) MTJ containing device with replacement top electrode
US11121311B2 (en) MTJ containing device encapsulation to prevent shorting
US20210249053A1 (en) Landing pad in interconnect and memory stacks: structure and formation of the same
US10840433B2 (en) MRAM with high-aspect ratio bottom electrode
US20230044333A1 (en) Replacement bottom electrode structure for mram devices
US11887643B2 (en) Integrated magnetic shield for MRAM arrays
US10727398B1 (en) MTJ containing device containing a bottom electrode embedded in diamond-like carbon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant