CN113690269A - 阵列基板的制作方法与显示装置 - Google Patents
阵列基板的制作方法与显示装置 Download PDFInfo
- Publication number
- CN113690269A CN113690269A CN202110929912.7A CN202110929912A CN113690269A CN 113690269 A CN113690269 A CN 113690269A CN 202110929912 A CN202110929912 A CN 202110929912A CN 113690269 A CN113690269 A CN 113690269A
- Authority
- CN
- China
- Prior art keywords
- substrate
- silver paste
- photosensitive silver
- edge
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052709 silver Inorganic materials 0.000 claims abstract description 58
- 239000004332 silver Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 33
- 238000011161 development Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 230000001174 ascending effect Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 3
- 239000007921 spray Substances 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000010023 transfer printing Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000007639 printing Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 206010070834 Sensitisation Diseases 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008313 sensitization Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 210000003141 lower extremity Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000007655 standard test method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板与显示面板的制作方法，包含提供第一基板，第一基板的上表面设置有上边缘基板线路，第一基板的下表面设置有下边缘基板线路；一次性在上边缘基板线路、下边缘基板线路、第一基板的上表面、第一基板的下表面，以及第一基板的侧面印刷感光银浆；三面曝光感光银浆；显影曝光后的感光银浆；以及固化显影后的感光银浆。
Description
【技术领域】
本发明涉及显示技术领域,具体涉及一种阵列基板的制作方法与显示装置。
【背景技术】
现有的无边框或窄边框的研发主流方式中，背面绑定方式，采用背面工艺技术在基板背面进行对应外围线路设计，基板侧面印刷纳米银胶与外围走线对应，使正面的线路与背面外围走线连接，最后在背面进行薄膜封装晶片的绑定；从而实现窄边框或无边框的效果。
以上无边框或窄边框技术均采用侧面印刷纳米银胶与激光切割，但是受限印刷精度要求极高，制程工艺经常会有银离子扩散渗透或银胶对位异常导致基板短路或导致基板刚度降低，从而良率较低，同时成本高居不下，导致无边框技术无法广泛采用及普及。
故,有需要提供一种阵列基板的制作方法与显示装置,以解决现有技术银离子扩散渗透或银胶对位异常导致基板短路或导致基板刚度降低的问题。
【发明内容】
为解决上述问题,本发明提出一种阵列基板的制作方法与显示装置,以解决现有技术银离子扩散渗透或银胶对位异常导致基板短路或导致基板刚度降低的问题。
为达成上述目的，本发明提供一种阵列基板制作方法，包括:
提供一第一基板，所述第一基板的上表面设置有上边缘线路，所述第一基板的下表面设置有下边缘线路；
一次性在所述上边缘线路、所述下边缘线路、所述第一基板的上表面边缘、所述第一基板的下表面边缘，以及所述第一基板的侧面涂布感光银浆；
使用三维曝光遮罩三面曝光所述感光银浆；
显影曝光后的所述感光银浆；以及
固化显影后的所述感光银浆以形成连接所述上边缘线路与所述下边缘线路的连接线路。
于本发明其中的一实施例中，在提供所述第一基板的步骤中，所述第一基板的下表面设置有与所述下边缘线路连接的下薄膜封装芯片(Chip On Film,COF)。
于本发明其中的一实施例中，所述感光银浆的涂布厚度在4至6微米之间。
于本发明其中的一实施例中，所述感光银浆通过转印、丝印或者喷涂方式印刷在所述上边缘线路、所述下边缘线路、所述第一基板的上表面、所述第一基板的下表面，以及所述第一基板的侧面。
于本发明其中的一实施例中，所述感光银浆与所述上边缘线路、所述下边缘线路、所述第一基板的上表面、所述第一基板的下表面，以及所述第一基板的侧面的黏附力为5百格(B)以上。
于本发明其中的一实施例中，固化显影后的所述感光银浆的线宽与线距在30μm以下，体积电阻率低于1.0×10-4Ωcm。
于本发明其中的一实施例中，所述使用所述三维曝光遮罩三面曝光所述感光银浆的步骤还包含:
使用一输出光源照射边曝系统；以
三面曝光所述感光银浆。
于本发明其中的一实施例中，所述边曝系统包含分光镜、第一反射镜、第二反射镜、第三反射镜，以及第四反射镜，所述输出光源照射所述分光镜与所述分光镜之间的所述第一基板的侧面，所述分光镜将光束分成上行光束与下行光束，所述上行光束通过所述第一反射镜与所述第三反射镜照射所述上边缘线路以及所述第一基板的上表面、所述下行光束通过所述第二反射镜与所述第四反射镜照射所述下边缘线路以及所述第一基板的下表面。
于本发明其中的一实施例中，通过喷淋(shower)显影法、喷雾显影法、浸渍(dip)显影法或覆液(液池)显影法显影曝光后的所述感光银浆。
为达成上述目的，本发明还提供一种显示装置，其包含如上所述的阵列基板制造方法制造的所述阵列基板；
多个微发光二极体(mini LED)，设置在所述阵列基板上；以及
封装层，覆盖于所述多个微发光二极体及所述阵列基板上。
本发明阵列基板的制作方法与显示面板，通过一次性涂布感光银浆在上边缘线路、下边缘线路、第一基板的上表面、第一基板的下表面，以及第一基板的侧面，同时对感光银浆三面曝光，减少第一基板上显影后残留的粒子，并且，阵列基板制备时不需反复翻面，提高阵列基板的生产效率。
【附图说明】
图1是本发明的制备阵列基板的流程示意图；
图2是本发明的三面曝光前的阵列基板的示意图；
图3是本发明用于三面曝光的边曝系统的必要元件示意图；
图4是本发明用于显影阵列基板的显影系统的示意图；
图5是本发明的曝光遮罩的俯视示意图；
图6是本发明的显示面板的结构示意图。
【具体实施方式】
以下实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
在图中,结构相似的单元是以相同标号表示。
请参照图1与图2，图1是本发明制备阵列基板的流程示意图，图2是本发明三面曝光前的阵列基板的示意图。
在流程S1中，提供一第一基板10，所述第一基板10的上表面设置有上边缘线路20，所述第一基板的下表面设置有下边缘线路21。
在流程S2中，一次性在上边缘线路20、下边缘线路21、所述第一基板10的上表面边缘101、所述第一基板的下表面边缘103，以及所述第一基板的侧面102涂布感光银浆110，在涂布感光银浆110前，先制备上边缘线路20与下边缘线路21，且第一基板10的上表面边缘101位于上边缘线路20与第一基板的侧面102之间，第一基板10的下表面边缘103位于下边缘线路21与第一基板的侧面102之间，通过使感光银浆110涂布连接上边缘线路20与下边缘线路21，可降低应用本发明技术方案的阵列基板AS的边框厚度。
在本发明的一实施方式中，第一基板10的下表面设置有与下边缘线路21连接的下薄膜封装芯片(Chip On Film,COF)。感光银浆110的涂布连接上边缘线路20与下边缘线路21，下边缘线路21连接下薄膜封装芯片，进一步简化阵列基板的布线分布。
在本发明的一实施例中，感光银浆110的涂布厚度在4至6微米之间，以平衡桥接上边缘线路20与下边缘线路21的电阻率、信号传输稳定性以及后续形成的布线与上边缘线路20、下边缘线路21、所述第一基板10的上表面边缘101、所述第一基板的下表面边缘103，以及所述第一基板的侧面102的黏着力。
在本发明的一实施例中，感光银浆110是通过转印、丝印或者喷涂方式，连续涂布在所述上边缘线路20、所述下边缘线路21、所述第一基板10的上表面边缘101、所述第一基板10的下表面边缘103，以及所述第一基板的侧面102。其中感光银浆110可由所述上边缘线路20涂布至所述下边缘线路21，或者以相反方向进行涂布。由于通过涂布感光银浆110形成上边缘线路20与下边缘线路21间的桥接构件，在对第一基板10加工时，无需翻动第一基板10即可完成感光银浆110的涂布。
在本发明的一较佳实施例中，感光银浆110与金属接面的黏度依根据美国材料测试协会的ASTM D3359「量测附着性的标准试验方法–胶布试验法」规范分级为等级5B，以强化感光银浆110在第一基板10上形成的桥接构件的黏着度。详细而言，涂布后的感光银浆110与上边缘线路20、下边缘线路21、第一基板10的上表面边缘101、第一基板10的下表面边缘103，以及第一基板的侧面102的黏附力等级皆为5B，因此，提升阵列基板AS受力弯折的承受度，避免显影后的感光银浆110于阵列基板受力弯折时易于剥离金属接面。
在本发明的一较佳实施例中，固化显影后的感光银浆的线宽与线距在30μm以下，体积电阻率低于1.0×10-4Ωcm，以平衡形成后的感光银浆的线宽分布，同时，降低显影固化后的感光银浆线路之间，出现残留颗粒的几率。
在流程S3中，使用三维曝光遮罩三面曝光感光银浆110。其中，使用三维曝光遮罩三面曝光感光银浆110的流程还包含:
光源50照射边曝系统SE以三面曝光感光银浆110。
在本发明的一较佳实施例中，输出光源50为面光源。
请参阅图3，图3为本发明边曝系统的元件示意图，其中，边曝系统SE包含分光镜、第一反射镜51、第二反射镜52、第三反射镜53，以及第四反射镜54。所述分光镜包含第一分光镜41与第二分光镜42。所述输出光源50照射所述第一分光镜41与第二分光镜42的转向面411与421，并且部份光线穿过第一分光镜41与第二分光镜42之间，直接照射三维曝光遮罩30。三维曝光遮罩30包覆第一基板10的上边缘线路20、下边缘线路21、第一基板的上表面边缘101、第一基板的下表面边缘103，以及第一基板的侧面102。曝光遮罩30的侧表面31对应第一基板的侧面102；并且，入射第一分光镜41的转向面411的光形成上行光束被连续反射到第一反射镜51与第三反射镜53，再自第三反射镜53照射曝光遮罩30的上表面32；入射第二分光镜42的转向面421的光形成下行光束被连续反射到第二反射镜52与第四反射镜54，再自第四反射镜54照射曝光遮罩30的下表面33。照射曝光遮罩30的光源均来自输出光源50，达成第一基板10的三面同时曝光，且同样无需翻转第一基板10即可完成。
本发明图3绘制了用于三面曝光的主要构件，其他连接第一分光镜41、第二分光镜42、第一反射镜51、第二反射镜52、第三反射镜53、第四反射镜54与曝光遮罩30的固定部件未绘制在图3中。需要特别说明的是，通过曝光遮罩30搭配输出光源50以及反射镜的配置，三面照射感光银浆110时，位于第一基板10转角处的感光银浆110会受到两个方向来的光束曝光，因此可能会产生过度曝光的问题。曝光遮罩30可以在转角处设计较小的开口，以改善过度曝光的问题。如图5所示曝光遮罩的俯视图，在曝光遮罩30侧表面31与上表面32相接的转角，所述曝光遮罩30的开口图案渐缩。
在本发明的一实施例中，输出光源50为面光源。
在流程S4中，显影曝光后的感光银浆110。
在本发明的一实施例中，通过喷淋(shower)显影法、喷雾显影法、浸渍(dip)显影法或覆液(液池)显影法显影曝光后的所述感光银浆110。
其中，请参照本发明图4，图4是本发明用于显影阵列基板的显影系统的示意图。其中，第一基板10置于载台部70上，并浸泡在显影液81中，其中，第一基板10整体置于显影系统80内，通过显影液81显影，以提升感光银浆110的显影效率。
在流程S5中，固化显影后的感光银浆110以形成连接所述上边缘线路20与所述下边缘线路21的连接线路。
请参照图6，图6是本发明的显示面板的结构示意图。本发明还提供一种包含上述的阵列基板制造方法制造的阵列基板AS，设置在所述阵列基板AS上的多个微发光二极体(mini LED)，以及覆盖多个微发光二极体L及阵列基板AS上的封装层E。
通过上述阵列基板的制造方法及显示装置，本申请一次性涂布感光银浆在上边缘线路、下边缘线路、第一基板的上表面、第一基板的下表面，以及第一基板的侧面，同时对感光银浆三面曝光，减少第一基板上显影后残留的粒子，并且，阵列基板制备时不需反复翻面，提高阵列基板的生产效率。
以上仅是本发明的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板制作方法，其特征在于，包括:
提供一第一基板，所述第一基板的上表面设置有上边缘线路，所述第一基板的下表面设置有下边缘线路；
一次性在所述上边缘线路、所述下边缘线路、所述第一基板的上表面边缘、所述第一基板的下表面边缘，以及所述第一基板的侧面涂布感光银浆；
使用三维曝光遮罩三面曝光所述感光银浆；
显影曝光后的所述感光银浆；以及
固化显影后的所述感光银浆以形成连接所述上边缘线路与所述下边缘线路的连接线路。
2.如权利要求1所述之阵列基板制作方法，其特征在于，在提供所述第一基板的步骤中，所述第一基板的下表面设置有与所述下边缘线路连接的下薄膜封装芯片(Chip OnFilm,COF)。
3.如权利要求1所述之阵列基板制作方法，其特征在于，所述感光银浆的涂布厚度在4至6微米之间。
4.如权利要求1所述之阵列基板制作方法，其特征在于，所述感光银浆通过转印、丝印或者喷涂方式印刷在所述上边缘线路、所述下边缘线路、所述第一基板的上表面边缘、所述第一基板的下表面边缘，以及所述第一基板的侧面。
5.如权利要求1所述之阵列基板制作方法，其特征在于，所述感光银浆与所述上边缘线路、所述下边缘线路、所述第一基板的上表面、所述第一基板的下表面，以及所述第一基板的侧面的黏附力为5百格(B)以上。
6.如权利要求1所述之阵列基板制作方法，其特征在于，固化显影后的所述感光银浆的线宽与线距在30μm以下，体积电阻率低于1.0×10-4Ωcm。
7.如权利要求1所述之阵列基板制作方法，其特征在于，所述使用所述三维曝光遮罩三面曝光所述感光银浆的步骤还包含:
使用一输出光源照射边曝系统以三面曝光所述感光银浆。
8.如权利要求7所述之阵列基板制作方法，其特征在于，所述边曝系统包含分光镜、第一反射镜、第二反射镜、第三反射镜，以及第四反射镜，所述输出光源照射所述分光镜与所述分光镜之间的所述第一基板的侧面，所述分光镜将光束分成上行光束与下行光束，所述上行光束通过所述第一反射镜与所述第三反射镜照射所述上边缘线路以及所述第一基板的上表面，所述下行光束通过所述第二反射镜与所述第四反射镜照射所述下边缘线路以及所述第一基板的下表面。
9.如权利要求1所述之阵列基板制作方法，其特征在于，通过喷淋(shower)显影法、喷雾显影法、浸渍(dip)显影法或覆液(液池)显影法显影曝光后的所述感光银浆。
10.一种显示装置，其特征在于，包含：
如权利要求1至9中任一所述的阵列基板制造方法制造的所述阵列基板；
多个微发光二极体(miniLED)，设置在所述阵列基板上；以及
封装层，覆盖于所述多个微发光二极体及所述阵列基板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110929912.7A CN113690269B (zh) | 2021-08-13 | 2021-08-13 | 阵列基板的制作方法与显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110929912.7A CN113690269B (zh) | 2021-08-13 | 2021-08-13 | 阵列基板的制作方法与显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113690269A true CN113690269A (zh) | 2021-11-23 |
| CN113690269B CN113690269B (zh) | 2023-12-08 |
Family
ID=78579819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110929912.7A Active CN113690269B (zh) | 2021-08-13 | 2021-08-13 | 阵列基板的制作方法与显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113690269B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023142003A1 (zh) * | 2022-01-28 | 2023-08-03 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置、拼接显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107526222A (zh) * | 2017-09-11 | 2017-12-29 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112014987A (zh) * | 2020-09-03 | 2020-12-01 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法、显示面板、拼接显示器 |
| KR20210085596A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 금속 패턴의 제조 방법 및 이를 이용한 표시 장치의 제조 방법 |
-
2021
- 2021-08-13 CN CN202110929912.7A patent/CN113690269B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107526222A (zh) * | 2017-09-11 | 2017-12-29 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
| KR20210085596A (ko) * | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 금속 패턴의 제조 방법 및 이를 이용한 표시 장치의 제조 방법 |
| CN112014987A (zh) * | 2020-09-03 | 2020-12-01 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法、显示面板、拼接显示器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023142003A1 (zh) * | 2022-01-28 | 2023-08-03 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置、拼接显示装置 |
| CN116830271A (zh) * | 2022-01-28 | 2023-09-29 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置、拼接显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113690269B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216806A (en) | Method of forming a chip package and package interconnects | |
| CN106910417B (zh) | 用于对金属-陶瓷基底进行单独编码的方法 | |
| CN113690269A (zh) | 阵列基板的制作方法与显示装置 | |
| CN104614947B (zh) | 柔性、可拉伸、可变形曲面光刻模板与光刻方法和装置 | |
| JP2003264359A (ja) | 立体回路基体の製造方法 | |
| CN113745394B (zh) | 发光基板及其制备方法 | |
| JP2016195158A (ja) | 配線基板の製造方法および配線基板 | |
| JP2010061085A (ja) | レジストの積層構造体およびレジストパターンの形成方法 | |
| WO2023103058A1 (zh) | 显示面板以及其制造方法 | |
| US6420207B1 (en) | Semiconductor package and enhanced FBG manufacturing | |
| US20240079259A1 (en) | Dual sided glass carriers for making package substrates | |
| KR20210053596A (ko) | 함몰형 신축전극 및 그 제조방법 | |
| CN108766962A (zh) | 固态光源发光系统集成封装结构及制作方法 | |
| CN203882091U (zh) | 具有吸光层的感光层结构 | |
| JP3832911B2 (ja) | Ｉｃパッケージ等に用いるベースの製法 | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| KR101519545B1 (ko) | 차량 블랙박스용 회로기판의 제조방법 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JPS6226874A (ja) | 発光ダイオ−ドアレイのダイスボンデイング方法 | |
| JPH02294095A (ja) | プリント配線板及びその製造方法 | |
| JPH03256393A (ja) | プリント配線板の製造方法 | |
| JP2532720B2 (ja) | 回路基板及び半導体装置 | |
| CN117203578A (zh) | 一种线路板、电子装置和线路板的制作方法 | |
| CN103941548A (zh) | 具有吸光层的感光层结构与使用感光层结构的光刻工艺 | |
| CN115706102A (zh) | 一种背光模组制造方法及背光模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |