CN113690188B - 半导体结构的制作方法及半导体结构 - Google Patents
半导体结构的制作方法及半导体结构 Download PDFInfo
- Publication number
- CN113690188B CN113690188B CN202110961599.5A CN202110961599A CN113690188B CN 113690188 B CN113690188 B CN 113690188B CN 202110961599 A CN202110961599 A CN 202110961599A CN 113690188 B CN113690188 B CN 113690188B
- Authority
- CN
- China
- Prior art keywords
- layer
- bit line
- line contact
- semiconductor structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 19
- -1 germanium ions Chemical class 0.000 claims description 18
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 238000004151 rapid thermal annealing Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 272
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000000463 material Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 230000008439 repair process Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 229910000078 germane Inorganic materials 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical class [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括提供基底，在基底上形成位线接触区，位线接触区内具有第一凹槽；在第一凹槽内形成第一位线接触层，第一凹槽内的第一位线接触层围合成第二凹槽；在第二凹槽内形成扩散层，位于第二凹槽内的扩散层围合成第三凹槽；在第三凹槽内形成第二位线接触层，位于第三凹槽内的第二位线接触层具有缝隙；对扩散层进行处理，以使扩散层中的离子向第一位线接触层和第二位线接触层中扩散，并填充满缝隙。本公开通过在位线接触区内形成扩散层，并对扩散层进行处理，有效修复半导体结构中的深层缝隙，进而减小半导体结构的电阻，从而有效提高产品良率和半导体结构的性能。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存取存储器(DRAM，Dynamic Random Access Memory)具有体积小、集成度高、功耗低的优点，同时速度比只读存储器(ROM，Read Only Memory)快。随着半导体行业的不断发展，对半导体结构的要求越来越高。
而在现有技术中，半导体结构中的位线接触层一般利用低压化学气相沉积炉管方式生长，通过该类工艺生长的位线接触层在其内部会出现薄膜缝隙。现行针对薄膜缝隙的修复方法是对位线接触层回刻预定深度，然后注入锗离子后再进行快速热退火的方式来修复，但由于离子注入深度的限制以及剂量能量的变化会对半导体结构的电性产生影响，而且只能修复薄膜缝隙的表层，其并不能修复整个薄膜缝隙，导致半导体结构的性能下降。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：
提供基底，在所述基底上形成位线接触区，所述位线接触区内具有第一凹槽；
在所述第一凹槽内形成第一位线接触层，所述第一位线接触层延伸至所述第一凹槽外并覆盖在所述基底上，所述第一凹槽内的所述第一位线接触层围合成第二凹槽；
在所述第一位线接触层上形成扩散层，所述扩散层延伸至所述第二凹槽外并覆盖在所述第一位线接触层上，其中，位于所述第二凹槽内的所述扩散层围合成第三凹槽；
在所述第三凹槽内形成第二位线接触层，所述第二位线接触层延伸至所述第三凹槽外并覆盖于所述扩散层上，其中，位于所述第三凹槽内的所述第二位线接触层具有缝隙；
对所述扩散层进行处理，以使所述扩散层中的离子向所述第一位线接触层和所述第二位线接触层中扩散，并填充满所述缝隙。
根据本公开的一些实施例，所述在所述第二凹槽内形成扩散层中，包括：
通过化学气相沉积工艺形成锗层或锗化硅层，形成所述扩散层。
根据本公开的一些实施例，所述在所述第二凹槽内形成扩散层的步骤之后，所述半导体结构的制作方法还包括：
对所述扩散层进行离子掺杂处理，掺杂离子包括：锗离子、硼离子、磷离子和氮离子中的一种或多种。
根据本公开的一些实施例，所述对所述扩散层进行处理中，包括：
对所述扩散层进行快速热退火处理。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
在所述基底上形成隔离结构。
根据本公开的一些实施例，所述在所述基底上形成隔离结构的步骤中，包括：
在所述基底的顶面上形成多个沿第一方向间隔设置的隔离沟槽；
在所述隔离沟槽内形成隔离结构。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
在所述基底内形成多个沿第二方向间隔设置的字线，所述第二方向与所述第一方向具有不为零的夹角。
根据本公开的一些实施例，包括：
在所述基底的顶面上形成多个沿第二方向间隔设置的栅沟槽；
在所述栅沟槽内形成栅氧化层，所述栅氧化层的顶面与所述栅沟槽的顶面平齐；
在所述栅沟槽内填充导电层，所述导电层的顶面低于所述栅沟槽的顶面，以形成所述字线。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
在所述栅沟槽的内壁上形成阻挡层，且所述阻挡层的顶面低于所述栅沟槽的顶面，其中，所述阻挡层的顶面与所述导电层的顶面平齐。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
在所述导电层上形成第一隔离层，所述第一隔离层的顶面与所述栅沟槽的顶面平齐。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
在所述基底上形成隔离层；
在所述隔离层上依次形成多晶硅层和掩膜层；
根据所述掩膜层定义的图案，去除部分所述多晶硅层和所述隔离层，形成通孔，所述通孔暴露出部分所述基底，以在所述基底上形成所述位线接触区。
根据本公开的一些实施例，所述在所述基底上形成隔离层的步骤中，包括：
在所述基底上形成第二隔离层；
在所述第二隔离层上形成第三隔离层。
本公开的第二方面提供了一种半导体结构，所述半导体结构包括：
基底，所述基底上形成有位线接触区；
位线接触层，所述位线接触层包括依次层叠设置在所述位线接触区内的第一位线接触层、过渡层和第二位线接触层。
根据本公开的一些实施例，所述半导体结构还包括设在所述基底内且沿第一方向间隔设置的多个隔离结构。
根据本公开的一些实施例，所述半导体结构还包括设在所述基底内且沿第二方向间隔设置的多个字线，每个所述字线外还依次包裹有阻挡层和栅氧化层，所述阻挡层的顶面与所述字线的顶面平齐，所述字线上设有第一隔离层，所述第一隔离层的顶面与所述栅氧化层以及所述基底的顶面平齐，其中，所述第一方向与所述第二方向之间具有不为零的夹角。
根据本公开的一些实施例，所述阻挡层包括氧化硅层；所述第一隔离层包括氮化硅层。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，将位线接触区内的位线接触层分成两次形成，并在形成过程中增加一层扩散层，再对扩散层进行处理，有效修复半导体结构中的深层缝隙，进而减小半导体结构的电阻，从而有效提高产品良率和半导体结构的性能。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1至图4为相关技术中对薄膜缝隙的修补过程的示意图。
图5是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图6是根据一示例性实施例示出的一种半导体结构的制作方法中形成位线接触区的示意图。
图7是根据一示例性实施例示出的一种半导体结构的制作方法中形成第一位线接触层的示意图。
图8是根据一示例性实施例示出的一种半导体结构的制作方法中形成扩散层的示意图。
图9是根据一示例性实施例示出的一种半导体结构的制作方法中形成第二位线接触层的示意图。
图10是根据一示例性实施例示出的一种半导体结构的制作方法中形成过渡层的示意图。
附图标记：
1、第一基底；2、位线接触层；
3、薄膜缝隙；4、表层；
10、基底；20、位线接触区；
30、第一凹槽；40、第一位线接触层；
50、第二凹槽；60、扩散层；
70、第三凹槽；80、第二位线接触层；
90、缝隙；100、过渡层；
110、隔离沟槽；120、隔离结构；
130、栅沟槽；140、栅氧化层；
150、导电层；160、阻挡层；
170、第一隔离层；180、第二隔离层；
190、第三隔离层；200、多晶硅层；
210、掩膜层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
相关技术中，如图1至图4中所示，半导体结构中的位线接触层2一般利用低压化学气相沉积炉管方式生长，并设置在第一基底1上，通过该类工艺生长的位线接触层2在其内部会出现薄膜缝隙3。现行针对薄膜缝隙3的修复方法是对位线接触层2回刻预定深度，然后注入锗(Ge)离子后再进行快速热退火的方式来修复，但由于离子注入深度的限制以及剂量能量的变化会对半导体结构的电性产生影响，而且只能修复薄膜缝隙3的表层4，其并不能修复整个薄膜缝隙，导致半导体结构的性能下降。
针对上述技术问题，本公开实施例所提供的半导体结构的制作方法及半导体结构中，将位线接触区内的位线接触层分成两次形成，并在形成位线接触层的过程中增加一层扩散层，再对扩散层进行处理，有效修复半导体结构中的深层缝隙，进而减小半导体结构的电阻，从而有效提高产品良率和半导体结构的性能。
本公开示例性的实施例中提供了一种半导体结构的制作方法，如图5所示，图5示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图6-图10为半导体结构的制作方法的各个阶段的示意图，下面结合图6-图10对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图5所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S100：提供基底，在基底上形成位线接触区，位线接触区内具有第一凹槽。
步骤S200：在第一凹槽内形成第一位线接触层，第一位线接触层延伸至第一凹槽外并覆盖在基底上，第一凹槽内的第一位线接触层围合成第二凹槽。
步骤S300：在第二凹槽内形成扩散层，扩散层延伸至第二凹槽外并覆盖在第一位线接触层上，其中，位于第二凹槽内的扩散层围合成第三凹槽。
步骤S400：在第三凹槽内形成第二位线接触层，第二位线接触层延伸至第三凹槽外并覆盖于扩散层上，其中，位于第三凹槽内的第二位线接触层具有缝隙。
步骤S500：对扩散层进行处理，以使扩散层中的离子向第一位线接触层和第二位线接触层中扩散，并填充满缝隙。
示例性地，如图6所示，在步骤S100中，基底10作为储存器的支撑部件，用于支撑设在其上的其他部件。基底10可以由半导体材质制成，半导体材料可以为硅、锗、硅锗化合物以及硅氧化合物中的一种或者多种。
在基底10上形成位线接触区20，且位线接触区20内具有第一凹槽30。
其中，在基底10上形成位线接触区20时，可以采用以下方法：
首先，在基底10的顶面上形成依次层叠设置的第一掩膜层和第一光刻胶层。然后，通过曝光或显影刻蚀的方式在第一光刻胶层上形成第一掩膜图案，其中，第一掩膜图案与后续形成的第一凹槽30在基底上的布置形式相同，以具有第一掩膜图案的第一光刻胶层为掩膜版，对第一掩膜层和基底10的顶面进行刻蚀，去除被第一掩膜图案遮挡的第一掩膜层和预定深度的基底10，形成多个间隔开设置的第一凹槽30。最后，去除被保留下来的第一光刻胶层和第一掩膜层，从而在基底10的顶面上形成位线接触区20，此时，位线接触区20具有第一凹槽30。
需要说明的是，第一掩膜层可以是单层结构，也可以是叠层结构。当第一掩膜层的结构为叠层结构时，将第一掩膜图案转移至第一掩膜层上，再以第一掩膜层为掩膜版，刻蚀基底，可以提高图案化转移的精度，提高半导体结构的性能。
在步骤200中，如图7所示，在第一凹槽30内沉积第一位线接触层40。其中，第一位线接触层40包括第一多晶硅层，可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺形成第一多晶硅层。在一些实施例中，第一多晶硅层也可以通过通入沉积反应气体来形成，例如，沉积反应气体可以是硅烷(SiH4)、二氯甲硅烷(SiH2Cl2)、乙硅烷(H6Si2)以及锗烷(GeH4)所构成的群组中的一种或多种。
在一个示例性实施例中，第一位线接触层40的形成过程可以采用以下方法：
通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在第一凹槽30内形成第一初始多晶硅层。而后，在第一初始多晶硅层上形成层叠设置的第二掩膜层和第二光刻胶层，然后，通过曝光或显影刻蚀的方式在第二光刻胶层上形成第二掩膜图案，以具有第二掩膜图案的第二光刻胶层为掩膜版，对第二掩膜层和第一初始多晶硅层进行刻蚀，去除被第二掩膜图案遮挡的第二掩膜层和部分深度的第一初始多晶硅层，形成多个间隔开设置的第二凹槽50。被保留下来的第一初始多晶硅层构成第一多晶硅层，即第一位线接触层40。最后去除被保留下来的第二掩膜层和第二光刻胶层。第一位线接触层40延伸至第一凹槽30外并覆盖在基底10的顶面。
在步骤S300中，如图8所示，在第二凹槽50内形成扩散层60。
其中，扩散层60的形成过程可以采用以下方法：
在第二凹槽50内形成初始扩散层。而后，在初始扩散层上形成层叠设置的第三掩膜层和第三光刻胶层，然后，通过曝光或显影刻蚀的方式在第三光刻胶层上形成第三掩膜图案，以具有第三掩膜图案的第三光刻胶层为掩膜版，对第三掩膜层和初始扩散层进行刻蚀，去除被第三掩膜图案遮挡的第三掩膜层和部分初始扩散层，形成多个间隔开设置的第三凹槽70。被保留下来的初始扩散层构成扩散层60，扩散层60延伸至第二凹槽50外并覆盖在第一位线接触层40上。其中，位于第二凹槽50内的扩散层60围合成第三凹槽70，在一些实施例中，第三凹槽70的深宽比介于2～10之间。
需要说明的是，扩散层60可以包括第三多晶硅层，扩散层60可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺形成。当扩散层60选用第三多晶硅层时，此时，还需对第三多晶硅层进行离子掺杂处理，其中，掺杂离子包括锗离子、硼离子、磷离子和氮离子中的一种或多种。
在一些实施例中，扩散层60可以是通过化学气相沉积工艺所形成的锗层或者锗化硅层。
在步骤S400中，如图9所示，在第三凹槽70内形成第二位线接触层80，第二位线接触层80延伸至第三凹槽70外并覆盖在扩散层60上。其中，第二位线接触层80的材质可以与第一位线接触层40的材质相同，也可以不相同。第二位线接触层80包括第二多晶硅层，其中，第二多晶硅层可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺形成。在一些实施例中，第二多晶硅层也可以通过通入沉积反应气体来形成，其中，沉积反应气体可以是硅烷(SiH4)、二氯甲硅烷(SiH2Cl2)、乙硅烷(H6Si2)以及锗烷(GeH4)所构成的群组中的一种或多种，例如第二多晶硅层可以通过对锗烷进行均热处理，或者由锗烷和硅烷通过化学气相沉积工艺沉积形成。形成的第二位线接触层80延伸至第三凹槽70(参照图8)的上部(以图9中所示方位为准)并覆盖在扩散层60的顶面。
需要说明的是，在步骤S120中所形成的第三凹槽70具有高深宽比，使得在第三凹槽70内形成的第二位线接触层80的内部形成有预定深度和宽度的缝隙90，此时，需要对该缝隙90进行修复，防止缝隙90降低半导体结构的性能。
在步骤S500中，如图10所示，当第二位线接触层80内形成缝隙90后，对扩散层60进行快速热退火处理，从而使扩散层60中的离子朝向第一位线接触层40和第二位线接触层80中扩散，以填充满缝隙90，对缝隙90进行修复。
在一个示例中，第一位线接触层40为硅烷沉积而成的第一多晶硅层，扩散层60为掺杂有锗离子的第三多晶硅层，第二位线接触层80为锗烷和硅烷沉积而成的第二多晶硅层。在该示例中，对扩散层60进行快速热退火处理，使得掺杂有锗离子的第三多晶硅层中的锗离子同时扩散并植入到第一多晶硅层和第二多晶硅层中，并最终在第一位线接触层40和第二位线接触层80之间形成过渡层100。
在上述实施例中，通过上述锗离子的植入方式在保证深度掺杂的情况下并不会影响半导体结构的电性和结构，可有效修复位线接触层中的深层缝隙，进而减小半导体结构器件的电阻，增大半导体结构器件的电流。
根据一个示例性的实施例，如图6-图10所示，本实施例是对上述实施例步骤S100中提供基底10的实施方式的说明。
步骤S110：在基底上形成隔离结构。
示例性地，在基底10的顶面上形成多个沿第一方向间隔设置的隔离沟槽110。隔离沟槽110可以通过在基底10的顶面上沉积层叠设置第四掩膜层和第四光刻胶层，图形化第四光刻胶层和第四掩膜层，从而在基底10上形成多个间隔设置的隔离沟槽110，第一方向参照图6中X方向所示。
而后，在隔离沟槽110内形成沉积隔离材料以形成隔离结构120。
步骤S120：在基底内形成多个沿第二方向间隔设置的字线，第二方向与第一方向具有不为零的夹角。
在此步骤中，可以在基底10内形成多个沿第二方向间隔设置的栅沟槽130，其中，第二方向参照图6中Y方向所示。在基底10内形成栅沟槽130可以采用的如下的方式进行，比如：可以采用涂布-固化法、喷墨打印法或沉积法在基底10上形成光刻胶层，光刻胶层覆盖在基底10的上表面。
通过掩膜、曝光、显影、刻蚀等图形化处理方式，对光刻胶层进行图形化处理，形成掩膜图案，其中，掩膜图案包括交替设置的多个遮挡区和多个开口区。
然后，去除位于开口区内的部分深度的基底10，在基底10上形成多个间隔设置的凹槽。
去除光刻胶层，即可以利用清洗工艺，比如超声清洗法或者等离子清洗法，将所要去除的光刻胶层进行清除，以在基底10内形成多个间隔设置的栅沟槽130。
而后，在栅沟槽130内通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺形成一层栅氧化层140，栅氧化层140的顶面与栅沟槽130的顶面平齐。
如图6所示，在栅沟槽130内形成导电层150之前，先在栅沟槽130的内壁通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺形成一层阻挡层160，阻挡层150的顶面与后续形成的导电层150的顶面平齐。其中，阻挡层160的材质可以包括氧化硅。
接着，在栅沟槽130内填充一层导电层150，该导电层150构成字线，导电层150的顶面低于栅沟槽130的顶面。在实施过程中，可以通过化学气相沉积或者物理气相沉积的方式，在栅氧化层140的表面形成一定厚度的导电层150。其中，导电层150的材质可以是金属钨(W)或氮化钛。
待导电层150形成之后，在导电层150的顶面上沉积一层第一隔离层170，第一隔离层170的顶面与栅沟槽130的顶面平齐。
步骤S130：在基底上形成隔离层。
示例性地，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在基底10上形成依次层叠设置的第二隔离层180和第三隔离层190，第二隔离层180和第三隔离层190共同构成隔离层。其中，第二隔离层180和第三隔离层190的材质可以相同，也可以不相同。
步骤S140：在隔离层上依次形成多晶硅层和掩膜层。
示例性地，可以通过原子层沉积工艺或化学气相沉积工艺在第三隔离层190上形成依次层叠设置的多晶硅层200和掩膜层210。多晶硅层200的材质可以与第一多晶硅层或第二多晶硅层相同。
步骤S150：根据掩膜层定义的图案，去除部分多晶硅层和隔离层，以形成通孔，通孔暴露出基底，以在基底上形成位线接触区。
在此步骤中，形成的通孔的个数为多个，且多个通孔间隔设置。其中，通孔的形成过程与上述实施例中步骤S100中形成第一凹槽30的过程相同，即该步骤中的通孔即为第一凹槽30，在此不在阐述。
根据一个示例性的实施例，如图10所示，本公开一示例性的实施例还提供了一种半导体结构，该半导体结构包括基底10和位线接触层。在基底10上形成有位线接触区20。位线接触层包括依次层叠设置在位线接触区20内的第一位线接触层40、过渡层100和第二位线接触层80。其中，过渡层100为对设在第一位线接触层40和第二位线接触层80之间的扩散层60进行处理后所形成的。
其中，在第二位线接触层80形成之后，会在其内部形成有缝隙90。此时，对扩散层60进行快速热退火，扩散层60中的扩散离子扩散并植入第一位线接触层40和第二位线接触层80中，从而填充满缝隙90。
通过上述锗离子的植入方式在保证深度掺杂的情况下并不会影响半导体结构的电性和结构，可有效修复位线接触层中的深层缝隙，进而减小半导体结构器件的电阻，增大半导体结构器件的电流，提高半导体结构的性能。
在一些实施例中，半导体结构还包括设在基底10内且沿第一方向间隔设置的多个隔离结构120。
在一些实施例中，半导体结构还包括设在基底10内且沿第二方向间隔设置的多个字线。其中，字线为一层金属钨或氮化钛沉积而成的导电层150，每个导电层150外还依次包裹有阻挡层160和栅氧化层140，阻挡层160的顶面与导电层150的顶面平齐。导电层150上设有第一隔离层170，第一隔离层170的顶面与栅氧化层140以及基底10的顶面平齐。其中，第一方向与第二方向之间具有不为零的夹角。
在一些实施例中，阻挡层160可以包括氧化硅层；第一隔离层170可以包括氮化硅层。
在本实施例的半导体结构中，通过在第一位线接触层和第二位线接触层之间形成一层扩散层，并对扩散层进行快速热退火处理，有效修复半导体结构中的深层缝隙，进而减小半导体结构的电阻，从而有效提高产品良率和半导体结构的性能。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (16)
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
提供基底，在所述基底上形成位线接触区，所述位线接触区内具有第一凹槽；
在所述第一凹槽内形成第一位线接触层，所述第一位线接触层延伸至所述第一凹槽外并覆盖在所述基底上，所述第一凹槽内的所述第一位线接触层围合成第二凹槽；
在所述第二凹槽内形成扩散层，所述扩散层延伸至所述第二凹槽外并覆盖在所述第一位线接触层上，其中，位于所述第二凹槽内的所述扩散层围合成第三凹槽；
在所述第三凹槽内形成第二位线接触层，所述第二位线接触层延伸至所述第三凹槽外并覆盖于所述扩散层上，其中，位于所述第三凹槽内的所述第二位线接触层具有缝隙；
对所述扩散层进行处理，以使所述扩散层中的离子向所述第一位线接触层和所述第二位线接触层中扩散，并填充满所述缝隙。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述第二凹槽内形成扩散层中，包括：
通过化学气相沉积工艺形成锗层或锗化硅层，形成所述扩散层。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述第二凹槽内形成扩散层的步骤之后，所述半导体结构的制作方法还包括：
对所述扩散层进行离子掺杂处理，掺杂离子包括：锗离子、硼离子、磷离子和氮离子中的一种或多种。
4.根据权利要求1-3任一项所述的半导体结构的制作方法，其特征在于，所述对所述扩散层进行处理中，包括：
对所述扩散层进行快速热退火处理。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
在所述基底上形成隔离结构。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述在所述基底上形成隔离结构的步骤中，包括：
在所述基底的顶面上形成多个沿第一方向间隔设置的隔离沟槽；
在所述隔离沟槽内形成隔离结构。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
在所述基底内形成多个沿第二方向间隔设置的字线，所述第二方向与所述第一方向具有不为零的夹角。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述在所述基底内形成多个沿第二方向间隔设置的字线的步骤中，包括：
在所述基底的顶面上形成多个沿第二方向间隔设置的栅沟槽；
在所述栅沟槽内形成栅氧化层，所述栅氧化层的顶面与所述栅沟槽的顶面平齐；
在所述栅沟槽内填充导电层，所述导电层的顶面低于所述栅沟槽的顶面，以形成所述字线。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
在所述栅沟槽的内壁上形成阻挡层，且所述阻挡层的顶面低于所述栅沟槽的顶面，其中，所述阻挡层的顶面与所述导电层的顶面平齐。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
在所述导电层上形成第一隔离层，所述第一隔离层的顶面与所述栅沟槽的顶面平齐。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
在所述基底上形成隔离层；
在所述隔离层上依次形成多晶硅层和掩膜层；
根据所述掩膜层定义的图案，去除部分所述多晶硅层和所述隔离层，形成通孔，所述通孔暴露出部分所述基底，以在所述基底上形成所述位线接触区。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述在所述基底上形成隔离层的步骤中，包括：
在所述基底上形成第二隔离层；
在所述第二隔离层上形成第三隔离层。
13.一种半导体结构，其特征在于，采用如权利要求1-12任一项所述的半导体结构的制作方法形成，所述半导体结构包括：
基底，所述基底上形成有位线接触区；
位线接触层，所述位线接触层包括依次层叠设置在所述位线接触区内的第一位线接触层、过渡层和第二位线接触层。
14.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括设在所述基底内且沿第一方向间隔设置的多个隔离结构。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括设在所述基底内且沿第二方向间隔设置的多个字线，每个所述字线外还依次包裹有阻挡层和栅氧化层，所述阻挡层的顶面与所述字线的顶面平齐，所述字线上设有第一隔离层，所述第一隔离层的顶面与所述栅氧化层以及所述基底的顶面平齐，其中，所述第一方向与所述第二方向之间具有不为零的夹角。
16.根据权利要求15所述的半导体结构，其特征在于，所述阻挡层包括氧化硅层；所述第一隔离层包括氮化硅层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110961599.5A CN113690188B (zh) | 2021-08-20 | 2021-08-20 | 半导体结构的制作方法及半导体结构 |
| PCT/CN2021/121011 WO2023019689A1 (zh) | 2021-08-20 | 2021-09-27 | 半导体结构的制作方法及半导体结构 |
| US17/648,725 US20230056308A1 (en) | 2021-08-20 | 2022-01-24 | Method of manufacturing semiconductor structure and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110961599.5A CN113690188B (zh) | 2021-08-20 | 2021-08-20 | 半导体结构的制作方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113690188A CN113690188A (zh) | 2021-11-23 |
| CN113690188B true CN113690188B (zh) | 2023-10-20 |
Family
ID=78581033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110961599.5A Active CN113690188B (zh) | 2021-08-20 | 2021-08-20 | 半导体结构的制作方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113690188B (zh) |
| WO (1) | WO2023019689A1 (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1212462A (zh) * | 1997-09-22 | 1999-03-31 | 日本电气株式会社 | 半导体器件及其制造方法 |
| KR20050050711A (ko) * | 2003-11-26 | 2005-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성방법 |
| KR20080005719A (ko) * | 2006-07-10 | 2008-01-15 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2008311274A (ja) * | 2007-06-12 | 2008-12-25 | Panasonic Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2013143423A (ja) * | 2012-01-10 | 2013-07-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN109979940A (zh) * | 2017-12-27 | 2019-07-05 | 长鑫存储技术有限公司 | 半导体存储器件及其制作方法 |
| CN112992775A (zh) * | 2019-12-02 | 2021-06-18 | 长鑫存储技术有限公司 | 半导体存储器及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| CN108520876B (zh) * | 2018-06-26 | 2023-07-11 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法、半导体器件 |
| CN113097145B (zh) * | 2021-03-30 | 2022-04-22 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
-
2021
- 2021-08-20 CN CN202110961599.5A patent/CN113690188B/zh active Active
- 2021-09-27 WO PCT/CN2021/121011 patent/WO2023019689A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1212462A (zh) * | 1997-09-22 | 1999-03-31 | 日本电气株式会社 | 半导体器件及其制造方法 |
| KR20050050711A (ko) * | 2003-11-26 | 2005-06-01 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성방법 |
| KR20080005719A (ko) * | 2006-07-10 | 2008-01-15 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2008311274A (ja) * | 2007-06-12 | 2008-12-25 | Panasonic Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2013143423A (ja) * | 2012-01-10 | 2013-07-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN109979940A (zh) * | 2017-12-27 | 2019-07-05 | 长鑫存储技术有限公司 | 半导体存储器件及其制作方法 |
| CN112992775A (zh) * | 2019-12-02 | 2021-06-18 | 长鑫存储技术有限公司 | 半导体存储器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023019689A1 (zh) | 2023-02-23 |
| CN113690188A (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700731A (en) | Method for manufacturing crown-shaped storage capacitors on dynamic random access memory cells | |
| CN113097142B (zh) | 一种图案化方法及半导体结构 | |
| JP2024516386A (ja) | スタック型ｓｉ／ｓｉｇｅを使用した３次元ダイナミックランダムアクセスメモリ（３ｄ ｄｒａｍ）ゲートオールアラウンド（ｇａａ）設計 | |
| US20120049262A1 (en) | A dram cell structure with extended trench and a manufacturing method thereof | |
| CN111834338A (zh) | 电容器及其形成方法、dram单元和存储器 | |
| CN209785930U (zh) | 电容器、dram单元和存储器 | |
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| TW201507109A (zh) | 半導體裝置之製造方法 | |
| CN116133368B (zh) | 半导体结构的制备方法及半导体结构 | |
| JP2006013424A (ja) | 半導体素子の製造方法 | |
| CN115666132A (zh) | 半导体结构的制备方法及半导体结构 | |
| US5668031A (en) | Method of fabricating high density flat cell mask ROM | |
| CN113690188B (zh) | 半导体结构的制作方法及半导体结构 | |
| US7998816B2 (en) | Method for fabricating semiconductor device having vertical gate | |
| WO2023015642A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| US20230056308A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| KR100607174B1 (ko) | 반도체 기판의 주 표면 아래로 연장된 플러그 콘택홀들을갖는 반도체 장치들 및 그 제조 방법들 | |
| JP4695120B2 (ja) | メモリ構造の製造方法 | |
| JP2011018835A (ja) | 半導体装置の製造方法 | |
| CN101447513A (zh) | 半导体器件及其制造方法 | |
| US6953725B2 (en) | Method for fabricating memory device having a deep trench capacitor | |
| KR100745594B1 (ko) | 커패시터를 구비하는 디램 소자의 형성 방법 및 그방법으로 형성된 디램 소자 | |
| EP4254481A1 (en) | Semiconductor structure manufacturing method and semiconductor structure | |
| US20220216216A1 (en) | Memory and method for manufacturing same | |
| US12029026B2 (en) | Method of manufacturing semiconductor structure and semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |