CN113676652B - 图像传感器、控制方法、控制装置、电子设备和存储介质 - Google Patents

图像传感器、控制方法、控制装置、电子设备和存储介质 Download PDF

Info

Publication number
CN113676652B
CN113676652B CN202110984568.1A CN202110984568A CN113676652B CN 113676652 B CN113676652 B CN 113676652B CN 202110984568 A CN202110984568 A CN 202110984568A CN 113676652 B CN113676652 B CN 113676652B
Authority
CN
China
Prior art keywords
pixel circuit
output signal
module
sub
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110984568.1A
Other languages
English (en)
Other versions
CN113676652A (zh
Inventor
罗轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110984568.1A priority Critical patent/CN113676652B/zh
Publication of CN113676652A publication Critical patent/CN113676652A/zh
Priority to PCT/CN2022/114701 priority patent/WO2023025229A1/zh
Application granted granted Critical
Publication of CN113676652B publication Critical patent/CN113676652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

本申请公开了一种图像传感器、控制方法、控制装置、电子设备和存储介质，属于电子设备技术领域。该图像传感器包括：像素电路阵列，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和至少两个彩色像素电路，至少两个彩色像素电路围绕白色像素电路设置，像素电路阵列包括至少两行像素电路行和至少两列像素电路列，至少两个像素电路行共用一个控制信号线，至少两个像素电路列共用一个输出信号线，其中，像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路；像素信号处理模块，像素信号处理模块与输出信号线相连接。

Description

图像传感器、控制方法、控制装置、电子设备和存储介质
技术领域
本申请属于电子设备技术领域，具体涉及一种图像传感器、控制方法、控制装置、电子设备和存储介质。
背景技术
目前，由发光二极管(Light Emitting Diode，LED)显示技术启发的五像素的彩色滤光片阵列(Color Filter Array，CFA)，即RGBW3.0，其解决了柯达RGBW CFA、拜耳RGB CFA等传统CFA架构在应用上的诸多弊病(例如色彩分辨率下降等)。然而，RGBW3.0的结构相比于传统CFA架构发生了较大的变化，目前没有对应的像素阵列的像素信号处理电路方案，导致无法对RGBW3.0进行精准控制。
发明内容
本申请实施例的目的是提供一种图像传感器、控制方法、控制装置、电子设备和存储介质，能够解决相关技术中没有对应的像素阵列的像素信号处理电路方案导致无法对彩色滤光片阵列进行精准控制的问题。
第一方面，本申请实施例提供了一种图像传感器，该图像传感器包括：
像素电路阵列，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和至少两个彩色像素电路，至少两个彩色像素电路围绕白色像素电路设置，像素电路阵列包括至少两行像素电路行和至少两列像素电路列，至少两个像素电路行共用一个控制信号线，至少两个像素电路列共用一个输出信号线，其中，像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路；
像素信号处理模块，像素信号处理模块与输出信号线相连接。
第二方面，本申请实施例提供了一种电子设备，该电子设备包括：如第一方面的图像传感器。
第三方面，本申请实施例提供了一种图像传感器的控制方法，图像传感器包括像素电路阵列和像素信号处理模块，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和多个彩色像素电路，多个彩色像素电路围绕白色像素电路设置，像素电路阵列的每个像素电路行共用一个控制信号线，像素电路阵列的每个像素电路列共用一个输出信号线，像素信号处理模块与输出信号线相连接；在像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路的情况下，像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块；该控制方法包括：
控制选择模块将第一目标信号传输至第一子处理模块；
控制第一子处理模块对第一目标信号进行放大及模数转换处理，并控制第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的第三输出信号进行模数转换处理；
控制第一处理缓存模块对第一目标信号和第三输出信号进行存储，以及对第一目标信号和第三输出信号进行图像处理；
其中，第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，第一输出信号线为白色像素电路列对应的输出信号线，第二输出信号线为与白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，第三输出信号线为与白色像素电路列相邻的另一个彩色像素电路列对应的输出信号线，白色像素电路列为包括白色像素电路的像素电路列，彩色像素电路列为包括彩色像素电路的像素电路列。
第四方面，本申请实施例提供了一种图像传感器的控制装置，图像传感器包括像素电路阵列和像素信号处理模块，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和多个彩色像素电路，多个彩色像素电路围绕白色像素电路设置，像素电路阵列的每个像素电路行共用一个控制信号线，像素电路阵列的每个像素电路列共用一个输出信号线，像素信号处理模块与输出信号线相连接；在像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路的情况下，像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块；该控制装置包括：
控制选择模块将第一目标信号传输至第一子处理模块；
控制第一子处理模块对第一目标信号进行放大及模数转换处理，以及控制第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的第三输出信号进行模数转换处理；
控制第一处理缓存模块对第一目标信号和第三输出信号进行存储，以及对第一目标信号和第三输出信号进行图像处理；
其中，第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，第一输出信号线为白色像素电路列对应的输出信号线，第二输出信号线为与白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，第三输出信号线为与白色像素电路列相邻的另一个彩色像素电路列对应的输出信号线，白色像素电路列为包括白色像素电路的像素电路列，彩色像素电路列为包括彩色像素电路的像素电路列。
第五方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序或指令，程序或指令被处理器执行时实现如第二方面的方法的步骤。
第六方面，本申请实施例提供了一种可读存储介质，可读存储介质上存储程序或指令，程序或指令被处理器执行时实现如第二方面的方法的步骤。
第七方面，本申请实施例提供了一种芯片，芯片包括处理器和通信接口，通信接口和处理器耦合，处理器用于运行程序或指令，实现如第二方面的方法。
在本申请实施例中，像素电路阵列由多个像素团电路构成。像素电路阵列的每个像素电路行共用一个控制信号线路，像素电路阵列的每个像素电路列共用一个输出信号线路，具体包括：每一行的彩色像素电路共用一个控制信号线，每一行的白色像素电路共用一个像素控制信号；每一列的彩色像素电路共用一个输出信号线，每一列的白色像素电路共用一个输出信号线。每一行白色像素电路共用的像素控制信号与每一行彩色像素电路共用的像素控制信号相互独立，彩色像素电路的输出信号线与白色像素电路的输出信号线相互独立。
本申请实施例提供了一种RGBW的像素电路阵列架构，相对于传统的像素电路阵列，实现了对像素电路阵列的重新布局。一方面，此像素电路阵列架构适用于CFA类型(例如，RGBW3.0 CFA)，解决了CFA无法使用传统的像素电路阵列的问题，为CFA在互补金属氧化半导体图像传感器(Complementary Metal-Oxide Semiconductor Image Sensor，CIS)上的广泛应用提供基础；另一方面，实现了彩色像素与白色像素之间信号的独立处理，在适配采用CFA像素结构的同时，有效地避免了彩色像素与白色像素间信号的串扰，提高了图像传感器的灵敏度。
附图说明
图1是本申请实施例的互补金属氧化半导体图像传感器像素阵列排布以及像素团排布示意图；
图2是本申请实施例的互补金属氧化半导体图像传感器的像素的结构示意图之一；
图3是本申请实施例的互补金属氧化半导体图像传感器的像素的结构示意图之二；
图4是本申请实施例的互补金属氧化半导体图像传感器的像素电路阵列架构示意图；
图5是本申请实施例的像素电路阵列的结构示意图之一；
图6是本申请实施例的像素信号处理模块的结构示意图之一；
图7是本申请实施例的模拟数据选择器的结构示意图；
图8是本申请实施例的数字数据分用器的结构示意图；
图9是本申请实施例的像素电路阵列的结构示意图之二；
图10是本申请实施例的像素信号处理模块的结构示意图之二；
图11是本申请实施例的加法器的结构示意图之一；
图12是本申请实施例的加法器的结构示意图之二；
图13是本申请实施例的图像传感器的控制方法的流程示意图；
图14是本申请实施例的图像传感器的控制装置的示意框图；
图15是本申请实施例的电子设备的示意框图之一；
图16是本申请实施例的电子设备的示意框图之二。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
采用RGBW3.0的CIS的像素阵列(Pixel Array)是由像素团构成的。如图1所示，每一个像素团100拥有5个像素(Pixel)，其中4个有色像素(即彩色像素)，包括红色像素102、蓝色像素104和两个绿色像素106，均为“L”形状，而无色透明的白色像素108则仍为正方形，白色像素108位于像素团100的正中心，由4个“L”型的有色像素包裹环绕。在每一个有色像素的彩色滤光片下为感光元件，例如光电二极管，其作用为将彩色滤光片滤出的光线转换为用于后端处理的电学信号，例如电流、电压、电势能等。
而在现代的CIS制造工艺中，异形像素(即“L”型)由于其工艺和良率问题，目前仍然无法大规模应用在消费类CIS产品中。为了成功实践，RGBW3.0中的“L”型有色像素被拆分为多个矩形像素。如图2和图3所示，为两种方案。如图2所示，在方案1中，红区域202、蓝区域204、绿色区域206均由3个像素构成。而中间的白色区域208则由4个像素构成，每个像素的大小均一致。如图3所示，在方案2中，每个有色区域则由5个像素构成，而中心的白色区域208则由16个像素构成。不论上述何种方法，绿色像素，红色像素，蓝色像素的个数比值不变，始终为2:1:1。然而由于白色像素的个数变化，使得白色区域在像素团区域的占比改变，方法1中白色像素与有色像素的比值为1：3，方法2中白色像素与有色像素的比值为4：5。
采用RGBW3.0的CIS像素电路阵列架构如图4所示，每一行像素均共享一组像素控制信号，像素控制信号包括：像素重置信号
Figure BDA0003230186420000061
用于控制像素的重置时间，电荷转移开关信号/>
Figure BDA0003230186420000062
用于控制像素的曝光时间，以及像素信号读取开关信号/>
Figure BDA0003230186420000063
用于控制像素的读取时间，像素控制信号由像素控制信号生成模块402生成。每一列像素共用一个像素输出信号(Vout)传输线路，每一行像素将轮流使用此共享的传输线路传输Vout至后端信号处理电路。
对于每一个像素，都包含了一个像素电路。如图4所示，像素电路404包括4晶体管有源像素感应(Active Pixel Sensor，APS)电路，其中感光的光电二极管(Photodiode，PD)将光线转换成电子后通过电荷转移晶体管(由
Figure BDA0003230186420000064
控制其开关)转移至浮动扩散(FloatingDiffusion，FD)区域。当像素被选择读取时(/>
Figure BDA0003230186420000065
电平拉高)，FD中的电荷量被由Msf以及Msel组成的源跟随器(Source Follower)读为电压信号并输出为Vout。
采用RGBW3.0 CFA后，由于其与拜耳RGB以及柯达RGBW等传统CFA形式相比，结构发生了较大改变，因此无法适用传统的像素阵列对应的像素信号处理电路。而本申请提供的图像传感器和电子设备即可解决上述问题。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的图像传感器、控制方法、控制装置、电子设备和存储介质进行详细地说明。
本申请实施例提供了一种图像传感器，该图像传感器包括：
像素电路阵列，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和至少两个彩色像素电路，至少两个彩色像素电路围绕白色像素电路设置，像素电路阵列包括至少两行像素电路行和至少两列像素电路列，至少两个像素电路行共用一个控制信号线，至少两个像素电路列共用一个输出信号线，其中，像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路；
像素信号处理模块，像素信号处理模块与输出信号线相连接。
在该实施例中，对于“L”型像素结构的方案，像素层的CFA采用了图1所示的布局，每个像素团包括4个彩色像素和1个白色像素，其中4个彩色像素包括红色像素(R)、蓝色像素(B)和两个绿色像素(G)，均为“L”形状，而无色透明的白色像素(W)则为正方形，白色像素位于像素团的正中心，由4个“L”型的彩色像素包裹环绕。
像素阵列600以及像素阵列600对应的像素电路阵列700的电路结构，如图5所示，像素电路阵列700由多个像素团电路702构成，一个像素团电路702由多个像素电路704构成(像素阵列600中的一个像素团602对应一个像素团电路604，像素阵列600中的一个像素对应一个像素电路704)，每一行像素电路均由像素控制信号生成模块800进行控制。
像素电路行中包括白色像素电路或彩色像素电路，且像素电路列中包括白色像素电路或彩色像素电路，相当于，像素电路阵列的每个像素电路行共用一个控制信号线路，像素电路阵列的每个像素电路列共用一个输出信号线路，具体包括：每一行的彩色像素电路共用一个像素控制信号(也即控制信号线路)，每一行的白色像素电路共用一个像素控制信号；每一列的彩色像素电路共用一个输出信号线，每一列的白色像素电路共用一个输出信号线。每一行白色像素电路共用的像素控制信号与每一行彩色像素电路共用的像素控制信号相互独立，彩色像素电路的输出信号线与白色像素电路的输出信号线相互独立。每一列彩色像素电路的输出电压信号为Vout，每一列白色像素电路输出的电压信号为Vout_w，信号传输线路将每列的输出信号(Vout和Vout_w)传输至像素信号处理模块900，由像素信号处理模块900进行处理。
本申请实施例提供了一种RGBW的像素电路阵列架构，相对于传统的像素电路阵列，实现了对像素电路阵列的重新布局。一方面，此像素电路阵列架构适用于CFA类型(例如，RGBW3.0 CFA)，解决了CFA无法使用传统的像素电路阵列的问题，为CFA在CIS上的广泛应用提供基础；另一方面，实现了彩色像素与白色像素之间信号的独立处理，在适配采用CFA像素结构的同时，有效地避免了彩色像素与白色像素间信号的串扰，提高了图像传感器的灵敏度。
进一步地，在本申请的一个实施例中，像素信号处理模块包括：多个选择模块，选择模块与第一输出信号线、第二输出信号线连接，其中第一输出信号线为白色像素电路列对应的输出信号线，第二输出信号线为与白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，白色像素电路列为包括白色像素电路的像素电路列，彩色像素电路列为包括彩色像素电路的像素电路列；第一处理模块，第一处理模块包括：多个第一子处理模块，第一子处理模块与选择模块连接；以及多个第二子处理模块，第二子处理模块与第三输出信号线连接，第三输出信号线为与白色像素电路列相邻的另一个彩色像素电路列对应的输出信号线；第一处理缓存模块，与第一处理模块连接。
其中，选择模块将第一输出信号线的第一输出信号或第二输出信号线的第二输出信号传输至第一子处理模块，第一子处理模块对第一输出信号或第二输出信号进行放大处理，以及对放大处理后的第一输出信号或第二输出信号进行模数转换处理；第二子处理模块用于对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的第三输出信号进行模数转换处理。第一处理缓存模块用于对第一输出信号、第二输出信号和第三输出信号进行存储，并对存储的第一输出信号、第二输出信号和第三输出信号进行图像处理，以提高第一输出信号、第二输出信号和第三输出信号的信号质量，图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
在该实施例中，像素信号处理模块包括多个选择模块、第一处理模块以及第一处理缓存模块，第一处理模块包括多个第一子处理模块和多个第二子处理模块。白色像素电路列对应的输出信号线(即第一输出信号线)的输出信号和与其相邻的一个彩色像素电路列对应的输出信号线(即第二输出信号线)的输出信号，通过一个选择模块复用同一个第一子处理模块。而与第一输出信号线相邻的另一个彩色像素电路列对应的输出信号线(即第三输出信号线)的输出信号使用第二子处理模块。
第一处理缓存模块与所有的第一子处理模块、所有的第二子处理模块连接，用于对进行放大处理和模数转换处理后的第一输出信号、第二输出信号和第三输出信号依次进行存储和图像处理。
示例性地，如图6所示，像素信号处理模块900包括模拟数据选择器(Analog DataMultiplexer，MUX)902、第一子处理模块904、第二子处理模块906以及第一处理缓存模块908。每一列彩色像素电路7042的输出信号为Vout、每一列白色像素电路7044的输出信号为Vout_w，一个输出信号Vout和一个输出信号Vout_w通过一个MUX 902后，复用一个第一子处理模块904，其中，MUX即为上述选择模块，第一子处理模块904包括一个可调增益放大器(Programmable Gain Amplifier，PGA)电路9042和一个模数转换器(Analog-to-DigitalConvertor，ADC)电路9044，第二子处理模块906包括一个PGA电路9062和一个ADC电路9064。PGA电路用于对信号进行放大处理，其输出的信号VPGA再输入至ADC电路，ADC电路用于对信号VPGA进行模数转换处理。第一处理缓存模块908即为ISP和图像缓存器，用于对信号进行存储和图像处理。
需要说明的是，如图6所示，MUX902的两个输入信号分别为一列像素团电路中的一个白色像素电路列的输出信号Vout_w，以及该列像素团电路中的任一个彩色像素电路列的输出信号Vout。
在按照逐行扫描的方式读取像素电路的信号的情况下，首先读取第一行像素，例如读取彩色像素R的信号和彩色像素G的信号，彩色像素R的信号传输至MUX 902中，再传输至PGA电路、ADC电路中进行处理，彩色像素G的信号直接传输至PGA电路、ADC电路中进行处理。然后读取第二行像素，例如读取白色像素W的信号，白色像素W的信号传输至MUX902中，再传输至PGA电路、ADC电路，且与彩色像素R的信号共用的相同的PGA电路、ADC电路。由于第一行像素和第二行像素不同时读取，所以不会出现PGA电路、ADC电路的处理冲突。
本申请的实施例中，由于白色像素与彩色像素的数量不同且在不同横行，因此白色像素的信号处理链路与彩色像素处理链路有部分子模块可以复用，从而节省空间和能耗。
进一步地，在本申请的一个实施例中，第一处理缓存模块包括：多个第一分用模块，第一分用模块与第一子处理模块连接；多个第一缓存模块，第一缓存模块与第一分用模块连接；多个第二缓存模块，第二缓存模块与第一分用模块连接或者第二缓存模块与第二子处理模块连接；第一图像处理模块，与第一缓存模块和第二缓存模块连接。
其中，第一缓存模块，用于对第一输出信号进行存储，第二缓存模块在与第一分用模块连接的情况下，用于对第二输出信号进行存储，第二缓存模块在与第二子处理模块连接的情况下，用于对第三输出信号进行存储，第一图像处理模块，用于对第一输出信号、第二输出信号和第三输出信号进行图像处理。
在该实施例中，第一处理缓存模块包括多个第一分用模块、多个第一缓存模块、多个第二缓存模块以及第一图像处理模块。第一分用模块用于将第一子处理模块输出的第一输出信号和第二输出信号分别传输至不同的缓存模块。具体地，第一输出信号传输至第一缓存模块，第二输出信号传输至第二缓存模块，第三输出信号传输至第二缓存模块，也就是说，第一缓存模块中存储白色像素电路列的输出信号，第二缓存模块中存储彩色像素电路列的输出信号。
第一图像处理模块再对第一缓存模块和第二缓存模块内存储的信号进行图像处理。
需要说明的是，多个第一分用模块的数量与选择模块的数量相等。
示例性地，如图6所示，在进入第一处理缓存模块908后，通过第一处理缓存模块908的数字数据分用器(Digital Data Demultiplexer，DEMUX)9082将第一输出信号和第二输出信号存储至不同的缓存模块(Buffer和Buffer_W)，DEMUX即为上述第一分用模块。具体地，第二输出信号和第三输出信号(即彩色像素列的输出信号)缓存在Buffer，而第一输出信号(即白色像素列的输出信号)缓存在Buffer_W。缓存后的信号进而进入ISP 9084进行数字图像处理相关的步骤。
通过上述方式，对彩色像素列的输出信号和白色像素列的输出信号进行了独立的缓存，第一图像处理模块可以任意地点选彩色像素列的输出信号或白色像素列的输出信号进行后期处理，极大的丰富了图像信号处理种类。
需要说明的是，DEMUX 9082的电路结构如图8所示，DEMUX 9082由
Figure BDA0003230186420000111
信号进行控制，将ADC的输出信号分别输入至Buffer和Buffer_W。
常见的缓存模块有动态随机存取存储器(Dynamic Random AccessMemory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)等。
图6中数据分用器也可放在ADC前，此时数据分用器则必须使用模拟数据分用器而非数字数据分用器。
进一步地，在本申请的一个实施例中，像素信号处理模块还包括：多个第一采样模块，第一采样模块与输出信号线的输出端相连接。
第一采样模块用于对输出信号线的输出信号进行消噪音处理。
在该实施例中，像素信号处理模块还包括多个第一采样模块，第一采样模块的一端与输出信号线的输出端相连接，第一采样模块的另一端与选择模块或第二子处理模块相连接，第一采样模块用于对输出信号线的输出信号进行消噪音处理。
示例性地，如图6所示，每一列彩色像素电路的输出信号为Vout、每一列白色像素电路的输出信号为Vout_w，输出信号Vout和输出信号Vout_w均通过独立的相关双采样(Corrolated Double Sampling，CDS)电路910(即第一采样模块)进行消噪音处理。具体地，通过两次采样(采样信号存储在电容C1与电容C2)，使用运算放大器ACDS进行信号减法得到两次采样信号的差值，即VCDS信号。CDS电路910输出的VCDS信号会输入至PGA电路进行可调信号放大操作。
如图7所示，MUX包括开启S1、开关S2以及运算放大器，MUX由
Figure BDA0003230186420000121
信号进行控制，CDS输出的VCDS与VCDS_W信号进入MUX进行信号合成。/>
通过上述方式，实现对彩色像素电路列的输出信号和白色像素电路列的输出信号进行消噪音处理，提高信号的准确性。
需要说明的是，如图6所示，在像素信号处理模块900中每一条像素信号处理链路上的子模块均需要由信号处理&控制信号模块912提供时序与控制信号。当像素信号走完所有链路上子模块且缓存至Buffer或Buffer_W上后，信号将进入ISP 9084进行数字图像处理相关的步骤。处理完成后由I/O 914输出最后的图像信号至CIS芯片外。
进一步地，在本申请的一个实施例中，在白色像素电路包括多个子白色像素电路、彩色像素电路包括多个子彩色像素电路的情况下，像素电路行包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路；像素电路列包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路。
在该实施例中，对于将白色像素拆分为多个矩形子白色像素、将彩色像素拆分为多个矩形子彩色像素的合成像素方案(如图2和图3所示)。以如图2中所示的结构为例，像素阵列600的每个像素团602中含有16个子像素，因此如图9所示，像素电路阵列700的每个像素团电路702中含有16个子像素电路706，具体为4个子白色像素电路和12个子彩色像素电路。每一行子像素电路均由像素控制信号生成模块800进行控制，每一列子像素电路的输出信号传输至像素信号处理模块900，由像素信号处理模块900进行处理。
像素电路阵列中，每一行中的子像素电路包括两种情况，一种为每一行中仅包括子彩色像素电路，另一种为每一行中包括子白色像素电路和子彩色像素电路；每一列中的子像素电路包括两种情况，一种为每一列中仅包括子彩色像素电路，另一种为每一列中包括子白色像素电路和子彩色像素电路。
每一行的所有子像素电路(不论是子彩色像素电路还是子白色像素电路)均由像素控制信号生成模块进行控制，也即，每一行的所有子像素电路共用一个像素控制信号(也即控制信号线)。每一列的所有子像素电路(不论是子彩色像素电路还是子白色像素电路)输出的信号共用一条信号传输线路(也即输出信号线)至像素信号处理模块。
本申请实施例提供了一种RGBW的像素电路阵列架构，一方面，此像素电路阵列架构适用于CFA类型(例如，RGBW3.0 CFA)的合成像素方案，解决了CFA的合成像素方案无法使用传统的像素电路阵列的问题，为CFA在CIS上的广泛应用提供基础；另一方面，像素电路阵列中每一个像素电路均可进行信号处理与读出，在适配采用CFA像素结构的同时，有效地避免了像素间信号的串扰。
进一步地，在本申请的一个实施例中，像素信号处理模块包括：多个第二处理模块，第二处理模块与输出信号线连接；第二处理缓存模块，第二处理缓存模块包括：多个第二分用模块，第二分用模块与第一目标处理模块连接，其中第一目标处理模块为与第一目标像素电路列对应的输出信号线相连接的第二处理模块，第一目标像素电路列为包括子白色像素电路和子彩色像素电路的像素电路列；多个第三缓存模块，第三缓存模块与第二分用模块连接；多个第四缓存模块，第四缓存模块与第二分用模块连接，或第四缓存模块与第二目标处理模块连接，第二目标处理模块为与第二目标像素电路列对应的输出信号线相连接的第二处理模块，第二目标像素电路列为包括子彩色像素电路的像素电路列；以及第二图像处理模块，与第三缓存模块和第四缓存模块连接。
其中，第二处理模块，用于对输出信号线的输出信号进行放大处理，并对进行放大处理后的输出信号进行模数转换处理；第三缓存模块，用于对第四输出信号进行存储，第四输出信号为第一目标像素电路列对应的输出信号线输出的子白色像素电路的信号；第四缓存模块在与第二分用模块连接的情况下，用于对第五输出信号进行存储，第五输出信号为第一目标像素电路列对应的输出信号线输出的子彩色像素电路的信号，第四缓存模块在与第二目标处理模块连接的情况下，用于对第二目标处理模块的第六输出信号进行存储；第二图像处理模块，用于对第四输出信号、第五输出信号和第六输出信号进行图像处理，以提高第四输出信号、第五输出信号和第六输出信号的信号质量，图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
在该实施例中，对于合成像素方案，像素信号处理模块包括多个第二处理模块和一个第二处理缓存模块，第二处理缓存模块包括多个第二分用模块、多个第三缓存模块、多个第四缓存模块和一个第二图像处理模块。第二处理模块用于对输出信号线的输出信号进行放大处理和模数转换处理，第二分用模块将进行了放大处理和模数转换处理后的第一目标像素电路列的输出信号分别传输至不同的缓存模块(即第三缓存模块和第四缓存模块)中进行存储。具体地，第一目标像素电路列的输出信号包括子白色像素电路的信号(即第四输出信号)和子彩像素电路的信号(即第五输出信号)，利用第二分用模块将第四输出信号传输至第三缓存模块进行存储，利用第二分用模块将第五输出信号传输至第四缓存模块进行存储。
另外，第二目标像素电路列的输出信号仅包括子彩色像素电路的信号(即第六输出信号)，则将第二目标像素电路列的输出信号在利用第二目标处理模块进行放大处理和模数转换处理后，直接传输至第四缓存模块进行存储。
第二图像处理模块再对第三缓存模块和第四缓存模块内存储的信号进行图像处理。
其中，第一目标处理模块和第二目标处理模块均包括一个PGA电路和一个ADC电路。PGA电路用于对信号进行放大处理，其输出的信号VPGA或信号VPGA/W再输入至ADC电路，ADC电路用于对信号VPGA或信号VPGA/W进行模数转换处理。
示例性地，如图10所示，像素信号处理模块900包括第一目标处理模块916、第二目标处理模块918以及第二处理缓存模块920。每一个子彩色像素电路列的输出信号为Vout、每一个包括子白色像素电路和子彩色像素电路的像素电路列的输出信号为Vout/w，输出信号Vout通过第二目标处理模块918，输出信号Vout/w通过第一目标处理模块916，进入ISP和图像缓存器(即第二处理缓存模块920)。第一目标处理模块916包括一个PGA电路9162和一个ADC电路9164，第二目标处理模块918包括一个PGA电路9182和一个ADC电路9184。
由于在一个像素团中，子白色像素只存在于中间两列，因此在有子白色像素存在的列链路上设置一个DEMUX 9202，在输出信号Vout/w通过DEMUX9202后，将子彩色像素信息(即上述第五输出信号)与子白色像素信息(即上述第四输出信号)分别缓存至对不同的缓存模块(Buffer或Buffer_W)。具体地，第五输出信号缓存在Buffer，而第四输出信号缓存在Buffer_W。另外，仅包括子彩色像素电路的像素电路列的输出信号Vout(即上述第六输出信号)缓存在Buffer。
在按照逐行扫描的方式读取像素电路的信号的情况下，首先读取第一行像素，例如读取子彩色像素R1、R2、G1、G2的信号，子彩色像素R1、G2的信号传输至对应的PGA电路、ADC电路后，再存储至对应的Buffer，子彩色像素R2、G1的信号传输至对应的PGA电路、ADC电路后，被DEMUX分配至对应的Buffer中进行存储。然后读取第二行像素，例如读取子彩色像素R3、G3的信号以及子白色像素W1、W2的信号，子彩色像素R3、G3的信号传输至对应的PGA电路、ADC电路后，再存储至对应的Buffer，子白色像素W1、W2的信号传输至对应的PGA电路、ADC电路后，被DEMUX分配至对应的Buffer_W中进行存储。
通过上述方式，像素信号处理模块适配采用合成像素方案的像素阵列，通过使用不同的缓存模块将子彩色像素电路的信号与子白色像素电路的信号进行独立缓存，避免了信号之间的混乱与杂揉，为ISP进行后期处理提供了方便。
需要说明的是，常见的缓存模块有DRAM、SRAM等。DEMUX的电路结构如图8所示。图10中数据分用器也可放在ADC前，此时数据分用器则必须使用模拟数据分用器而非数字数据分用器。
进一步地，在本申请的一个实施例中，第二处理缓存模块还包括：多个信号合成模块，信号合成模块与第二图像处理模块、第一目标缓存模块和第二目标缓存模块相连接，第一目标缓存模块和第二目标缓存模块为分别存储目标像素团电路中相邻行的两个子白色像素电路的信号的第三缓存模块。
其中，信号合成模块用于将第一目标缓存模块的输出信号和第二目标缓存模块的输出信号进行融合，也即增强第一目标缓存模块的输出信号和第二目标缓存模块的输出信号。
在该实施例中，由于合成像素方案，可能需要进行同色像素信号融合的情况，子彩色像素的同色像素合成一般发生在像素阵列中，而子白色像素的信号合成则在像素阵列中较难实现。
对此，本申请实施例提供了子白色像素的信号融合方案，在采用了子彩色像素信号融合的情况下，利用信号合成模块使对应的子白色像素信号进行信号融合。具体地，第二处理缓存模块包括多个信号合成模块，信号合成模块用于目标像素团电路中相邻行的两个子白色像素电路的信号，而相邻行的两个子白色像素电路的信号是分别存储在第一目标缓存模块和第二目标缓存模块中的信号，目标像素团电路为像素电路阵列中的任一个像素团电路。
示例性地，如图10所示，在两个相邻的Buffer_W的输出端设置一个加法器9206(即上述信号合成模块)，即可轻易地实现子白色像素(例如，子白色像素W1和子白色像素W2，或者子白色像素W3和子白色像素W4)的信号融合。需要说明的是，如图10所示，由于加法器9206是在ADC后，因此是进行数字信号合成。
加法器的电路结构如图11所示，加法器有多个全加器构成，全加器的的电路结构如图12所示。N位二进制数字信号A1、A2、……、AN与N位二进制数字信号B1、B2、……、BN在通过加法器后将分别生成N位二进制数字信号S1、S2、……、SN。C1、C2、……、CN为加法中的进位。
通过上述方式，实现相邻的两个子白色像素信号的融合，为ISP进行后期处理提供了方便。
进一步地，在本申请的一个实施例中，像素信号处理模块还包括：多个第二采样模块，第二采样模块连接于第二处理模块与输出信号线之间。其中，第二采样模块用于对输出信号线的输出信号进行消噪音处理。
在该实施例中，像素信号处理模块还包括多个第二采样模块，第二采样模块的一端与输出信号线的输出端相连接，第二采样模块的另一端与第二处理模块相连接，第二采样模块用于对输出信号线的输出信号进行消噪音处理。
示例性地，如图10所示，每一个仅包括子彩色像素电路的像素电路列的输出信号为Vout、每一个包括子彩色像素电路和子白色像素电路的像素电路列的输出信号为Vout/w，输出信号Vout和输出信号Vout/w均通过独立的CDS 922(即第二采样模块)进行消噪音处理。
通过上述方式，实现对输出信号线的输出信号进行消噪音处理，提高信号的准确性。
需要说明的是，如图10所示，在像素信号处理模块中每一条像素信号处理链路上的子模块均需要由信号处理&控制信号模块912提供时序与控制信号。当像素信号走完所有链路上子模块且缓存至Buffer或Buffer_W上后，信号将进入ISP 9204进行数字图像处理相关的步骤。处理完成后由I/O914输出最后的图像信号至CIS芯片外。
本申请实施例提供了一种电子设备，该电子设备包括如上述实施例的图像传感器。
在该实施例中，图像传感器的像素电路阵列由多个像素团电路构成。像素电路阵列的每个像素电路行共用一个控制信号线路，像素电路阵列的每个像素电路列共用一个输出信号线路，具体包括：每一行的彩色像素电路共用一个控制信号线，每一行的白色像素电路共用一个像素控制信号；每一列的彩色像素电路共用一个输出信号线，每一列的白色像素电路共用一个输出信号线。每一行白色像素电路共用的像素控制信号与每一行彩色像素电路共用的像素控制信号相互独立，彩色像素电路的输出信号线与白色像素电路的输出信号线相互独立。
本申请实施例提供了一种RGBW的像素电路阵列架构，相对于传统的像素电路阵列，实现了对像素电路阵列的重新布局。一方面，此像素电路阵列架构适用于CFA类型(例如，RGBW3.0 CFA)，解决了CFA无法使用传统的像素电路阵列的问题，为CFA在CIS上的广泛应用提供基础；另一方面，实现了彩色像素与白色像素之间信号的独立处理，在适配采用CFA像素结构的同时，有效地避免了彩色像素与白色像素间信号的串扰，提高了图像传感器的灵敏度。
该电子设备可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(Ultra-Mobile Personal Computer，UMPC)、上网本或者个人数字助理(Personal Digital Assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(Personal Computer，PC)、电视机(Television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
本申请实施例中的电子设备可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
本申请实施例提供一种图像传感器的控制方法，图像传感器包括像素电路阵列和像素信号处理模块，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和多个彩色像素电路，多个彩色像素电路围绕白色像素电路设置，像素电路阵列的每个像素电路行共用一个控制信号线，像素电路阵列的每个像素电路列共用一个输出信号线，像素信号处理模块与输出信号线相连接；在像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路的情况下，像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块；如图13所示，控制方法包括：
步骤1302，控制选择模块将第一目标信号传输至第一子处理模块；
步骤1304，控制第一子处理模块对第一目标信号进行放大及模数转换处理，并控制第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的第三输出信号进行模数转换处理；
步骤1306，控制第一处理缓存模块对第一目标信号和第三输出信号进行存储，以及对第一目标信号和第三输出信号进行图像处理。
其中，第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，第一输出信号线为白色像素电路列对应的输出信号线，第二输出信号线为与白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，第三输出信号线为与白色像素电路列相邻的另一个彩色像素电路列对应的输出信号线，白色像素电路列为包括白色像素电路的像素电路列，彩色像素电路列为包括彩色像素电路的像素电路列。
在该实施例中，像素信号处理模块包括多个选择模块、第一处理模块以及第一处理缓存模块，第一处理模块包括多个第一子处理模块和多个第二子处理模块。白色像素电路列对应的输出信号线(即第一输出信号线)的输出信号和与其相邻的一个彩色像素电路列对应的输出信号线(即第二输出信号线)的输出信号，通过一个选择模块复用同一个第一子处理模块。而与第一输出信号线相邻的另一个彩色像素电路列对应的输出信号线(即第三输出信号线)的输出信号使用第二子处理模块。
第一处理缓存模块与所有的第一子处理模块、所有的第二子处理模块连接，用于对进行了放大处理和模数转换处理后的第一输出信号、第二输出信号和第三输出信号依次进行存储和图像处理，其中，图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
本申请的实施例中，由于白色像素与彩色像素的数量不同且在不同横行，因此白色像素的信号处理链路与彩色像素处理链路有部分子模块可以复用，从而节省空间和能耗。
进一步地，在本申请的一个实施例中，第一处理缓存模块包括第一分用模块、第一缓存模块、第二缓存模块以及第一图像处理模块；控制第一处理缓存模块对第一目标信号和第三输出信号依次进行存储处理和图像处理，包括：控制第一分用模块将第一输出信号存储至第一缓存模块，以及将第二输出信号存储至第二缓存模块；控制第二缓存模块对第三输出信号进行存储；控制第一图像处理模块对第一缓存模块存储的第一输出信号进行图像处理，以提高第一输出信号的信号质量，以及对第二缓存模块存储的第二输出信号和第三输出信号进行图像处理，以提高第二输出信号和第三输出信号的信号质量。
在该实施例中，第一处理缓存模块包括多个第一分用模块、多个第一缓存模块、多个第二缓存模块以及第一图像处理模块。第一分用模块用于将第一子处理模块输出的第一输出信号和第二输出信号分别传输至不同的缓存模块。具体地，第一输出信号传输至第一缓存模块，第二输出信号传输至第二缓存模块，第三输出信号传输至第二缓存模块，也就是说，第一缓存模块中存储白色像素电路列的输出信号，第二缓存模块中存储彩色像素电路列的输出信号。
第一图像处理模块再对第一缓存模块和第二缓存模块内存储的信号进行图像处理，其中图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
通过上述方式，对彩色像素列的输出信号和白色像素列的输出信号进行了独立的缓存，第一图像处理模块可以任意地点选彩色像素列的输出信号或白色像素列的输出信号进行后期处理，极大的丰富了图像信号处理种类。
进一步地，在本申请的一个实施例中，在白色像素电路包括多个子白色像素电路、彩色像素电路包括多个子彩色像素电路的情况下，像素电路行包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路，像素电路列包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路，像素信号处理模块包括第二处理模块和第二处理缓存模块，第二处理缓存模块包括第二分用模块、第三缓存模块、第四缓存模块以及第二图像处理模块；该控制方法还包括：控制第二处理模块对输出信号线的输出信号进行放大处理，以及对放大处理后的输出信号线的输出信号进行模数转换处理；控制第二分用模块将第四输出信号存储至第三缓存模块，以及将第五输出信号存储至第四缓存模块；控制第四缓存模块对第二目标处理模块的第六输出信号进行存储；控制第二图像处理模块对第三缓存模块存储的第四输出信号进行图像处理，以提高第四输出信号的信号质量，以及对第四缓存模块存储的第五输出信号和第六输出信号进行图像处理，以提高第五输出信号和第六输出信号的信号质量；其中，第四输出信号为第一目标像素电路列对应的输出信号线输出的子白色像素电路的信号，第一目标像素电路列为包括子白色像素电路和子彩色像素电路的像素电路列，第五输出信号为第一目标像素电路列对应的输出信号线输出的子彩色像素电路的信号，第二目标处理模块为与第二目标像素电路列对应的输出信号线相连接的第二处理模块，第二目标像素电路列为包括子彩色像素电路的像素电路列。
在该实施例中，对于合成像素方案，像素信号处理模块包括多个第二处理模块和一个第二处理缓存模块，第二处理缓存模块包括多个第二分用模块、多个第三缓存模块、多个第四缓存模块和一个第二图像处理模块。第二处理模块用于对输出信号线的输出信号进行放大处理和模数转换处理，第二分用模块将进行了放大处理和模数转换处理后的第一目标像素电路列的输出信号分别传输至不同的缓存模块(即第三缓存模块和第四缓存模块)中进行存储。具体地，第一目标像素电路列的输出信号包括子白色像素电路的信号(即第四输出信号)和子彩像素电路的信号(即第五输出信号)，利用第二分用模块将第四输出信号传输至第三缓存模块进行存储，利用第二分用模块将第五输出信号传输至第四缓存模块进行存储。
另外，第二目标像素电路列的输出信号仅包括子彩色像素电路的信号(即第六输出信号)，则将第二目标像素电路列的输出信号在利用第二目标处理模块进行放大处理和模数转换处理后，直接传输至第四缓存模块进行存储。
第二图像处理模块再对第三缓存模块和第四缓存模块内存储的信号进行图像处理，其中图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
通过上述方式，像素信号处理模块适配采用合成像素方案的像素阵列，通过使用不同的缓存模块将子彩色像素电路的信号与子白色像素电路的信号进行独立缓存，避免了信号之间的混乱与杂揉，为ISP进行后期处理提供了方便。
进一步地，在本申请的一个实施例中，第二处理缓存模块还包括信号合成模块；该控制方法还包括：控制信号合成模块将第一目标缓存模块的输出信号与第二目标缓存模块的输出信号进行融合，第一目标缓存模块和第二目标缓存模块为分别存储目标像素团电路中相邻行的两个子白色像素电路的信号的第三缓存模块。
在该实施例中，由于合成像素方案，可能需要进行同色像素信号融合的情况，子彩色像素的同色像素合成一般发生在像素阵列中，而子白色像素的信号合成则在像素阵列中较难实现。
对此，本申请实施例提供了子白色像素的信号融合方案，在采用了子彩色像素信号融合的情况下，利用信号合成模块使对应的子白色像素信号进行信号融合。具体地，第二处理缓存模块包括多个信号合成模块，信号合成模块用于目标像素团电路中相邻行的两个子白色像素电路的信号，而相邻行的两个子白色像素电路的信号是分别存储在第一目标缓存模块和第二目标缓存模块中的信号，目标像素团电路为像素电路阵列中的任一个像素团电路。
通过上述方式，实现相邻的两个子白色像素信号的融合，为ISP进行后期处理提供了方便。
进一步地，在本申请的一个实施例中，该控制方法还包括：控制第二图像处理模块将信号合成模块的输出信号与第二目标信号进行融合，以增强第二目标信号，第二目标信号为目标像素团电路中的子彩色像素电路的信号。
在该实施例中，在子彩色像素信号相互进行了信号融合，以及子白色像素信号也相互进行了信号整合的情况下，使在同一个像素团中的融成后的子白色像素信号与融成后的子彩色像素信号配对，也就是说，利用第二图像处理模块实现同一个像素团中的子白色像素信号与子彩色像素信号的信号融合，以增强子彩色像素的感光程度。
通过上述方式，为ISP进行后期处理提供了方便，同时也极大的丰富了图像信号处理种类。
需要说明的是，本申请实施例提供的图像传感器的控制方法，执行主体可以为图像传感器的控制装置，或者，该图像传感器的控制装置中的用于执行图像传感器的控制方法的控制模块。本申请实施例中以图像传感器的控制装置执行图像传感器的控制方法为例，说明本申请实施例提供的图像传感器的控制装置。
本申请实施例提供一种图像传感器的控制装置，图像传感器包括像素电路阵列和像素信号处理模块，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和多个彩色像素电路，多个彩色像素电路围绕白色像素电路设置，像素电路阵列的每个像素电路行共用一个控制信号线，像素电路阵列的每个像素电路列共用一个输出信号线，像素信号处理模块与输出信号线相连接；在像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路的情况下，像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块；如图14所示，该控制装置包括控制模块1402，该控制模块1402用于：
控制选择模块将第一目标信号传输至第一子处理模块；
控制第一子处理模块对第一目标信号进行放大及模数转换处理，并控制第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的第三输出信号进行模数转换处理；
控制第一处理缓存模块对第一目标信号和第三输出信号进行存储，以及对第一目标信号和第三输出信号进行图像处理；
其中，第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，第一输出信号线为白色像素电路列对应的输出信号线，第二输出信号线为与白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，第三输出信号线为与白色像素电路列相邻的另一个彩色像素电路列对应的输出信号线，白色像素电路列为包括白色像素电路的像素电路列，彩色像素电路列为包括彩色像素电路的像素电路列。
在该实施例中，像素信号处理模块包括多个选择模块、第一处理模块以及第一处理缓存模块，第一处理模块包括多个第一子处理模块和多个第二子处理模块。白色像素电路列对应的输出信号线(即第一输出信号线)的输出信号和与其相邻的一个彩色像素电路列对应的输出信号线(即第二输出信号线)的输出信号，通过一个选择模块复用同一个第一子处理模块。而与第一输出信号线相邻的另一个彩色像素电路列对应的输出信号线(即第三输出信号线)的输出信号使用第二子处理模块。
第一处理缓存模块与所有的第一子处理模块、所有的第二子处理模块连接，用于对进行了放大处理和模数转换处理后的第一输出信号、第二输出信号和第三输出信号依次进行存储和图像处理，其中，图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
本申请的实施例中，由于白色像素与彩色像素的数量不同且在不同横行，因此白色像素的信号处理链路与彩色像素处理链路有部分子模块可以复用，从而节省空间和能耗。
进一步地，在本申请的一个实施例中，第一处理缓存模块包括第一分用模块、第一缓存模块、第二缓存模块以及第一图像处理模块；控制模块1402，还用于：控制第一分用模块将第一输出信号存储至第一缓存模块，以及将第二输出信号存储至第二缓存模块；控制第二缓存模块对第三输出信号进行存储；控制第一图像处理模块对第一缓存模块存储的第一输出信号进行图像处理，以提高第一输出信号的信号质量，以及对第二缓存模块存储的第二输出信号和第三输出信号进行图像处理，以提高第二输出信号和第三输出信号的信号质量。
进一步地，在本申请的一个实施例中，在白色像素电路包括多个子白色像素电路、彩色像素电路包括多个子彩色像素电路的情况下，像素电路行包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路，像素电路列包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路，像素信号处理模块包括第二处理模块和第二处理缓存模块，第二处理缓存模块包括第二分用模块、第三缓存模块、第四缓存模块以及第二图像处理模块；控制模块1402，还用于：控制第二处理模块对输出信号线的输出信号进行放大处理，以及对放大处理后的输出信号线的输出信号进行模数转换处理；控制第二分用模块将第四输出信号存储至第三缓存模块，以及将第五输出信号存储至第四缓存模块；控制第四缓存模块对第二目标处理模块的第六输出信号进行存储；控制第二图像处理模块对第三缓存模块存储的第四输出信号进行图像处理，以提高第四输出信号的信号质量，以及对第四缓存模块存储的第五输出信号和第六输出信号进行图像处理，以提高第五输出信号和第六输出信号的信号质量；其中，第四输出信号为第一目标像素电路列对应的输出信号线输出的子白色像素电路的信号，第一目标像素电路列为包括子白色像素电路和子彩色像素电路的像素电路列，第五输出信号为第一目标像素电路列对应的输出信号线输出的子彩色像素电路的信号，第二目标处理模块为与第二目标像素电路列对应的输出信号线相连接的第二处理模块，第二目标像素电路列为包括子彩色像素电路的像素电路列。
进一步地，在本申请的一个实施例中，第二处理缓存模块还包括信号合成模块；控制模块1402，还用于控制信号合成模块将第一目标缓存模块的输出信号与第二目标缓存模块的输出信号进行融合，第一目标缓存模块和第二目标缓存模块为分别存储目标像素团电路中相邻行的两个子白色像素电路的信号的第三缓存模块。
进一步地，在本申请的一个实施例中，控制模块1402，还用于控制第二图像处理模块将信号合成模块的输出信号与第二目标信号进行融合，以增强第二目标信号，第二目标信号为目标像素团电路中的子彩色像素电路的信号。
本申请实施例中的图像传感器的控制装置1400可以是装置，也可以是终端中的部件、集成电路或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(Ultra-MobilePersonal Computer，UMPC)、上网本或者个人数字助理(Personal DigitalAssistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(NetworkAttached Storage，NAS)、个人计算机(Personal Computer，PC)、电视机(Television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
本申请实施例中的图像传感器的控制装置1400可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
本申请实施例提供的图像传感器的控制装置1400能够实现图13的方法实施例中实现的各个过程，为避免重复，这里不再赘述。
可选的，如图15所示，本申请实施例还提供一种电子设备1500，包括处理器1502，存储器1504，存储在存储器1504上并可在处理器1502上运行的程序或指令，该程序或指令被处理器1502执行时实现上述像素阵列的控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要注意的是，本申请实施例中的电子设备包括上述的移动电子设备和非移动电子设备。
图16为实现本申请实施例的一种电子设备的硬件结构示意图。
该电子设备1600包括但不限于：射频单元1602、网络模块1604、音频输出单元1606、输入单元1608、传感器1610、显示单元1612、用户输入单元1614、接口单元1616、存储器1618、以及处理器1620等部件。
本领域技术人员可以理解，电子设备1600还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器1620逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图16中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
其中，电子设备1600的传感器1610包括图像传感器，图像传感器包括像素电路阵列和像素信号处理模块，像素电路阵列包括多个像素团电路，每个像素团电路包括一个白色像素电路和多个彩色像素电路，多个彩色像素电路围绕白色像素电路设置，像素电路阵列的每个像素电路行共用一个控制信号线，像素电路阵列的每个像素电路列共用一个输出信号线，像素信号处理模块与输出信号线相连接；在像素电路行包括白色像素电路或彩色像素电路，像素电路列包括白色像素电路或彩色像素电路的情况下，像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块。处理器1620用于：
控制选择模块将第一目标信号传输至第一子处理模块；
控制第一子处理模块对第一目标信号进行放大及模数转换处理，并控制第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的第三输出信号进行模数转换处理；
控制第一处理缓存模块对第一目标信号和第三输出信号进行存储，以及对第一目标信号和第三输出信号进行图像处理；
其中，第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，第一输出信号线为白色像素电路列对应的输出信号线，第二输出信号线为与白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，第三输出信号线为与白色像素电路列相邻的另一个彩色像素电路列对应的输出信号线，白色像素电路列为包括白色像素电路的像素电路列，彩色像素电路列为包括彩色像素电路的像素电路列。
在该实施例中，像素信号处理模块包括多个选择模块、第一处理模块以及第一处理缓存模块，第一处理模块包括多个第一子处理模块和多个第二子处理模块。白色像素电路列对应的输出信号线(即第一输出信号线)的输出信号和与其相邻的一个彩色像素电路列对应的输出信号线(即第二输出信号线)的输出信号，通过一个选择模块复用同一个第一子处理模块。而与第一输出信号线相邻的另一个彩色像素电路列对应的输出信号线(即第三输出信号线)的输出信号使用第二子处理模块。
第一处理缓存模块与所有的第一子处理模块、所有的第二子处理模块连接，用于对进行了放大处理和模数转换处理后的第一输出信号、第二输出信号和第三输出信号依次进行存储和图像处理，其中，图像处理具体包括线性纠正、坏点去除、内插、白平衡、自动曝光控制等后期处理。
本申请的实施例中，由于白色像素与彩色像素的数量不同且在不同横行，因此白色像素的信号处理链路与彩色像素处理链路有部分子模块可以复用，从而节省空间和能耗。
进一步地，在本申请的一个实施例中，第一处理缓存模块包括第一分用模块、第一缓存模块、第二缓存模块以及第一图像处理模块；处理器1620，还用于：控制第一分用模块将第一输出信号存储至第一缓存模块，以及将第二输出信号存储至第二缓存模块；控制第二缓存模块对第三输出信号进行存储；控制第一图像处理模块对第一缓存模块存储的第一输出信号进行图像处理，以提高第一输出信号的信号质量，以及对第二缓存模块存储的第二输出信号和第三输出信号进行图像处理，以提高第二输出信号和第三输出信号的信号质量。
进一步地，在本申请的一个实施例中，在白色像素电路包括多个子白色像素电路、彩色像素电路包括多个子彩色像素电路的情况下，像素电路行包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路，像素电路列包括子彩色像素电路，或包括子白色像素电路和子彩色像素电路，像素信号处理模块包括第二处理模块和第二处理缓存模块，第二处理缓存模块包括第二分用模块、第三缓存模块、第四缓存模块以及第二图像处理模块；处理器1620，还用于：控制第二处理模块对输出信号线的输出信号进行放大处理，以及对放大处理后的输出信号线的输出信号进行模数转换处理；控制第二分用模块将第四输出信号存储至第三缓存模块，以及将第五输出信号存储至第四缓存模块；控制第四缓存模块对第二目标处理模块的第六输出信号进行存储；控制第二图像处理模块对第三缓存模块存储的第四输出信号进行图像处理，以提高第四输出信号的信号质量，以及对第四缓存模块存储的第五输出信号和第六输出信号进行图像处理，以提高第五输出信号和第六输出信号的信号质量；其中，第四输出信号为第一目标像素电路列对应的输出信号线输出的子白色像素电路的信号，第一目标像素电路列为包括子白色像素电路和子彩色像素电路的像素电路列，第五输出信号为第一目标像素电路列对应的输出信号线输出的子彩色像素电路的信号，第二目标处理模块为与第二目标像素电路列对应的输出信号线相连接的第二处理模块，第二目标像素电路列为包括子彩色像素电路的像素电路列。
进一步地，在本申请的一个实施例中，第二处理缓存模块还包括信号合成模块；处理器1620，还用于控制信号合成模块将第一目标缓存模块的输出信号和第二目标缓存模块的输出信号进行融合，第一目标缓存模块和第二目标缓存模块为分别存储目标像素团电路中相邻行的两个子白色像素电路的信号的第三缓存模块。
进一步地，在本申请的一个实施例中，处理器1620，还用于控制第二图像处理模块将信号合成模块的输出信号与第二目标信号进行融合，以增强第二目标信号，第二目标信号为目标像素团电路中的子彩色像素电路的信号。
应理解的是，本申请实施例中，射频单元1602可用于收发信息或收发通话过程中的信号，具体的，接收基站的下行数据或向基站发送上行数据。射频单元1602包括但不限于天线、至少一个放大器、收发信机、耦合器、低噪声放大器、双工器等。
网络模块1604为用户提供了无线的宽带互联网访问，如帮助用户收发电子邮件、浏览网页和访问流式媒体等。
音频输出单元1606可以将射频单元1602或网络模块1604接收的或者在存储器1618中存储的音频数据转换成音频信号并且输出为声音。而且，音频输出单元1606还可以提供与电子设备1600执行的特定功能相关的音频输出(例如，呼叫信号接收声音、消息接收声音等等)。音频输出单元1606包括扬声器、蜂鸣器以及受话器等。
输入单元1608用于接收音频或视频信号。输入单元1608可以包括图形处理器(Graphics Processing Unit，GPU)16082和麦克风16084，图形处理器16082对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。处理后的图像帧可以显示在显示单元1612上，或者存储在存储器1618(或其它存储介质)中，或者经由射频单元1602或网络模块1604发送。麦克风16084可以接收声音，并且能够将声音处理为音频数据，处理后的音频数据可以在电话通话模式的情况下转换为可经由射频单元1602发送到移动通信基站的格式输出。
电子设备1600还包括至少一种传感器1610，比如指纹传感器、压力传感器、虹膜传感器、分子传感器、陀螺仪、气压计、湿度计、温度计、红外线传感器、光传感器、运动传感器以及其他传感器。
显示单元1612用于显示由用户输入的信息或提供给用户的信息。显示单元1612可包括显示面板16122，可以采用液晶显示器、有机发光二极管等形式来配置显示面板16122。
用户输入单元1614可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。具体地，用户输入单元1614包括触控面板16142以及其他输入设备16144。触控面板16142也称为触摸屏，可收集用户在其上或附近的触摸操作。触控面板16142可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器1620，接收处理器1620发来的命令并加以执行。其他输入设备16144可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。
进一步的，触控面板16142可覆盖在显示面板16122上，当触控面板16142检测到在其上或附近的触摸操作后，传送给处理器1620以确定触摸事件的类型，随后处理器1620根据触摸事件的类型在显示面板16122上提供相应的视觉输出。触控面板16142与显示面板16122可作为两个独立的部件，也可以集成为一个部件。
接口单元1616为外部装置与电子设备1600连接的接口。例如，外部装置可以包括有线或无线头戴式耳机端口、外部电源(或电池充电器)端口、有线或无线数据端口、存储卡端口、用于连接具有识别模块的装置的端口、音频输入/输出(I/O)端口、视频I/O端口、耳机端口等等。接口单元1616可以用于接收来自外部装置的输入(例如，数据信息、电力等等)并且将接收到的输入传输到电子设备1600内的一个或多个元件或者可以用于在电子设备1600和外部装置之间传输数据。
存储器1618可用于存储软件程序以及各种数据。存储器1618可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据移动终端的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器1618可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
处理器1620通过运行或执行存储在存储器1618内的软件程序和/或模块，以及调用存储在存储器1618内的数据，执行电子设备1600的各种功能和处理数据，从而对电子设备1600进行整体监控。处理器1620可包括一个或多个处理单元；优选的，处理器1620可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (16)

1.一种图像传感器，其特征在于，包括：
像素电路阵列，所述像素电路阵列包括多个像素团电路，每个所述像素团电路包括一个白色像素电路和至少两个彩色像素电路，所述至少两个彩色像素电路围绕所述白色像素电路设置，所述像素电路阵列包括至少两行像素电路行和至少两列像素电路列，所述至少两个像素电路行共用一个控制信号线，所述至少两个像素电路列共用一个输出信号线，其中，所述像素电路行包括所述白色像素电路或所述彩色像素电路，所述像素电路列包括所述白色像素电路或所述彩色像素电路；
像素信号处理模块，所述像素信号处理模块与所述输出信号线相连接；
所述像素信号处理模块包括：
多个选择模块，所述选择模块与第一输出信号线、第二输出信号线连接，其中所述第一输出信号线为白色像素电路列对应的输出信号线，所述第二输出信号线为与所述白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，所述白色像素电路列为包括所述白色像素电路的像素电路列，所述彩色像素电路列为包括所述彩色像素电路的像素电路列；
第一处理模块，所述第一处理模块包括：
多个第一子处理模块，所述第一子处理模块与所述选择模块连接；
多个第二子处理模块，所述第二子处理模块与第三输出信号线连接，所述第三输出信号线为与所述白色像素电路列相邻的另一个所述彩色像素电路列对应的输出信号线；
第一处理缓存模块，与所述第一处理模块连接。
2.根据权利要求1所述的图像传感器，其特征在于，所述第一处理缓存模块包括：
多个第一分用模块，所述第一分用模块与所述第一子处理模块连接；
多个第一缓存模块，所述第一缓存模块与所述第一分用模块连接；
多个第二缓存模块，所述第二缓存模块与所述第一分用模块连接，或者所述第二缓存模块与所述第二子处理模块连接；
第一图像处理模块，与所述第一缓存模块和所述第二缓存模块连接。
3.根据权利要求1所述的图像传感器，其特征在于，所述像素信号处理模块还包括：
多个第一采样模块，所述第一采样模块与所述输出信号线的输出端相连接。
4.根据权利要求1至3中任一项所述的图像传感器，其特征在于，
在所述白色像素电路包括多个子白色像素电路、所述彩色像素电路包括多个子彩色像素电路的情况下，
所述像素电路行包括所述子彩色像素电路，或包括所述子白色像素电路和所述子彩色像素电路；
所述像素电路列包括所述子彩色像素电路，或包括所述子白色像素电路和所述子彩色像素电路。
5.根据权利要求4所述的图像传感器，其特征在于，所述像素信号处理模块包括：
多个第二处理模块，所述第二处理模块与所述输出信号线连接；
第二处理缓存模块，所述第二处理缓存模块包括：
多个第二分用模块，所述第二分用模块与第一目标处理模块连接，其中所述第一目标处理模块为与第一目标像素电路列对应的输出信号线相连接的第二处理模块，所述第一目标像素电路列为包括所述子白色像素电路和所述子彩色像素电路的像素电路列；
多个第三缓存模块，所述第三缓存模块与所述第二分用模块连接；
多个第四缓存模块，所述第四缓存模块与所述第二分用模块连接，或所述第四缓存模块与第二目标处理模块连接，所述第二目标处理模块为与第二目标像素电路列对应的输出信号线相连接的第二处理模块，所述第二目标像素电路列为包括所述子彩色像素电路的像素电路列；
第二图像处理模块，与所述第三缓存模块和所述第四缓存模块连接。
6.根据权利要求5所述的图像传感器，其特征在于，所述第二处理缓存模块还包括：
多个信号合成模块，所述信号合成模块与所述第二图像处理模块、第一目标缓存模块和第二目标缓存模块相连接，所述第一目标缓存模块和所述第二目标缓存模块为分别存储目标像素团电路中相邻行的两个子白色像素电路的信号的第三缓存模块。
7.根据权利要求5所述的图像传感器，其特征在于，所述像素信号处理模块还包括：
多个第二采样模块，所述第二采样模块连接于所述第二处理模块与所述输出信号线之间。
8.一种电子设备，其特征在于，包括：
如权利要求1至7中任一项所述的图像传感器。
9.一种图像传感器的控制方法，其特征在于，所述图像传感器包括像素电路阵列和像素信号处理模块，所述像素电路阵列包括多个像素团电路，每个所述像素团电路包括一个白色像素电路和多个彩色像素电路，所述多个彩色像素电路围绕所述白色像素电路设置，所述像素电路阵列的每个像素电路行共用一个控制信号线，所述像素电路阵列的每个像素电路列共用一个输出信号线，所述像素信号处理模块与所述输出信号线相连接；
在所述像素电路行包括所述白色像素电路或所述彩色像素电路，所述像素电路列包括所述白色像素电路或所述彩色像素电路的情况下，所述像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块；
所述控制方法包括：
控制所述选择模块将第一目标信号传输至所述第一子处理模块；
控制所述第一子处理模块对所述第一目标信号进行放大及模数转换处理，并控制所述第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的所述第三输出信号进行模数转换处理；
控制所述第一处理缓存模块对所述第一目标信号和所述第三输出信号进行存储，以及对所述第一目标信号和所述第三输出信号进行图像处理；
其中，所述第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，所述第一输出信号线为白色像素电路列对应的输出信号线，所述第二输出信号线为与所述白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，所述第三输出信号线为与所述白色像素电路列相邻的另一个所述彩色像素电路列对应的输出信号线，所述白色像素电路列为包括所述白色像素电路的像素电路列，所述彩色像素电路列为包括所述彩色像素电路的像素电路列。
10.根据权利要求9所述的控制方法，其特征在于，所述第一处理缓存模块包括第一分用模块、第一缓存模块、第二缓存模块以及第一图像处理模块；
所述控制所述第一处理缓存模块对所述第一目标信号和所述第三输出信号依次进行存储处理和图像处理，包括：
控制所述第一分用模块将所述第一输出信号存储至所述第一缓存模块，以及将所述第二输出信号存储至所述第二缓存模块；
控制所述第二缓存模块对所述第三输出信号进行存储；
控制所述第一图像处理模块对所述第一缓存模块存储的所述第一输出信号进行图像处理，以提高所述第一输出信号的信号质量，以及对所述第二缓存模块存储的所述第二输出信号和所述第三输出信号进行图像处理，以提高所述第二输出信号和所述第三输出信号的信号质量。
11.根据权利要求9所述的控制方法，其特征在于，在所述白色像素电路包括多个子白色像素电路、所述彩色像素电路包括多个子彩色像素电路的情况下，所述像素电路行包括所述子彩色像素电路，或包括所述子白色像素电路和所述子彩色像素电路，所述像素电路列包括所述子彩色像素电路，或包括所述子白色像素电路和所述子彩色像素电路，所述像素信号处理模块包括第二处理模块和第二处理缓存模块，所述第二处理缓存模块包括第二分用模块、第三缓存模块、第四缓存模块以及第二图像处理模块；
所述控制方法还包括：
控制所述第二处理模块对所述输出信号线的输出信号进行放大处理，以及对放大处理后的所述输出信号线的输出信号进行模数转换处理；
控制所述第二分用模块将第四输出信号存储至所述第三缓存模块，以及将第五输出信号存储至所述第四缓存模块；
控制所述第四缓存模块对第二目标处理模块的第六输出信号进行存储；
控制所述第二图像处理模块对所述第三缓存模块存储的所述第四输出信号进行图像处理，以提高所述第四输出信号的信号质量，以及对所述第四缓存模块存储的所述第五输出信号和所述第六输出信号进行图像处理，以提高所述第五输出信号和所述第六输出信号的信号质量；
其中，所述第四输出信号为第一目标像素电路列对应的输出信号线输出的子白色像素电路的信号，所述第一目标像素电路列为包括所述子白色像素电路和所述子彩色像素电路的像素电路列，所述第五输出信号为所述第一目标像素电路列对应的输出信号线输出的子彩色像素电路的信号，所述第二目标处理模块为与第二目标像素电路列对应的输出信号线相连接的第二处理模块，所述第二目标像素电路列为包括所述子彩色像素电路的像素电路列。
12.根据权利要求11所述的控制方法，其特征在于，所述第二处理缓存模块还包括信号合成模块；
所述控制方法还包括：
控制所述信号合成模块将第一目标缓存模块的输出信号与第二目标缓存模块的输出信号进行融合，所述第一目标缓存模块和所述第二目标缓存模块分别为存储目标像素团电路中相邻行的两个子白色像素电路的信号的第三缓存模块。
13.根据权利要求12所述的控制方法，其特征在于，还包括：
控制所述第二图像处理模块将所述信号合成模块的输出信号与第二目标信号进行融合，以增强所述第二目标信号，所述第二目标信号为所述目标像素团电路中的子彩色像素电路的信号。
14.一种图像传感器的控制装置，其特征在于，所述图像传感器包括像素电路阵列和像素信号处理模块，所述像素电路阵列包括多个像素团电路，每个所述像素团电路包括一个白色像素电路和多个彩色像素电路，所述多个彩色像素电路围绕所述白色像素电路设置，所述像素电路阵列的每个像素电路行共用一个控制信号线，所述像素电路阵列的每个像素电路列共用一个输出信号线，所述像素信号处理模块与所述输出信号线相连接；
在所述像素电路行包括所述白色像素电路或所述彩色像素电路，所述像素电路列包括所述白色像素电路或所述彩色像素电路的情况下，所述像素信号处理模块包括选择模块、第一子处理模块、第二子处理模块以及第一处理缓存模块；
所述控制装置包括：
控制所述选择模块将第一目标信号传输至所述第一子处理模块；
控制所述第一子处理模块对所述第一目标信号进行放大及模数转换处理，并控制所述第二子处理模块对第三输出信号线的第三输出信号进行放大处理，以及对放大处理后的所述第三输出信号进行模数转换处理；
控制所述第一处理缓存模块对所述第一目标信号和所述第三输出信号进行存储，以及对所述第一目标信号和所述第三输出信号进行图像处理；
其中，所述第一目标信号包括第一输出信号线的第一输出信号或第二输出信号线的第二输出信号，所述第一输出信号线为白色像素电路列对应的输出信号线，所述第二输出信号线为与所述白色像素电路列相邻的一个彩色像素电路列对应的输出信号线，所述第三输出信号线为与所述白色像素电路列相邻的另一个所述彩色像素电路列对应的输出信号线，所述白色像素电路列为包括所述白色像素电路的像素电路列，所述彩色像素电路列为包括所述彩色像素电路的像素电路列。
15.一种电子设备，其特征在于，包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求9至13中任一项所述的图像传感器的控制方法的步骤。
16.一种可读存储介质，其上存储有程序或指令，其特征在于，所述程序或指令被处理器执行时实现如权利要求9至13中任一项所述的图像传感器的控制方法的步骤。
CN202110984568.1A 2021-08-25 2021-08-25 图像传感器、控制方法、控制装置、电子设备和存储介质 Active CN113676652B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110984568.1A CN113676652B (zh) 2021-08-25 2021-08-25 图像传感器、控制方法、控制装置、电子设备和存储介质
PCT/CN2022/114701 WO2023025229A1 (zh) 2021-08-25 2022-08-25 图像传感器、控制方法、控制装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110984568.1A CN113676652B (zh) 2021-08-25 2021-08-25 图像传感器、控制方法、控制装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN113676652A CN113676652A (zh) 2021-11-19
CN113676652B true CN113676652B (zh) 2023-05-26

Family

ID=78546410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984568.1A Active CN113676652B (zh) 2021-08-25 2021-08-25 图像传感器、控制方法、控制装置、电子设备和存储介质

Country Status (2)

Country Link
CN (1) CN113676652B (zh)
WO (1) WO2023025229A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113676652B (zh) * 2021-08-25 2023-05-26 维沃移动通信有限公司 图像传感器、控制方法、控制装置、电子设备和存储介质
CN113676651B (zh) * 2021-08-25 2023-05-26 维沃移动通信有限公司 图像传感器、控制方法、控制装置、电子设备和存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110913152A (zh) * 2019-11-25 2020-03-24 Oppo广东移动通信有限公司 图像传感器、摄像头组件和移动终端

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078132B2 (ja) * 2002-06-28 2008-04-23 キヤノン株式会社 画像処理装置及びその方法
JP3961975B2 (ja) * 2003-03-20 2007-08-22 富士フイルム株式会社 信号処理装置及びデジタルカメラ
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
JP2013186294A (ja) * 2012-03-08 2013-09-19 Japan Display West Co Ltd 表示装置及び電子機器
KR102210513B1 (ko) * 2014-12-11 2021-02-02 삼성전자주식회사 커플링-프리 읽기를 수행할 수 있는 이미지 센서와 이를 포함하는 장치
CN105578066B (zh) * 2015-12-18 2018-01-19 广东欧珀移动通信有限公司 成像方法、成像装置及电子装置
CN105430362B (zh) * 2015-12-18 2017-09-19 广东欧珀移动通信有限公司 成像方法、成像装置及电子装置
CN108462841A (zh) * 2018-03-21 2018-08-28 上海晔芯电子科技有限公司 像素阵列及图像传感器
CN109257548B (zh) * 2018-08-10 2021-01-29 上海集成电路研发中心有限公司 一种cmos图像传感器及图像输出方法
CN111756972A (zh) * 2020-05-15 2020-10-09 深圳市汇顶科技股份有限公司 图像传感器和电子设备
CN112822466A (zh) * 2020-12-28 2021-05-18 维沃移动通信有限公司 图像传感器、摄像模组和电子设备
CN113676652B (zh) * 2021-08-25 2023-05-26 维沃移动通信有限公司 图像传感器、控制方法、控制装置、电子设备和存储介质
CN113676651B (zh) * 2021-08-25 2023-05-26 维沃移动通信有限公司 图像传感器、控制方法、控制装置、电子设备和存储介质

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110913152A (zh) * 2019-11-25 2020-03-24 Oppo广东移动通信有限公司 图像传感器、摄像头组件和移动终端

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于四元数理论的彩色图像脉冲噪声开关滤波;耿鑫;《北京航空航天大学学报》;全文 *

Also Published As

Publication number Publication date
CN113676652A (zh) 2021-11-19
WO2023025229A1 (zh) 2023-03-02

Similar Documents

Publication Publication Date Title
WO2023025229A1 (zh) 图像传感器、控制方法、控制装置、电子设备和存储介质
US10015428B2 (en) Image sensor having wide dynamic range, pixel circuit of the image sensor, and operating method of the image sensor
WO2022143280A1 (zh) 图像传感器、摄像模组和电子设备
EP4113977A1 (en) Image acquisition method, imaging apparatus, electronic device, and readable storage medium
KR101495895B1 (ko) 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법
US10257447B2 (en) Imaging method, imaging device, and electronic device
WO2023025232A1 (zh) 像素阵列的控制方法、装置、电子设备和可读存储介质
CN108965665B (zh) 一种图像传感器及移动终端
KR20140024707A (ko) 이미지 센서 및 이를 포함하는 전자 기기
CN101019413A (zh) 成像器中的双面板像素读出
JP5895525B2 (ja) 撮像素子
WO2023025080A1 (zh) 图像传感器、控制方法、控制装置、电子设备和存储介质
CN101849408A (zh) 具有共享处理的多图像传感器系统
WO2017101560A1 (zh) 图像传感器及具有其的终端、成像方法
CN114125237A (zh) 图像传感器、摄像模组、电子设备、图像获取方法及介质
JP2024513276A (ja) 画像センサ、その画像出力方法及び使用
CN104702865A (zh) 图像传感器、图像捕捉装置及蜂窝电话
US9426396B2 (en) Image sensor, image capturing apparatus, and cellular phone for reduced power consumption when performing thinning readout
US20160037101A1 (en) Apparatus and Method for Capturing Images
WO2017101558A1 (zh) 图像传感器和具有其的终端、成像方法
WO2024046196A1 (zh) 图像传感器及电子设备
WO2024046233A1 (zh) 图像传感器像素电路、图像传感器及电子设备
WO2017101562A1 (zh) 图像传感器及具有其的终端、成像方法
CN112150357B (zh) 一种图像处理方法及移动终端
CN113573037A (zh) 图像处理方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant