JP2024513276A - 画像センサ、その画像出力方法及び使用 - Google Patents

Abstract

本願は画像センサ、その画像出力方法及び使用を提供する。画像センサは、ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って光電流を生成するとともに、ＡＰＳモードで作動する期間内に、入射光に対して第２光電変換を行って光電荷を生成する入力回路と、第１光電変換中に、光電流に対応する第１電圧と基準電圧との差に基づいて、対応するイベント信号を出力するＥＶＳ回路と、第１光電変換の持続中に、光電荷に対応する第２電圧に基づいて、対応する階調信号を出力するＡＰＳ回路と、階調信号に基づいて対応するＡＰＳ画像を出力するとともに、イベント信号に基づいて対応するＥＶＳ画像を出力する制御回路と、を含み、１つのＡＰＳモードで作動する期間は隣り合うＥＶＳモードで作動する期間の間にある。本願は画像センサのサイズを小さくできるだけでなく、１フレームのＡＰＳ画像を出力すると同時にマルチフレームのＥＶＳ画像を出力することも実現できる。【選択図】図１

Description

本願は感光素子の技術分野に関し、特に画像センサ、その画像出力方法及び使用に関する。

関連技術では、能動ピクセルセンサ（ＡＰＳ：Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ、）とイベントベースビジョンセンサ（ＥＶＳ：Ｅｖｅｎｔ－ｂａｓｅｄ Ｖｉｓｉｏｎ Ｓｅｎｓｏｒ）を互いに融合する手段は、ＥＶＳのフォトダイオードから発生した光電流を複製してＡＰＳを形成することで、ＥＶＳとＡＰＳの相互融合を実現することである。しかし、このような手段では、光電流の複製中に大量のノイズが導入されやすく、それによって、ＡＰＳの結像品質に深刻な悪影響を、しかも、画像の出力中において、１画素がＡＰＳ画像とＥＶＳ画像を同時に出力することも実現できない。また、ＡＰＳもＥＶＳも光を検出するための光電変換デバイスが必要であり、光電変換デバイスが画像センサのスペースの大部分を占めるため、画像センサのサイズが大幅に増加する。以上から分かるように、上記の融合手段を用いた画像センサには、消費電力が大きく、ノイズが大きく、サイズが大きいなどのような多くの弊害がある。

このため、従来の画像センサの構造を改良する必要がある。

本願は、ＡＰＳとＥＶＳを互いに融合した画像センサのサイズが大きく、しかも、１画素がＡＰＳ画像とＥＶＳ画像を同時に出力することを実現できないという関連技術の問題を解決するために、画像センサ、その画像出力方法及び使用を提供する。

上記の技術的課題を解决するために、本願の実施例の第１態様は、
複数の画素からなる画素アレイを含む画像センサであって、
前記画素アレイはＡＰＳ画素とＥＶＳ画素の２種類の画素タイプとして構成され、
前記画像センサは入力回路と、ＡＰＳ回路と、ＥＶＳ回路と、制御回路と、を含み、前記入力回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記制御回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記ＡＰＳ画素は前記入力回路、前記ＡＰＳ回路及び前記制御回路を含み、前記ＥＶＳ画素は前記入力回路、前記ＥＶＳ回路及び前記制御回路を含み、前記入力回路の作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つの前記ＡＰＳモードで作動する期間は隣り合う前記ＥＶＳモードで作動する期間の間にあり、
前記入力回路は、前記ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、前記ＡＰＳモードで作動する期間内に、前記入射光に対して第２光電変換を行って、対応する光電荷を生成し、
前記ＥＶＳ回路は、前記第１光電変換中に、前記光電流に対応する第１電圧と基準電圧との差に基づいて、対応するイベント信号を出力し、
前記ＡＰＳ回路は、前記第１光電変換の持続中に、前記光電荷に対応する第２電圧に基づいて、対応する階調信号を出力し、
前記制御回路は、前記イベント信号に基づいて対応するＥＶＳ画像を出力するとともに、前記階調信号に基づいて対応するＡＰＳ画像を出力する画像センサを提供する。

本願の実施例の第２態様は、
複数の画素からなる画素アレイを含む画像センサに適用される画像出力方法であって、
前記画素アレイは、ＡＰＳ画素とＥＶＳ画素の２種類の画素タイプとして構成され、
前記画像センサは入力回路と、ＡＰＳ回路と、ＥＶＳ回路と、制御回路と、を含み、前記入力回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記制御回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、
前記ＡＰＳ画素は前記入力回路と、前記ＡＰＳ回路と、前記制御回路と、を含み、前記ＥＶＳ画素は前記入力回路と、前記ＥＶＳ回路と、前記制御回路と、を含み、前記入力回路の作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つの前記ＡＰＳモードで作動する期間は隣り合う前記ＥＶＳモードで作動する期間の間にあり、
前記画像出力方法は、
前記入力回路が、前記ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、前記ＡＰＳモードで作動する期間内に、前記入射光に対して第２光電変換を行って、対応する光電荷を生成するステップと、
前記ＥＶＳ回路が、前記第１光電変換中に、前記光電流に対応する第１電圧と基準電圧との差に基づいて、対応するイベント信号を出力するステップと、
前記ＡＰＳ回路が、前記第１光電変換の持続中に、前記光電荷に対応する第２電圧に基づいて、対応する階調信号を出力するステップと、
前記制御回路が、前記イベント信号に基づいて対応するＥＶＳ画像を出力するとともに、前記階調信号に基づいて対応するＡＰＳ画像を出力するステップと、を含む画像出力方法を提供する。

本願の実施例の第３態様は、本願の実施例の第１態様に記載の画像センサの、光電デバイスにおける使用を提供する。

上記の説明から分かるように、関連技術に比べて、本願の有益な効果は以下のとおりである。

画像センサは複数の画素からなる画素アレイを含み、画素アレイはＡＰＳ画素とＥＶＳ画素の２種の画素タイプとして構成される。具体的には、画像センサは、入力回路、ＡＰＳ回路、ＥＶＳ回路及び制御回路の４種類の回路を含み、これらのうち、入力回路の作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つのＡＰＳモードで作動する期間は隣り合うＥＶＳモードで作動する期間の間にある。本願では、入力回路は、ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換（すなわち、ＥＶＳの露光）を行い、ＥＶＳ回路が使用するための対応する光電流を生成して、対応するイベント信号を得るとともに、ＡＰＳモードで作動する期間内に、入射光に対して第２光電変換（すなわち、ＡＰＳの露光）を行い、ＡＰＳ回路が使用するための対応する光電荷を生成して、対応する階調信号を得ることに用いられ、制御回路は階調信号に基づいて対応するＡＰＳ画像を出力するとともに、イベント信号に基づいて対応するＥＶＳ画像を出力することに用いられ、これにより、ＡＰＳ画素とＥＶＳ画素同士が同一の入力回路と同一の制御回路を共用することが分かり、すなわち、ＡＰＳ画素とＥＶＳ画素のそれぞれに入力回路と制御回路を設ける必要がなく、それにより、画像センサのサイズを大幅に減少させることができる。重要なことに、１つのＡＰＳモードで作動する期間は隣り合うＥＶＳモードで作動する期間の間にあり、これは、ＥＶＳの露光過程から、ＡＰＳの露光が実行されるための一部の期間（すなわち、ＡＰＳモードで作動する期間）が切り分けられることを意味し、、ＡＰＳ回路が第１光電変換の持続中に（すなわち、第２光電変換完了後の次の第１光電変換中に、言い換えれば、ＡＰＳモードで作動する期間に隣り合う次のＥＶＳモードで作動する期間内に）、光電荷に対応する第２電圧に基づいて、対応する階調信号を出力するので、ＡＰＳの読み出しがＥＶＳの露光と読み出しに影響を与えることはなく、これによって、１フレームのＡＰＳ画像を出力するとともに、マルチフレームのＥＶＳ画像を出力することを実現でき、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合、この１画素がＡＰＳ画像とＥＶＳ画像を同時に出力できるようになり、ＡＰＳとＥＶＳ間の相互融合が確実に実現される。

関連技術又は本願の実施例の技術的解決手段をより明確に説明するために、以下、関連技術又は本願の実施例の説明に使用されるべき図面について簡単に説明するが、明らかに、以下の説明における図面は本願のいくつかの実施例に過ぎず、全ての実施例ではなく、当業者であれば、創造的な努力をせずにこれらの図面に基づいて他の図面を得ることもできる。

本願の実施例による画素の第一のモジュールブロック図である。 本願の実施例による入力回路の作動時間単位の概略図である。 本願の実施例による画素の第二のモジュールブロック図である。 本願の実施例による画素の第一の回路構造概略図である。 本願の実施例による画素アレイの構造概略図である。 本願の実施例による画素構造が図４に示される場合の、画素の各トランジスタの第一のオン／オフ状態の概略図である。 本願の実施例による画素の各トランジスタのオン／オフ状態が図６に示される場合の、出力画像の概略図である。 本願の実施例による画素構造が図４に示される場合の、画素の各トランジスタの第二のオン／オフ状態の概略図である。 本願の実施例による画素の各トランジスタのオン／オフ状態が図８に示される場合の、出力画像の概略図である。 本願の実施例による画素の第二の回路構造概略図である。 本願の実施例による画素構造が図１０に示される場合の、画素の各トランジスタの第一のオン／オフ状態の概略図である。 本願の実施例による画素構造が図１０に示される場合の、画素の各トランジスタの第二のオン／オフ状態の概略図である。 本願の実施例による画素の第三の回路構造概略図である。 本願の実施例による画素構造が図１３に示される場合の、画素の各トランジスタのオン／オフ状態の概略図である。 本願の実施例による画像出力方法の流れの概略図である。

本願の目的、技術的解決手段及び利点をより明確で理解しやすくするために、以下、本願の実施例及び対応する図面を参照して、本願を明確かつ完全に説明し、同一又は類似の符号は全文を通じて同一若しくは類似の素子又は同一若しくは類似の機能を有する素子を表す。なお、以下で説明する本願の各実施例は本願を解釈するために用いられるに過ぎず、本願を限定するためのものではなく、つまり、当業者が本願の各実施例に基づいて創造的な努力をせずに得る他の全ての実施例はいずれも本願の特許範囲に属する。さらに、互いに矛盾しない限り、以下で説明する本願の各実施例に係る技術的特徴は組み合わせられてもよい。

画像センサは自体の感光面上の入射光を対応する電信号に変換する素子であり、一般には、相補型金属酸化物半導体（ＣＭＯＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）画像センサとダイナミックビジョンセンサ（ＤＶＳ：Ｄｙｎａｍｉｃ Ｖｉｓｉｏｎ Ｓｅｎｓｏｒ）を含み、これらのうち、ＣＭＯＳ画像センサは能動ピクセルセンサ（ＡＰＳ：Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ）であり、ＤＶＳはイベントベースビジョンセンサ（ＥＶＳ：Ｅｖｅｎｔ－ｂａｓｅｄ Ｖｉｓｉｏｎ Ｓｅｎｓｏｒ）である。近年、ＡＰＳは急速に発展しつつあるため、自動車電子、スマート製造、工業監視や軍事偵察などの分野においてますます広く使用されてきているが、高解像度及び／又は高フレームレートの条件では、巨大なデータが発生するので、チップの消費電力増加を招き、これは、チップの伝送帯域幅、データ計算能力等に対する要求が高まることを意味する。一方、ＥＶＳは入射光の強度が変化するイベントだけを検出し、検出したイベントに基づいてＥＶＳ画像（すなわち、イベント画像）を出力するため、ＥＶＳのデータ量が少なく、その結果、ＥＶＳの解像度も低い。これに鑑み、ＡＰＳとＥＶＳを互いに融合する技術は産業の焦点となっている。

関連技術では、ＡＰＳとＥＶＳを互いに融合する手段は、ＥＶＳのフォトダイオードから発生した光電流を複製してＡＰＳを形成することで、ＥＶＳとＡＰＳの相互融合を実現することである。しかし、このような手段では、光電流の複製中に大量のノイズが導入されやすく、それによって、ＡＰＳの結像品質に深刻な悪影響を与え、しかも、画像の出力中において、１画素がＡＰＳ画像とＥＶＳ画像を同時に出力することも実現できない。また、ＡＰＳもＥＶＳも光を検出するための光電変換デバイスが必要であり、光電変換デバイスが画像センサのスペースの大部分を占めるため、画像センサのサイズが大幅に増加する。以上から、上記の融合手段を用いた画像センサには、消費電力が大きく、ノイズが大きく、サイズが大きいなどのような多くの弊害があることが分かる。このため、本願の実施例は、入射光を対応する電信号に変換するべきデバイス、例えばデジタルカメラ、ビデオカメラ、レコーダ、ファクシミリ装置、画像スキャナやデジタルテレビなどの光電デバイスに適用され得る画像センサを提供する。

図１を参照し、図１は本願の実施例による画素の第一のモジュールブロック図である。本願の実施例による画像センサは、複数の画素からなる画素アレイを含み、画素アレイはＡＰＳ画素とＥＶＳ画素の２種の画素タイプとして構成され、画像センサは、入力回路１００、ＡＰＳ回路２００、ＥＶＳ回路３００及び制御回路４００の４種類の回路を含み、これらのうち、入力回路１００はＡＰＳ回路２００及びＥＶＳ回路３００に接続され、制御回路４００はＡＰＳ回路２００及びＥＶＳ回路３００に接続される。ここで、説明すべきこととして、ＡＰＳ画素は入力回路１００と、ＡＰＳ回路２００と、制御回路４００と、を含み、ＥＶＳ画素は入力回路１００と、ＥＶＳ回路３００と、御回路４００と、を含み、これにより、ＡＰＳ画素とＥＶＳ画素同士が同一の入力回路１００と同一の制御回路４００を共用することが分かり、すなわち、ＡＰＳ画素とＥＶＳ画素のそれぞれに入力回路１００と制御回路４００を設ける必要がない。理解できることとして、ＡＰＳ画素はＡＰＳ画像を出力するために用いられ、ＥＶＳ画素はＥＶＳ画像を出力するために用いられ、そうすると、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合、この１画素はＡＰＳ画像とＥＶＳ画像の両方を出力でき、１画素がＡＰＳ画素のみを含む場合、この１画素はＡＰＳ画像しか出力できず、１画素がＥＶＳ画素のみを含む場合、この１画素はＥＶＳ画像しか出力できない。以下では、本願の実施例において、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合を例として、本願の実施例による画像センサについてさらに詳細に説明する。

本願の実施例では、入力回路１００の作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つのＡＰＳモードで作動する期間は隣り合うＥＶＳモードで作動する期間の間にあり、本明細書では、上記した作動時間単位は１フレームのＡＰＳ画像を正常に出力する作動時間であってもよい。一例として、さらに図２を参照し、図２は本願の実施例による入力回路の作動時間単位の概略図であり、ここで、Ａ１、Ａ２、Ａ３及びＡ４は全てＥＶＳモードで作動する期間であり、Ｂ１、Ｂ２及びＢ３は全てＡＰＳモードで作動する期間である。

具体的には、入力回路１００は、入射光の光電変換を実行し、すなわち、ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、ＡＰＳモードで作動する期間内に、入射光に対して第２光電変換を行って、対応する光電荷を生成するように構成される光電変換素子を含み、第１光電変換はＥＶＳの露光であり、第２光電変換はＡＰＳの露光である。以上から、ＥＶＳの露光過程から、ＡＰＳの露光が実行されるための一部の期間（すなわち、ＡＰＳモードで作動する期間）が切り分けられ、すなわち、ＥＶＳの露光とＡＰＳの露光とが交互に行われることが分かり、例えば、図２のＡ１、Ｂ１及びＡ２を例にして、ＥＶＳの露光過程（すなわち、Ａ１とＡ２との間の連続的な期間）から、ＡＰＳの露光が実行されるための一部の期間（すなわち、Ｂ１）が切り分けられる。さらに、入力回路１００の配置形態については、画素アレイの画素毎に１つの入力回路１００が設けられてもよく、又は、１つだけの入力回路１００が設けられることで、画素アレイの画素の全てが同一の入力回路１００を共用してもよく、又は、複数の入力回路１００が設けられることで、画素アレイの同一アレイ単位内の全ての画素が同一の入力回路１００を共用してもよく、ここでは、画素アレイは複数のアレイ単位に分割され、各アレイ単位は所定の数の画素を含むようにしてもよい。一例として、画素アレイの各列の画素は１つのアレイ単位となり、又は、画素アレイの各行の画素は１つのアレイ単位となる。

具体的には、ＥＶＳ回路３００は、第１光電変換中に、光電流に対応する第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力することに用いられ、イベント信号は対応するＥＶＳ画像を生成することに用いられる。実際の適用では、画素がＥＶＳ画像出力中である場合、入力回路１００は入射光に対して第１光電変換を行って、対応する光電流をＥＶＳ回路３００に出力し、次に、ＥＶＳ回路３００は、受信した光電流に対応する第１電圧と基準電圧との間の差に基づいて、後で出力したイベント信号を利用して対応するＥＶＳ画像を生成するように、対応するイベント信号を出力する。ここでは、説明すべきこととして、第１電圧と基準電圧との間の差は入射光の強度変化（すなわち、増大、減少又は不変）を表すためのものであり、これは、ＥＶＳ回路３００が実際には入射光の強度変化に基づいて対応するイベント信号を出力することを意味し、例えば、入射光の強度変化は第１電圧と基準電圧との間の差が０よりも大きいか否か、０未満であるか否か、又は０に等しいか否かによって決定される。

具体的には、ＡＰＳ回路２００は第１光電変換の持続中に（すなわち、第２光電変換完了後の次の第１光電変換中に、言い換えれば、ＡＰＳモードで作動する期間に隣り合う次のＥＶＳモードで作動する期間内に）、光電荷に対応する第２電圧に基づいて、対応する階調信号を出力することに用いられ、ここで、階調信号は対応するＡＰＳ画像を生成することに用いられる。例えば、図２のＡ１、Ｂ１及びＡ２を例にして、入力回路１００はＢ１内で入射光に対して第２光電変換を行って、対応する光電荷を生成し、ＡＰＳ回路２００は、Ａ２内で、生成した光電荷に対応する第２電圧に基づいて、対応する階調信号を出力する。理解できることとして、ＡＰＳ回路２００による階調信号出力過程は実際にはＡＰＳの読み出し過程であり、ＡＰＳ回路２００による階調信号出力過程はＡＰＳモードで作動する期間（例えばＢ１）に隣り合う次のＥＶＳモードで作動する期間（例えば、Ａ２）内に行われ、一方、Ａ２内でＥＶＳ操作が持続されてもよく、すなわち、ＡＰＳの読み出し過程はＥＶＳの露光及び読み出しに影響を与えることはなく、これによって、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合、この１画素はＡＰＳ画像とＥＶＳ画像を同時に出力することができる。

具体的には、制御回路４００は階調信号に基づいて対応するＡＰＳ画像を出力するとともに、イベント信号に基づいて対応するＥＶＳ画像を出力することに用いられる。実際の適用では、画素がＡＰＳ画像出力中である場合、ＡＰＳ回路２００は受信した光電荷に対応する第２電圧に基づいて、対応する階調信号を制御回路４００に出力し、次に、制御回路４００は受信した階調信号に基づいて対応するＡＰＳ画像を出力して、ユーザに表示する。同様に、画素がＥＶＳ画像出力中である場合、ＥＶＳ回路３００は受信した光電流に対応する第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を制御回路４００に出力し、次に、制御回路４００は受信したイベント信号に基づいて対応するＥＶＳ画像を出力して、ユーザに表示する。さらに、説明されるべきこととして、制御回路４００の配置形態については、画素アレイの画素毎に１つの制御回路４００が設けられてもよく、又は、１つだけの制御回路４００が設けられることで、画素アレイの画素の全てが同一の制御回路４００を共用してもよく、又は、複数の制御回路４００が設けられることで、画素アレイの同一アレイ単位内の全ての画素が同一の制御回路４００を共用してもよい。

前述したように、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合、この１画素は少なくともＡＰＳ回路２００とＥＶＳ回路３００を含み、入力回路１００及び制御回路４００については、この１画素が他の画素と共用してもよく、個別に設けられてもよい。

また、前述したように、入力回路１００が入射光に対して第２光電変換を行って対応する光電荷を生成する過程は実際にはＡＰＳ画像を出力するときの露光過程である。通常、ＡＰＳの露光方式はグローバルシャッターとローリングシャッターに分けられる。これらのうち、グローバルシャッターとは、画素アレイの全ての画素がある時刻に同時に露光し、別の時刻に同時に露光を終了し、露光終了後、生成した全ての光電荷が感光領域（すなわち、入力回路１００）から電荷検出増幅器（すなわち、以下のフローティングディフュージョンノードＦＤ１）に移動し、その後、ＡＰＳ読み出し回路２２０により画素アレイの全ての画素データ（すなわち、階調信号）を１行ずつ読み出すことであり、この過程において、画素アレイの１行目の画素について画素データを読み出してから、画素アレイの最後行の画素の画素データを読み出すまでの時間長は読み出し時間長である。ローリングシャッターでは、画素アレイの各行の画素の露光時間長が同じであるが、画素アレイの異なる行の画素の露光開始・終了時間が異なり、すなわち、画素アレイの異なる行の画素の露光時間が完全に重なるものではなく、言い換えれば、画素アレイの各行の画素の露光開始時刻は前の行の画素の露光開始時刻よりも遅く、また、画素アレイの各行の画素の露光終了後にのみ、この行で生成した光電荷が感光領域から電荷検出増幅器に移動することができ、ＡＰＳ読み出し回路２２０は１行の画素データを読み出した後にのみ、次の画素データを読み出し、このため、ＡＰＳ読み出し回路２２０が画素アレイの１行目の画素の画素データを出力してから、ＡＰＳ読み出し回路２２０が画素アレイの最後の行の画素の画素データを出力するまでの時間長は読み出し時間長である。

本願の実施例による画像センサは複数の画素からなる画素アレイを含み、画素アレイはＡＰＳ画素とＥＶＳ画素の２種の画素タイプとして構成される。具体的には、画像センサは、入力回路１００、ＡＰＳ回路２００、ＥＶＳ回路３００及び制御回路４００の４種類の回路を含み、入力回路１００の作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つのＡＰＳモードで作動する期間は隣り合うＥＶＳモードで作動する期間の間にある。本願の実施例では、入力回路１００は、ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換（すなわち、ＥＶＳの露光）を行い、ＥＶＳ回路３００が使用するための対応する光電流を生成して、対応するイベント信号を得るとともに、ＡＰＳモードで作動する期間内に、入射光に対して第２光電変換（すなわち、ＡＰＳの露光）を行い、ＡＰＳ回路２００が使用するための対応する光電荷を生成して、対応する階調信号を得ることに用いられ、制御回路４００は、階調信号に基づいて対応するＡＰＳ画像を出力するとともに、イベント信号に基づいて対応するＥＶＳ画像を出力することに用いられる。これにより、ＡＰＳ画素とＥＶＳ画素同士が同一の个入力回路１００と同一の制御回路４００を共用することが分かり、すなわち、ＡＰＳ画素とＥＶＳ画素のそれぞれに入力回路１００と制御回路４００を設ける必要がなく、それにより、画像センサのサイズを大幅に減少させることができる。重要なことに、１つのＡＰＳモードで作動する期間は隣り合うＥＶＳモードで作動する期間の間にあり、これは、ＥＶＳの露光過程から、ＡＰＳの露光が実行されるための一部の期間（すなわち、ＡＰＳモードで作動する期間）が切り分けられることを意味し、ＡＰＳ回路２００が第１光電変換の持続中に（すなわち、第２光電変換完了後の次の第１光電変換中に、言い換えれば、ＡＰＳモードで作動する期間に隣り合う次のＥＶＳモードで作動する期間内に）、光電荷に対応する第２電圧に基づいて、対応する階調信号を出力するので、ＡＰＳの読み出しがＥＶＳの露光と読み出しに影響を与えることはなく、これによって、１フレームのＡＰＳ画像を出力するとともに、マルチフレームのＥＶＳ画像を出力することを実現でき、１画素がＡＰＳ画素とＥＶＳ画素を含む場合、この１画素がＡＰＳ画像とＥＶＳ画像を同時に出力できるようになり、ＡＰＳとＥＶＳ間の相互融合が確実に実現される。

いくつかの実施例では、さらに図３を参照し、図３は本願の実施例による画素の第二のモジュールブロック図である。ＥＶＳ回路３００はＥＶＳ伝送回路３１０とＥＶＳ読み出し回路３２０を含んでもよく、ＥＶＳ伝送回路３１０は入力回路１００及びＥＶＳ読み出し回路３２０に接続され、制御回路４００はＥＶＳ伝送回路３１０及びＥＶＳ読み出し回路３２０に接続される。具体的には、ＥＶＳ伝送回路３１０は、第１光電変換中に、光電流に基づいて、対応する第１電圧を出力することに用いられ、ＥＶＳ読み出し回路３２０は第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力することに用いられる。理解できることとして、本実施例では、ＥＶＳ回路３００は、まず、ＥＶＳ伝送回路３１０によって、受信した光電流に基づいて、対応する第１電圧を出力し、次に、ＥＶＳ読み出し回路３２０によって、受信した第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力して、後で出力したイベント信号を利用して対応するＥＶＳ画像を生成する。さらに、説明すべきこととして、ＥＶＳ読み出し回路３２０の配置形態については、画素アレイの画素ごとに１つのＥＶＳ読み出し回路３２０が設けられてもよく、又は、１つだけのＥＶＳ読み出し回路３２０が設けられることで、画素アレイの画素の全てが同一のＥＶＳ読み出し回路３２０を共用してもよく、又は、複数のＥＶＳ読み出し回路３２０が設けられることで、画素アレイの同一アレイ単位内の全ての画素が同一のＥＶＳ読み出し回路３２０を共用してもよい。

ＡＰＳ回路２００はＡＰＳ伝送回路２１０とＡＰＳ読み出し回路２２０を含んでもよく、ＡＰＳ伝送回路２１０は入力回路１００及びＡＰＳ読み出し回路２２０に接続され、制御回路４００はＡＰＳ伝送回路２１０及びＡＰＳ読み出し回路２２０に接続される。具体的には、ＡＰＳ伝送回路２１０は、第１光電変換の持続中に、光電荷に基づいて、対応する第２電圧を出力することに用いられ、ＡＰＳ読み出し回路２２０は第２電圧に基づいて対応する階調信号を出力することに用いられる。理解できることとして、本実施例では、ＡＰＳ回路２００は、まず、ＡＰＳ伝送回路２１０によって、受信した光電荷に基づいて、対応する第２電圧を出力し、次に、ＡＰＳ読み出し回路２２０によって、受信した第２電圧に基づいて、対応する階調信号を出力して、後で出力した階調信号を利用して対応するＡＰＳ画像を生成する。さらに、説明すべきこととして、ＡＰＳ読み出し回路２２０の配置形態については、画素アレイの画素毎に１つのＡＰＳ読み出し回路２２０が設けられてもよく、又は、１つだけのＡＰＳ読み出し回路２２０が設けられることで、画素アレイの画素の全てが同一のＡＰＳ読み出し回路２２０を共用してもよく、又は、複数のＡＰＳ読み出し回路２２０が設けられることで、画素アレイの同一アレイ単位内の全ての画素が同一のＡＰＳ読み出し回路２２０を共用してもよい。

以上から、本実施例では、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合、この１画素が少なくともＡＰＳ伝送回路２１０とＥＶＳ伝送回路３１０を含み、ＡＰＳ読み出し回路２２０及びＥＶＳ読み出し回路３２０については、この１画素が他の画素と共用してもよく、個別に設けられてもよいことが分かる。

一実施形態として、さらに図４を参照し、図４は本願の実施例による画素の第一の回路構造概略図である。ＡＰＳ伝送回路２１０は、第１伝送分岐と、フローティングディフュージョンノードＦＤ１と、出力分岐と、を含んでもよく、第１伝送分岐は入力回路１００、制御回路４００及びフローティングディフュージョンノードＦＤ１に接続され、出力分岐はフローティングディフュージョンノードＦＤ１、制御回路４００及びＡＰＳ読み出し回路２２０に接続される。本実施形態では、第１伝送分岐は、第１光電変換の持続中に、制御回路４００によって送信された制御信号ＴＸ１により作動状態をトリガーすることに用いられ、第１伝送分岐は、作動状態である場合、入力回路１００によって生成された光電荷をフローティングディフュージョンノードＦＤ１に伝送することに用いられる。フローティングディフュージョンノードＦＤ１は光電荷を蓄積して、対応する第２電圧を生成することに用いられる。出力分岐は制御回路４００によって送信された制御信号ＳＥＬにより作動状態をトリガーすることに用いられ、出力分岐は、作動状態である場合、後でＡＰＳ読み出し回路２２０が受信した第２電圧に基づいて、対応する階調信号を出力するように、フローティングディフュージョンノードＦＤ１での第２電圧をＡＰＳ読み出し回路２２０に伝送することに用いられる。

具体的には、出力分岐は第１駆動分岐と選択分岐を含んでもよく、選択分岐は第１駆動分岐、制御回路４００及びＡＰＳ読み出し回路２２０に接続され、第１駆動分岐はさらにフローティングディフュージョンノードＦＤ１に接続される。本実施形態では、第１駆動分岐はフローティングディフュージョンノードＦＤ１の電位を緩衝し、第２電圧を選択分岐に出力することに用いられる。選択分岐は制御回路４００によって送信された制御信号ＳＥＬにより作動状態をトリガーすることに用いられ、選択分岐は、作動状態時である場合、後でＡＰＳ読み出し回路２２０が受信した第２電圧に基づいて対応する階調信号を出力するように、フローティングディフュージョンノードＦＤ１での第２電圧をＡＰＳ読み出し回路２２０に伝送することに用いられる。

さらに、ＡＰＳ伝送回路２１０は第１復位分岐をさらに含んでもよく、第１復位分岐はフローティングディフュージョンノードＦＤ１及び制御回路４００に接続される。本実施形態では、第１復位分岐は、選択分岐が第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＲＳＴ１により作動状態をトリガーすることに用いられ、第１復位分岐が作動状態である場合、フローティングディフュージョンノードＦＤ１に蓄積された光電荷が外部に移動する。

具体的には、第１復位分岐は、ソースがフローティングディフュージョンノードＦＤ１に接続され、ゲートが制御回路４００に接続され、ドレインが電源ＶＤＤに接続されることに用いられる第１復位トランジスタＴ２を含んでもよい。本実施形態では、第１復位トランジスタＴ２は、選択分岐が第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＲＳＴ１によりオン状態をトリガーすることに用いられ、第１復位トランジスタＴ２がオン状態である場合、フローティングディフュージョンノードＦＤ１に蓄積された光電荷が電源ＶＤＤに移動する。

本実施形態では、図４を参照し続け、ＥＶＳ伝送回路３１０は第２復位分岐と第２駆動分岐を含んでもよく、第２復位分岐及び第２駆動分岐はそれぞれ入力回路１００に接続され、第２復位分岐はさらに制御回路４００に接続され、第２駆動分岐はさらにＥＶＳ読み出し回路３２０に接続される。本実施形態では、第２復位分岐は、第１光電変換中に、制御回路４００によって送信された制御信号ＲＳＴ２により作動状態をトリガーすることに用いられ、第２復位分岐は、作動状態である場合、入力回路１００によって生成された光電流に基づいて、対応する第１電圧を出力することに用いられる。第２駆動分岐は、後でＥＶＳ読み出し回路３２０が受信した第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力するように、第２復位分岐によって生成された第１電圧をＥＶＳ読み出し回路３２０に伝送することに用いられる。

具体的には、第２復位分岐は第２復位トランジスタＴ５をさらに含んでもよく、第２復位トランジスタＴ５のドレインとゲートがそれぞれ電源ＶＤＤに接続されることに用いられ、第２復位トランジスタＴ５のソースと第２駆動分岐がそれぞれ入力回路１００に接続されることに用いられ、第２復位トランジスタＴ５のゲートがさらに制御回路４００に接続される。本実施形態では、第２復位トランジスタＴ５は、第１光電変換中に、制御回路４００によって送信された制御信号ＲＳＴ２によりオン状態をトリガーすることに用いられ、第２復位トランジスタＴ５は、オン状態である場合、入力回路１００によって生成された光電流に基づいて、対応する第１電圧を出力することに用いられ、ここで、光電流は第２復位トランジスタＴ５のドレインとソースとの間の電流に等しく、第１電圧は第２復位トランジスタＴ５のドレインとソースとの間の電圧に等しく、光電流と第１電圧同士は対数関係にある。

本実施形態の１つの具体的な態様として、図４を参照し続け、ＡＰＳ伝送回路２１０では、第１復位分岐が第１復位トランジスタＴ２からなる以外、残りの分岐は対応するトランジスタから構成されてもよく、例えば、第１伝送分岐は第１伝送トランジスタＴ１を含み、第１駆動分岐は第１駆動トランジスタＴ３を含み、選択分岐は選択トランジスタＴ４を含む。それに対応して、ＥＶＳ伝送回路３１０では、第２復位分岐が第２復位トランジスタＴ５からなる以外、残りの分岐は対応するトランジスタから構成されてもよく、例えば、第２駆動分岐は第２駆動トランジスタＴ６を含む。

この具体的な態様では、ＡＰＳ伝送回路２１０は第１伝送トランジスタＴ１、第１復位トランジスタＴ２、第１駆動トランジスタＴ３、選択トランジスタＴ４及びフローティングディフュージョンノードＦＤ１を含んでもよく、第１伝送トランジスタＴ１の第１端は入力回路１００に接続され、第１伝送トランジスタＴ１の第２端、第１復位トランジスタＴ２のソース及び第１駆動トランジスタＴ３のゲートはそれぞれフローティングディフュージョンノードＦＤ１に接続され、第１復位トランジスタＴ２のドレイン及び第１駆動トランジスタＴ３のドレインはそれぞれ電源ＶＤＤに接続されることに用いられ、第１駆動トランジスタＴ３のソースは選択トランジスタＴ４のドレインに接続され、選択トランジスタＴ４のソースはＡＰＳ読み出し回路２２０に接続され、第１伝送トランジスタＴ１の第３端、第１復位トランジスタＴ２のゲート及び選択トランジスタＴ４のゲートはそれぞれ制御回路４００に接続される。

具体的には、第１復位トランジスタＴ２は、第１光電変換の持続中に、第１伝送トランジスタＴ１がオン状態になるまでに、制御回路４００によって送信された制御信号ＲＳＴ１によりオフ状態をトリガーすることに用いられる。一例として、第１復位トランジスタＴ２は制御信号ＲＳＴ１のレベル状態に基づいて、自体のオン状態又はオフ状態をトリガーしてもよく、例えば、制御信号ＲＳＴ１が高レベルである場合、第１復位トランジスタＴ２はオン状態をトリガーし、制御信号ＲＳＴ１が低レベルである場合、第１復位トランジスタＴ２はオフ状態をトリガーし、また、下記する他のトランジスタも同様である。

具体的には、第１伝送トランジスタＴ１は、第１光電変換の持続中に、第１復位トランジスタＴ２がオフ状態になった後、制御回路４００によって送信された制御信号ＴＸ１によりオン状態をトリガーすることに用いられ、ここで、第１伝送トランジスタＴ１は、オン状態である場合、入力回路１００によって生成された光電荷をフローティングディフュージョンノードＦＤ１に伝送することに用いられる。さらに、第１伝送トランジスタＴ１は、第１光電変換の持続中に、入力回路１００によって生成された光電荷をフローティングディフュージョンノードＦＤ１に伝送した後、制御回路４００によって送信された制御信号ＴＸ１によりオフ状態をトリガーすることに用いられ、第１伝送トランジスタＴ１はオフ状態である場合、入力回路１００によって生成された光電荷をフローティングディフュージョンノードＦＤ１に伝送することができない。

具体的には、フローティングディフュージョンノードＦＤ１は、第１光電変換の持続中に、第１伝送トランジスタＴ１によって伝送されてきた光電荷を蓄積して、対応する第２電圧を形成する。ここでは、説明すべきこととして、この具体的な態様では、フローティングディフュージョンノードＦＤ１は電荷検出増幅器に相当する。

具体的には、第１駆動トランジスタＴ３は、第１光電変換の持続中に、フローティングディフュージョンノードＦＤ１による第２電圧を選択トランジスタＴ４に伝送することに用いられる。ここでは、説明すべきこととして、この具体的な態様では、第１駆動トランジスタＴ３はソースフォロワ増幅器に相当し、フローティングディフュージョンノードＦＤ１での電位を緩衝することで、選択トランジスタＴ４に第２電圧と一致する電圧を出力することができる。

具体的には、選択トランジスタＴ４は、第１光電変換の持続中に、制御回路４００によって送信された制御信号ＳＥＬによりオン状態をトリガーすることに用いられ、選択トランジスタＴ４は、オン状態である場合、後でＡＰＳ読み出し回路２２０が受信した第２電圧に基づいて対応する階調信号を出力するように、受信した第２電圧をＡＰＳ読み出し回路２２０に伝送してもよい。さらに、選択トランジスタＴ４は、第１光電変換の持続中に、受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＳＥＬによりオフ状態をトリガーすることに用いられ、選択トランジスタＴ４は、オフ状態である場合、受信した第２電圧をＡＰＳ読み出し回路２２０に伝送することができない。

具体的には、第１復位トランジスタＴ２はさらに、選択トランジスタＴ４が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＲＳＴ１によりオン状態をトリガーすることに用いられ、第１復位トランジスタＴ２がオン状態である場合、フローティングディフュージョンノードＦＤ１は電源ＶＤＤと短絡し、すなわち、フローティングディフュージョンノードＦＤ１に蓄積された光電荷は電源ＶＤＤに移動し、フローティングディフュージョンノードＦＤ１は復位し、それに対応して、第１復位トランジスタＴ２がオフ状態である場合、フローティングディフュージョンノードＦＤ１に蓄積された光電荷は電源ＶＤＤに移動せず、すなわち、フローティングディフュージョンノードＦＤ１は復位しない。理解できることとして、ＡＰＳの読み出しを行う際には、フローティングディフュージョンノードＦＤ１に光電荷が蓄積されなければならず、すなわち、フローティングディフュージョンノードＦＤ１は復位してはならず、このため、第１光電変換の持続中に、第１伝送トランジスタＴ１がオン状態になるまでに、第１復位トランジスタＴ２は制御回路４００によって送信された制御信号ＲＳＴ１によりオフ状態をトリガーする必要がある。

この具体的な態様では、図４を参照し続け、ＥＶＳ伝送回路３１０は第２復位トランジスタＴ５と第２駆動トランジスタＴ６を含んでもよく、第２復位トランジスタＴ５のソース及び第２駆動トランジスタＴ６のゲートはそれぞれ入力回路１００に接続され、第２駆動トランジスタＴ６のドレイン及び第２復位トランジスタＴ５のドレインとゲートはそれぞれ電源ＶＤＤに接続されることに用いられ、第２駆動トランジスタＴ６のソースはＥＶＳ読み出し回路３２０に接続され、第２復位トランジスタＴ５のゲートはさらに制御回路４００に接続される。理解できることとして、第２復位トランジスタＴ５のドレインとゲートがそれぞれ電源ＶＤＤに接続されたとき、第２復位トランジスタＴ５のドレインとソースとの間にドレイン・ソース電圧及びドレイン・ソース電流が形成され、形成されたドレイン・ソース電圧とドレイン・ソース電流同士は対数関係にある。

具体的には、第２復位トランジスタＴ５は、第１光電変換中に（図２を例にすれば、図２のＡ１に対応）、及び第１光電変換の持続中に（図２を例にすれば、図２のＡ２、Ａ３及びＡ４に対応）、選択トランジスタＴ４が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、又は選択トランジスタＴ４が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送中、制御回路４００によって送信された制御信号ＲＳＴ２によりオン状態をトリガーし、これにより、入力回路１００によって伝送されてきた光電流に基づいて、対応する第１電圧を第２駆動トランジスタＴ６に出力することに用いられ、ここで、光電流は第２復位トランジスタＴ５のドレインとソースとの間の電流（すなわち、ドレイン・ソース電流）に等しく、第１電圧は第２復位トランジスタＴ５のドレインとソースとの間の電圧（すなわち、ドレイン・ソース電圧）に等しく、光電流と第１電圧同士は対数関係にある。

具体的には、第２駆動トランジスタＴ６は、後でＥＶＳ読み出し回路３２０が受信した第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力するように、受信した第１電圧をＥＶＳ読み出し回路３２０に伝送することに用いられる。ここでは、説明すべきこととして、この具体的な態様では、第２駆動トランジスタＴ６は電圧バッファに相当するため、ＥＶＳ読み出し回路３２０に第１電圧と一致する電圧を出力する。

具体的には、第２復位トランジスタＴ５はさらに、ＡＰＳの露光を行うときに、制御回路４００によって送信された制御信号ＲＳＴ２によりオフ状態をトリガーすることに用いられ、第２復位トランジスタＴ５は、オフ状態である場合、第２駆動トランジスタＴ６に第１電圧を出力することができない。

この具体的な態様に関する上記記載から、この具体的な態様では、ＡＰＳ伝送回路２１０とＥＶＳ伝送回路３１０には合計６つのトランジスタが使用されることが分かる。このような場合については、入力回路１００の光電変換素子はフォトダイオードやフォトトランジスタを採用し得るが、これらに限定されない。

この具体的な態様を明確に理解するために、以下、具体例によってこの具体的な態様を詳細に説明する。さらに図５を参照し、図５は本願の実施例による画素アレイの構造概略図であり、この例では、画素アレイは４×４のマトリックス（すなわち、合計１６個の画素を含む）であり、Ａ、Ｂ、Ｃ、Ｄはそれぞれ画素アレイの１行目、２行目、３行目及び４行目を表し、すなわち、それぞれＡ行の画素、Ｂ行の画素、Ｃ行の画素及びＤ行の画素であり、そして、画素アレイの列方向における並列読み出し（すなわち、画素アレイの同一列にある画素は同一のＡＰＳ読み出し回路を共用する）を完了する４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）があり、例えば、Ａ行の画素のＡ１１、Ａ１２、Ａ１３及びＡ１４が選択された場合、これらの画素データはそれぞれ４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）により読み出され、同様に、Ａ行の画素の画素データが読み出された後、Ｂ、Ｃ、Ｄ行の画素は４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって１行ずつ読み出されてもよく、ただし、Ａ行の画素が選択された場合、Ｂ、Ｃ、Ｄ行の画素の読み出しチャンネルが閉じられる。理解できることとして、以上は一例に過ぎず、画素マトリックスのサイズは実際の適用場面に応じて、例えば４８０×６４０マトリックスなどに設定されてもよく、本願の実施例はこれについて特に限定しない。

ＡＰＳの露光方式がグローバルシャッターである場合、さらに図６を参照し、図６は本願の実施例による画素構造が図４に示される場合の、画素の各トランジスタの第一のオン／オフ状態の概略図であり、ここで、「－」の前に制御信号が示され（例えば「－」の前にＲＳＴ２が記載された場合、制御信号ＲＳＴ２を表す）、「－」の後に画素の行数が示され（例えば「－」の後にＡが記載された場合、Ａ行の画素を表し、「－」後にＡ、Ｂ、Ｃ、Ｄが記載された場合、Ａ行の画素、Ｂ行の画素、Ｃ行の画素、Ｄ行の画素を表す）、他のオン／オフ状態の概略図も同様である。Ｔ０時刻よりも前に、画素はＥＶＳ画像の出力中であり、制御回路４００はＡ～Ｄ行の画素のＲＳＴ２を高レベルに制御し、Ａ～Ｄ行の画素の第２復位トランジスタＴ５のゲートとドレインは短絡し、そして、Ａ～Ｄ行の画素の第１伝送トランジスタＴ１はオフ状態になる。この場合、入力回路１００は入射光の第１光電変換を実行して、対応する光電流を生成するように構成される。生成した光電流は第２復位トランジスタＴ５に伝送され、これにより、第２復位トランジスタＴ５は光電流に基づいて対応する第１電圧を生成し、第２駆動トランジスタＴ６は第１電圧をＥＶＳ読み出し回路３２０に伝送し、これにより、ＥＶＳ読み出し回路３２０は第１電圧と基準電圧との間の差に基づいて入射光の強度変化を決定し、対応するイベント信号を出力する。Ｔ０時刻には、画素はＡＰＳ画像の出力を開始し、制御回路４００はＡ～Ｄ行の画素のＲＳＴ２を低レベルに制御し、Ａ～Ｄ行の画素の第２復位トランジスタＴ５はオフになる。この場合、入力回路１００は、入射光の第２光電変換を実行して、対応する光電荷を生成するように構成される。Ｔ１時刻には、制御回路４００はＡ～Ｄ行の画素のＲＳＴ１を低レベルに制御し、これにより、Ａ～Ｄ行の画素の第１復位トランジスタＴ２はオフ状態になり、フローティングディフュージョンノードＦＤ１の復位を解除するように構成される。ｔ４時刻には、制御回路４００はＡ～Ｄ行の画素中のＴＸ１を高レベルに制御し、これにより、Ａ～Ｄ行の画素の第１伝送トランジスタＴ１はオン状態になり、このとき、Ａ～Ｄ行の画素の第１伝送トランジスタＴ１は光電荷をそれぞれのフローティングディフュージョンノードＦＤ１に伝送して、対応する第２電圧を形成する。第１駆動トランジスタＴ３は第２電圧を選択トランジスタＴ４に伝送する。Ｔ３時刻には、制御回路４００はＡ行の画素のＳＥＬを高レベルに制御し、これにより、Ａ行の画素の選択トランジスタＴ４はオン状態になり、すなわち、Ａ行の画素中のＡ１１、Ａ１２、Ａ１３及びＡ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によってＡ行の画素中のＡ１１、Ａ１２、Ａ１３及びＡ１４の画素データを読み出す。Ｔ４時刻には、制御回路４００はＢ行の画素のＳＥＬを高レベルに制御し、これにより、Ｂ行の画素の選択トランジスタＴ４はオン状態になり、すなわち、Ｂ行の画素中のＢ１１、Ｂ１２、Ｂ１３及びＢ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によってＢ行の画素中のＢ１１、Ｂ１２、Ｂ１３及びＢ１４の画素データを読み出す。Ｔ５時刻には、制御回路４００はＣ行の画素のＳＥＬを高レベルに制御し、これにより、Ｃ行の画素の選択トランジスタＴ４はオン状態になり、すなわち、Ｃ行の画素中のＣ１１、Ｃ１２、Ｃ１３及びＣ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によってＣ行の画素中のＣ１１、Ｃ１２、Ｃ１３及びＣ１４の画素データを読み出す。Ｔ６時刻には、制御回路４００はＤ行の画素のＳＥＬを高レベルに制御し、これにより、Ｄ行の画素の選択トランジスタＴ４はオン状態になり、すなわち、Ｄ行の画素中のＤ１１、Ｄ１２、Ｄ１３及びＤ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によってＤ行の画素中のＤ１１、Ｄ１２、Ｄ１３及びＤ１４の画素データを読み出す。これで、１フレームの完全なＡＰＳ画像が出力される。

上記の過程においては、Ｔ３時刻～Ｔ７時刻は読み出し時間長であり、この読み出し時間長では、制御回路４００はＡ～Ｄ行の画素のＲＳＴ２を高レベルに制御し、Ａ～Ｄ行の画素の第２復位トランジスタＴ５のゲートとドレインが短絡し、Ａ～Ｄ行の画素の第１伝送トランジスタＴ１はオフ状態になるようにしてもよい。この場合、入力回路１００は入射光の第２光電変換を実行して、対応する光電流を生成する（すなわち、画素はＥＶＳ画像を出力する）ように構成される。生成した光電流は第２復位トランジスタＴ５に伝送され、これにより、第２復位トランジスタＴ５は光電流に基づいて対応する第１電圧を生成し、第２駆動トランジスタＴ６は第１電圧をＥＶＳ読み出し回路３２０に伝送し、これにより、ＥＶＳ読み出し回路３２０は第１電圧と基準電圧との間の差に基づいて入射光の強度変化を決定し、対応するイベント信号を出力する。さらに、上記の過程で出力された画像は図７を参照してもよく、図７は本願の実施例による画素の各トランジスタのオン／オフ状態が図６に示される場合の、出力画像の概略図である。

理解できることとして、上記の過程においては、Ａ～Ｄ行の画素のＳＥＬが前記のように設定されるのはＡ～Ｄ行の画素のＲＳＴ１が高レベルになるタイミングと組み合わせるためであり、すなわち、Ａ、Ｂ、Ｃ及びＤ行の画素のうちの各行の画素が読み出されるときに、対応するＡＰＳ読み出し回路２２０は対応するフローティングディフュージョンノードＦＤ１での電信号とＲＳＴ１とを減算して、電荷検出増幅器（すなわち、フローティングディフュージョンノードＦＤ１）のアンバランスを解消する。また、上記の過程から明らかなように、本願の実施例では、ＥＶＳ画像を出力するときの僅か一部の時間が利用されてＡＰＳの露光（すなわち、入射光の第２光電変換）が実行され、ＡＰＳの読み出し時間長内でＥＶＳ作動が実行されることができ、ＥＶＳ画像の出力が影響を受けない。

ＡＰＳの露光方式がローリングシャッターである場合、さらに図８を参照し、図８は本願の実施例による画素構造が図４に示される場合の、画素の各トランジスタの第二のオン／オフ状態の概略図である。Ｔ０時刻には、制御回路４００はＡ行の画素のＲＳＴ２及びＲＳＴ１を低レベルに制御し、これにより、第１復位トランジスタＴ２及び第２復位トランジスタＴ５がオフ状態になる。この場合、入力回路１００は入射光の第２光電変換を実行して、対応する光電荷を生成するように構成される。ｔ３時刻には、制御回路４００はＡ行の画素のＴＸ１を高レベルに制御し、これにより、Ａ行の画素の第１伝送トランジスタＴ１がオン状態になり、Ａ行の画素の第１伝送トランジスタＴ１は光電荷をフローティングディフュージョンノードＦＤ１に伝送して、対応する第２電圧を形成する。第１駆動トランジスタＴ３は第２電圧を選択トランジスタＴ４に伝送する。Ｔ１時刻には、制御回路４００はＡ行の画素のＳＥＬを高レベルに制御し、これにより、Ａ行の画素の選択トランジスタＴ４がオン状態になり、すなわち、Ａ行の画素中のＡ１１、Ａ１２、Ａ１３及びＡ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって、Ａ行の画素中のＡ１１、Ａ１２、Ａ１３及びＡ１４の画素データを読み出す。また、制御回路４００はＡ行の画素のＲＳＴ２及びＲＳＴ１を高レベル、ＴＸ１を低レベルに制御し、これにより、Ａ行の画素の第１復位トランジスタＴ２及び第２復位トランジスタＴ５がオン状態になり、第１伝送トランジスタＴ１がオフになり、すなわち、Ｔ１時刻には、Ａ行の画素についてＥＶＳ画像の出力を開始する。また、Ｔ０時刻には、制御回路４００はＡ行の画素のＲＳＴ１を低レベルに制御しなくてもよく、第１伝送トランジスタＴ１がオン状態になる前にＲＳＴ１を低レベルに制御すればよい。

同様に、Ｔ１～Ｔ２時刻には、上記の過程のように、Ｂ行の画素中のＢ１１、Ｂ１２、Ｂ１３及びＢ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によってＢ行の画素中のＢ１１、Ｂ１２、Ｂ１３及びＢ１４の画素データを読み出してもよく、Ｔ２～Ｔ３時刻には、上記の過程のように、Ｃ行の画素中のＣ１１、Ｃ１２、Ｃ１３及びＣ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって、Ｃ行の画素中のＣ１１、Ｃ１２、Ｃ１３及びＣ１４の画素データを読み出してもよく、Ｔ３～Ｔ４時刻には、上記の過程のように、Ｄ行の画素中のＤ１１、Ｄ１２、Ｄ１３及びＤ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によってＤ行の画素中のＤ１１、Ｄ１２、Ｄ１３及びＤ１４の画素データを読み出してもよい。ここでは、説明すべきこととして、Ａ行の画素がＡＰＳ画像を出力するときに、Ｂ、Ｃ、Ｄ行の画素はＥＶＳ画像を出力することができ、各行の画素同士は互いに影響を与えることはなく、しかも、各行の画素に対応するＡＰＳ画像が出力されると、当該行の画素のＲＳＴ２及びＲＳＴ１を高レベルに制御し、これにより、当該行の画素の第２復位トランジスタＴ５及び第１復位トランジスタＴ２がオン状態になって、当該行の画素によるＥＶＳ画像出力作動を開始してもよい。さらに、上記の過程で出力された画像は図９を参照してもよく、図９は本願の実施例による画素の各トランジスタのオン／オフ状態が図８に示される場合の出力画像の概略図である。

上記の過程では、Ａ～Ｄ行の画素のＳＥＬが上記のように設定されるのはＡ～Ｄ行の画素のＲＳＴ１が低レベルになるタイミングと組み合わせるためであり、すなわち、Ａ、Ｂ、Ｃ及びＤ行の画素のうちの各行の画素が読み出されるときに、対応するＡＰＳ読み出し回路２２０は対応するフローティングディフュージョンノードＦＤ１での電信号とＲＳＴ１とを減算して、フローティングディフュージョンノードＦＤ１の復位解除時に生じたＫＴ／Ｃノイズ及び電荷検出増幅器（すなわち、フローティングディフュージョンノードＦＤ１）のアンバランスを解消する。

さらに、ローリングシャッターは１行目の画素が露光し、２行目の画素が露光せず、３行目の画素が露光し、４行目の画素が露光しない、又は画素が２行おきに露光するなどのように制御することができ、露光しない行については、画素はＥＶＳ画像を出力してもよい。例えば、上記の例では、Ａ行の画素とＣ行の画素が時分割に露光し、時分割に読み出され、Ｂ行の画素とＤ行の画素が露光しないように制御し、そうすると、画素マトリックスはＡＰＳに対応する２×２マトリックス、及びＥＶＳに対応する４×４マトリックスである。このような方式は、興味のある領域に対して画像を出力する適用分野や、画像情報量に対する要求が低い適用分野に応用できる。もちろん、ローリングシャッターは、１行目の画素の画素データが読み出され終わった直後（例えば、図８のＴ１時刻）に、２行目の画素が露光するのではなく（すなわち、図８においてＢ行の画素のＲＳＴ２はＴ１時刻後にも高レベルに保持される）、１行目の画素の画素データの読み出しの終了から２行目の画素の露光開始までの時間差においても２行目の画素がＥＶＳ画像を出力するように制御してもよい。

別の実施形態として、さらに図１０を参照し、図１０は本願の実施例による画素の第二の回路構造概略図である。前の実施形態に基づいて、ＥＶＳ伝送回路３１０は第２伝送分岐をさらに含んでもよく、第２伝送分岐は第２復位分岐、第２駆動分岐、入力回路１００及び制御回路４００に接続される。本実施形態では、第２伝送分岐は、第１光電変換中に、制御回路４００によって送信された制御信号ＴＸ２により作動状態をトリガーすることに用いられ、第２伝送分岐は、作動状態である場合、入力回路１００によって生成された光電流を第２復位分岐に伝送することに用いられる。

本実施形態の１つの具体的な態様として、図１０を参照し続け、第２伝送分岐は第２伝送トランジスタＴ７から構成されてもよい。すなわち、この具体的な態様では、ＥＶＳ伝送回路３１０は、前の実施形態よりも１つ多い伝送トランジスタ（すなわち、第２伝送トランジスタＴ７）を設けており、この場合、第２復位トランジスタＴ５のソース及び第２駆動トランジスタＴ６のゲートはそれぞれ第２伝送トランジスタＴ７の第１端に接続され、第２伝送トランジスタＴ７の第２端は入力回路１００に接続され、第３端は制御回路４００に接続される。

具体的には、第２伝送トランジスタＴ７は、第１光電変換中に（図２を例にすれば、図２のＡ１に対応）、及び第１光電変換の持続中に（図２を例にすれば、図２のＡ２、Ａ３及びＡ４に対応）、選択トランジスタＴ４が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、又は選択トランジスタＴ４が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送している中、制御回路４００によって送信された制御信号ＴＸ２によりオン状態をトリガーすることに用いられ、第２伝送トランジスタＴ７は、オン状態である場合、入力回路１００によって生成された光電流を第２復位トランジスタＴ５に伝送することに用いられる。

具体的には、第２伝送トランジスタＴ７はさらに、ＡＰＳの露光を行うときに、制御回路４００によって送信された制御信号ＴＸ２によりオフ状態をトリガーすることに用いられ、第２伝送トランジスタＴ７がオフ状態である場合、入力回路１００は第２伝送トランジスタＴ７によって光電流を第２復位トランジスタＴ５に伝送することができない。

理解できることとして、この具体的な態様では、第２伝送トランジスタＴ７は、ＡＰＳ伝送回路２１０の第１伝送トランジスタＴ１と同様な役割を果たす。さらに、ＡＰＳの露光方式がグローバルシャッターである場合、画素の各トランジスタのオン／オフ状態は図１１を参照してもよく、ＡＰＳの露光方式がローリングシャッターである場合、画素の各トランジスタのオン／オフ状態は図１２を参照してもよく、一方、具体的な作動過程は、前の実施形態に類推することができ、第２伝送トランジスタＴ７がオンである場合にしか、入力回路１００が第２伝送トランジスタＴ７によって光電流を第２復位トランジスタＴ５に伝送できないこと以外、前の実施形態と同様である。

この具体的な態様に対する上記記載から、この具体的な態様では、ＡＰＳ伝送回路２１０及びＥＶＳ伝送回路３１０には合計７つのトランジスタが使用されることが分かる。このような場合については、入力回路１００の光電変換素子はフォトダイオードやフォトトランジスタを採用し得るが、これらに限定されない。好ましくは、入力回路１００の光電変換素子はクランプフォトダイオードを採用する。

更なる実施形態として、さらに図１３を参照し、図１３は本願の実施例による画素の第三の回路構造概略図である。ＡＰＳ伝送回路２１０はフローティングディフュージョンノードＦＤ、出力分岐及び復位分岐を含んでもよく、フローティングディフュージョンノードＦＤは出力分岐、入力回路１００及び復位分岐に接続され、出力分岐はさらにＡＰＳ読み出し回路２２０に接続される。本実施形態では、復位分岐は、第１光電変換の持続中に、制御回路４００によって送信された制御信号ＲＳＴにより非作動状態をトリガーすることに用いられる。フローティングディフュージョンノードＦＤは、第１光電変換の持続中に、復位分岐が非作動状態であるときに、入力回路１００によって送信された光電荷を蓄積して、対応する第２電圧を生成することに用いられる。出力分岐は制御回路４００によって送信された制御信号ＳＥＬにより作動状態をトリガーすることに用いられ、出力分岐は、作動状態である場合、後でＡＰＳ読み出し回路２２０が受信した第２電圧に基づいて対応する階調信号を出力するように、フローティングディフュージョンノードＦＤでの第２電圧をＡＰＳ読み出し回路２２０に伝送することに用いられる。

具体的には、出力分岐は第１駆動分岐と選択分岐を含んでもよく、選択分岐は第１駆動分岐、制御回路４００及びＡＰＳ読み出し回路２２０に接続され、第１駆動分岐はさらにフローティングディフュージョンノードＦＤに接続される。本実施形態では、第１駆動分岐は、第１光電変換の持続中に、フローティングディフュージョンノードＦＤの電位を緩衝し、第２電圧を選択分岐に出力することに用いられる。選択分岐は制御回路４００によって送信された制御信号ＳＥＬにより作動状態をトリガーすることに用いられ、選択分岐は、作動状態である場合、後でＡＰＳ読み出し回路２２０が受信した第２電圧に基づいて対応する階調信号を出力するように、フローティングディフュージョンノードＦＤでの第２電圧をＡＰＳ読み出し回路２２０に伝送することに用いられる。

本実施形態では、図１３を参照し続け、ＥＶＳ伝送回路３１０は第２駆動分岐を含んでもよく、第２駆動分岐はフローティングディフュージョンノードＦＤ及びＥＶＳ読み出し回路３２０に接続される。本実施形態では、復位分岐はさらに、第１光電変換の持続中に、選択分岐が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＲＳＴにより作動状態をトリガーすることに用いられ、復位分岐は、作動状態である場合、入力回路１００によって生成された光電流に基づいて、対応する第１電圧を出力することに用いられる。第２駆動分岐は、後でＥＶＳ読み出し回路３２０が受信した第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力するように、第１電圧をＥＶＳ読み出し回路３２０に伝送することに用いられる。

具体的には、復位分岐は、ソースがフローティングディフュージョンノードＦＤに接続され、ドレインとゲートがそれぞれ電源ＶＤＤに接続されることに用いられ、ゲートがさらに制御回路４００に接続される復位トランジスタＴ１をさらに含んでもよい。本実施形態では、復位トランジスタＴ１は、第１光電変換の持続中に、制御回路４００によって送信された制御信号ＲＳＴによってオフ状態をトリガーするとともに、第１光電変換の持続中に、選択分岐が第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＲＳＴによりオン状態をトリガーすることに用いられ、復位トランジスタＴ１は、オン状態である場合、入力回路１００によって生成された光電流に基づいて、対応する第１電圧を出力することに用いられ、ここで、光電流は復位トランジスタＴ１のドレインとソースとの間の電流に等しく、第１電圧は復位トランジスタＴ１のドレインとソースとの間の電圧に等しく、光電流と第１電圧同士は対数関係にある。

本実施形態の１つの具体的な態様として、図１３を参照し続け、ＡＰＳ伝送回路２１０では、復位分岐が復位トランジスタＴ１からなる以外、残りの分岐は対応するトランジスタから構成されてもよく、例えば、第１駆動分岐は第１駆動トランジスタＴ２を含み、選択分岐は選択トランジスタＴ３を含む。それに対応して、ＥＶＳ伝送回路３１０では、第２駆動分岐も対応するトランジスタから構成されてもよく、例えば、第２駆動分岐は第２駆動トランジスタＴ４を含む。

この具体的な態様では、ＡＰＳ伝送回路２１０は復位トランジスタＴ１、第１駆動トランジスタＴ２、選択トランジスタＴ３及びフローティングディフュージョンノードＦＤを含んでもよく、入力回路１００、ＥＶＳ伝送回路３１０、復位トランジスタＴ１のソース及び第１駆動トランジスタＴ２のゲートはそれぞれフローティングディフュージョンノードＦＤに接続され、第１駆動トランジスタＴ２のドレイン及び復位トランジスタＴ１のドレインとゲートはそれぞれ電源ＶＤＤに接続されることに用いられ、復位トランジスタＴ１のゲートはさらに制御回路４００に接続され、第１駆動トランジスタＴ２のソースは選択トランジスタＴ３のドレインに接続され、選択トランジスタＴ３はソースがＡＰＳ読み出し回路２２０に接続され、ゲートが制御回路４００に接続される。理解できることとして、復位トランジスタＴ１のドレインとゲートがそれぞれ電源ＶＤＤに接続されたとき、復位トランジスタＴ１のドレインとソースとの間にドレイン・ソース電圧及びドレイン・ソース電流が形成され、形成されたドレイン・ソース電圧とドレイン・ソース電流同士は対数関係にある。

具体的には、復位トランジスタＴ１は、第１光電変換の持続中に、まず、制御回路４００によって送信された制御信号ＲＳＴによりオフ状態をトリガーすることに用いられる。

具体的には、フローティングディフュージョンノードＦＤは、第１光電変換の持続中に、復位トランジスタＴ１がオフ状態であるときに、入力回路１００によって生成された光電荷を蓄積して、対応する第２電圧を形成することに用いられる。ここでは、説明すべきこととして、この具体的な態様では、フローティングディフュージョンノードＦＤは電荷検出増幅器に相当する。

具体的には、第１駆動トランジスタＴ２は、第１光電変換の持続中に、フローティングディフュージョンノードＦＤによる第２電圧を選択トランジスタＴ３に伝送することに用いられる。ここでは、説明すべきこととして、この具体的な態様では、第１駆動トランジスタＴ２はソースフォロワ増幅器に相当し、フローティングディフュージョンノードＦＤでの電位を緩衝して、選択トランジスタＴ３に第２電圧と一致する電圧を出力することができる。

具体的には、選択トランジスタＴ３は、第１光電変換の持続中に、制御回路４００によって送信された制御信号ＳＥＬによってオン状態をトリガーすることに用いられ、選択トランジスタＴ３は、オン状態である場合、後でＡＰＳ読み出し回路２２０が受信した第２電圧に基づいて対応する階調信号を出力するように、受信した第２電圧をＡＰＳ読み出し回路２２０に伝送してもよい。それに対応して、選択トランジスタＴ３はさらに、第１光電変換の持続中に、選択トランジスタＴ３が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＳＥＬによりオフ状態をトリガーすることに用いられ、選択トランジスタＴ３は、オフ状態である場合、受信した第２電圧をＡＰＳ読み出し回路２２０に伝送することができない。

この具体的な態様では、図１３を参照し続け、ＥＶＳ伝送回路３１０は、ゲートがフローティングディフュージョンノードＦＤに接続され、ソースがＥＶＳ読み出し回路３２０に接続され、ドレインが電源ＶＤＤに接続されることに用いられる第２駆動トランジスタＴ４を含んでもよい。

具体的には、復位トランジスタＴ１はさらに、第１光電変換中に（図２を例にすれば、図２のＡ１に対応）、及び第１光電変換の持続中に（図２を例にすれば、図２のＡ２、Ａ３及びＡ４に対応）、選択トランジスタＴ３が受信した第２電圧をＡＰＳ読み出し回路２２０に伝送し終わった後、制御回路４００によって送信された制御信号ＲＳＴによりオン状態をトリガーすることに用いられ、復位トランジスタＴ１は、オン状態である場合、入力回路１００によって伝送されてきた光電流に基づいて、対応する第１電圧を第２駆動トランジスタＴ４に出力することに用いられ、ここで、光電流は復位トランジスタＴ１のドレインとソースとの間の電流（すなわち、ドレイン・ソース電流）に等しく、第１電圧は復位トランジスタＴ１のドレインとソースとの間の電圧（すなわち、ドレイン・ソース電圧）に等しく、光電流と第１電圧同士は対数関係にある。理解できることとして、復位トランジスタＴ１は、オフ状態である場合、第２駆動トランジスタＴ４に第１電圧を出力することができない。

具体的には、第２駆動トランジスタＴ４は、後でＥＶＳ読み出し回路３２０が受信した第１電圧と基準電圧との間の差に基づいて対応するイベント信号を出力するように、受信した第１電圧をＥＶＳ読み出し回路３２０に伝送することに用いられる。ここでは、説明すべきこととして、この具体的な態様では、第２駆動トランジスタＴ４は電圧バッファに相当するため、ＥＶＳ読み出し回路３２０に第１電圧と一致する電圧を出力することができる。

この具体的な態様では、１画素のＡＰＳ伝送回路２１０とＥＶＳ伝送回路３１０は同一の復位トランジスタＴ１を共用し、これにより、１画素のサイズがより小さくなって、画像センサ全体のサイズがさらに減少することができる。また、この具体的な態様では、ＡＰＳ伝送回路２１０とＥＶＳ伝送回路３１０には合計４つのトランジスタが使用され、このような場合については、入力回路１００の光電変換素子は、フォトダイオードやフォトトランジスタを採用し得るが、これらに限定されない。

この具体的な態様を明確に理解するために、以下においても、図５に示す画素アレイを例として、この具体的な態様を詳細に説明する。ＡＰＳの露光方式がローリングシャッターである場合、さらに図１４を参照し、図１４は、本願の実施例による画素構造が図１３に示される場合の、画素の各トランジスタのオン／オフ状態の概略図である。Ｔ０時刻よりも前に、画素はＥＶＳ画像の出力中であり、制御回路４００はＡ～Ｄ行の画素のＲＳＴを高レベルに制御し、復位トランジスタＴ１のゲートとドレインは短絡する。この場合、入力回路１００は入射光の第１光電変換を実行して、対応する光電流を生成するように構成される。Ｔ０時刻には、制御回路４００はＡ行の画素のＲＳＴを低レベルに制御し、第１駆動トランジスタＴ２はフローティングディフュージョンノードＦＤでの、光電荷により形成された第２電圧を選択トランジスタＴ３に伝送する。制御回路１００はＡ行の画素のＳＥＬを高レベルに制御し、これにより、Ａ行の画素の選択トランジスタＴ３がオン状態になり、すなわち、Ａ行の画素中のＡ１１、Ａ１２、Ａ１３及びＡ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって、Ａ行の画素中のＡ１１、Ａ１２、Ａ１３及びＡ１４の画素データを読み出す。Ｔ１時刻には、制御回路４００はＡ行の画素のＲＳＴを高レベルに制御し、これにより、Ａ行の画素がＥＶＳ画像を出力するようにする。ここでは、説明すべきこととして、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）はＲＳＴの立上りエッジよりも前にＡ行の画素の読み出しを完了しなければならない。

同様に、Ｔ１～Ｔ２時刻には、上記の過程のように、Ｂ行の画素中のＢ１１、Ｂ１２、Ｂ１３及びＢ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって、Ｂ行の画素中のＢ１１、Ｂ１２、Ｂ１３及びＢ１４の画素データを読み出してもよく、Ｔ２～Ｔ３時刻には、上記の過程のように、Ｃ行の画素中のＣ１１、Ｃ１２、Ｃ１３及びＣ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって、Ｃ行の画素中のＣ１１、Ｃ１２、Ｃ１３及びＣ１４の画素データを読み出してもよく、Ｔ３～Ｔ４時刻には、上記の過程のように、Ｄ行の画素中のＤ１１、Ｄ１２、Ｄ１３及びＤ１４を選択し、４つのＡＰＳ読み出し回路２２０（すなわち、ａ、ｂ、ｃ及びｄ）によって、Ｄ行の画素中のＤ１１、Ｄ１２、Ｄ１３及びＤ１４の画素データを読み出してもよい。

なお、上記いくつかの実施形態は本願の実施例の好適な態様に過ぎず、本願の実施例における１画素の具体的な構成に対する一意な限定ではなく、よって、当業者は本願の実施例に基づいて、実際の適用場面に応じて柔軟に設定してもよい。

図１５を参照し、図１５は本願の実施例による画像出力方法の流れの概略図である。本願の実施例はさらに、本願の実施例による画像センサに適用される画像出力方法を提供し、この画像出力方法は、以下のステップ１５０１～１５０４を含む。

ステップ１５０１において、入力回路は、ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、ＡＰＳモードで作動する期間内に、入射光に対して第２光電変換を行って、対応する光電荷を生成する。

本願の実施例では、入力回路１００は、入射光の光電変換を実行し、すなわち、ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、ＡＰＳモードで作動する期間内に、入射光に対して第２光電変換を行って、対応する光電荷を生成するように構成される光電変換素子を含み、第１光電変換はＥＶＳの露光であり、第２光電変換はＡＰＳの露光である。以上から、ＥＶＳの露光過程から、ＡＰＳの露光が実行されるための一部の期間（すなわち、ＡＰＳモードで作動する期間）が切り分けられ、すなわち、ＥＶＳの露光とＡＰＳの露光とが交互に行われることが分かり、例えば、図２のＡ１、Ｂ１及びＡ２を例にして、ＥＶＳの露光過程（すなわち、Ａ１とＡ２との間の連続的な期間）から、ＡＰＳの露光が実行されるための一部の期間（すなわち、Ｂ１）が切り分けられる。

ステップ１５０２において、ＥＶＳ回路は、第１光電変換中に、光電流に対応する第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力する。

本願の実施例では、ＥＶＳ回路３００は、第１光電変換中に、光電流に対応する第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を出力し、イベント信号は対応するＥＶＳ画像を生成することに用いられる。実際の適用では、画素がＥＶＳ画像出力中である場合、入力回路１００は入射光に対して第１光電変換を行って、対応する光電流をＥＶＳ回路３００に出力し、次に、ＥＶＳ回路３００は、受信した光電流に対応する第１電圧と基準電圧との間の差に基づいて、後で出力したイベント信号を利用して対応するＥＶＳ画像を生成するように、対応するイベント信号を出力する。ここでは、説明すべきこととして、第１電圧と基準電圧との間の差は入射光の強度変化（すなわち、増大、減少又は不変）を表すためのものであり、これは、ＥＶＳ回路３００が実際には入射光の強度変化に基づいて対応するイベント信号を出力することを意味し、例えば、入射光の強度変化は第１電圧と基準電圧との間の差が０よりも大きいか否か、０未満であるか否か、又は０に等しいか否かによって決定される。

ステップ１５０３において、ＡＰＳ回路は、第１光電変換の持続中に、光電荷に対応する第２電圧に基づいて、対応する階調信号を出力する。

本願の実施例では、ＡＰＳ回路２００は、第１光電変換の持続中に（すなわち、第２光電変換完了後の次の第１光電変換中に、言い換えれば、ＡＰＳモードで作動する期間に隣り合う次のＥＶＳモードで作動する期間内に）、光電荷に対応する第２電圧に基づいて、対応する階調信号を出力し、ここで、階調信号は対応するＡＰＳ画像を生成することに用いられる。例えば、図２のＡ１、Ｂ１及びＡ２を例にして、入力回路１００はＢ１内で入射光に対して第２光電変換を行って、対応する光電荷を生成し、ＡＰＳ回路２００は、Ａ２内で、生成した光電荷に対応する第２電圧に基づいて、対応する階調信号を出力する。理解できることとして、ＡＰＳ回路２００による階調信号出力過程は実際にはＡＰＳの読み出し過程であり、ＡＰＳ回路２００による階調信号出力過程はＡＰＳモードで作動する期間（例えばＢ１）に隣り合う次のＥＶＳモードで作動する期間（例えばＡ２）内で行われ、一方、Ａ２内でＥＶＳ操作が実行され続けてもよく、すなわち、ＡＰＳの読み出し過程はＥＶＳの露光及び読み出しに影響を与えることはなく、これによって、１画素がＡＰＳ画素とＥＶＳ画素の両方を含む場合、この１画素はＡＰＳ画像とＥＶＳ画像を同時に出力することができる。

ステップ１５０４において、制御回路は、階調信号に基づいて対応するＡＰＳ画像を出力するとともに、イベント信号に基づいて対応するＥＶＳ画像を出力する。

本願の実施例では、制御回路４００は、階調信号に基づいて対応するＡＰＳ画像を出力するとともに、イベント信号に基づいて対応するＥＶＳ画像を出力する。実際の適用では、画素がＡＰＳ画像出力中である場合、ＡＰＳ回路２００は受信した光電荷に対応する第２電圧に基づいて、対応する階調信号を制御回路４００に出力し、次に、制御回路４００は受信した階調信号に基づいて対応するＡＰＳ画像を出力して、ユーザに表示する。同様に、画素がＥＶＳ画像出力中である場合、ＥＶＳ回路３００は受信した光電流に対応する第１電圧と基準電圧との間の差に基づいて、対応するイベント信号を制御回路４００に出力し、次に、制御回路４００は受信したイベント信号に基づいて対応するＥＶＳ画像を出力して、ユーザに表示する。

本明細書に開示された実施例を参照して説明された方法又はアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、又は両方の組み合わせによって直接実施されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、メモリ、読出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ、電気的に消去可能なプログラマブルＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、又は技術分野で知られている他の任意の形態の記憶媒体に配置することができる。

上記した実施例では、ソフトウェア、ハードウェア、ファームウェア、又はこれらの任意の組み合わせによって全体的に又は部分的に実現されてもよい。ソフトウェアによって実現される場合、コンピュータプログラム製品の形態で全体的に又は部分的に実現されてもよい。コンピュータプログラム製品は、１つ又は複数のコンピュータ命令を含む。前記コンピュータプログラム命令がコンピュータ上でロードされ、実行されると、本願に記載されたプロセス又は機能は、全体的又は部分的に生成される。コンピュータは、汎用コンピュータ、専用コンピュータ、コンピュータネットワーク、又は他のプログラマブルデバイスとされることができる。コンピュータ命令は、コンピュータ読み取り可能な記憶媒体に記憶されてもよく、又は、あるコンピュータ読み取り可能な記憶媒体から別のコンピュータ読み取り可能な記憶媒体に、例えば、有線（例えば、同軸ケーブル、光ファイバ、デジタル加入者線）又は無線（例えば、赤外線、無線、マイクロ波など）を介して、あるウェブサイトサイト、コンピュータ、サーバ、又はデータセンターから別のウェブサイトサイト、コンピュータ、サーバ、又はデータセンターに送信してもよい。コンピュータ読み取り可能な記憶媒体は、コンピュータがアクセス可能な任意の使用可能な媒体、又は１つ又は複数の使用可能な媒体を含む統合サーバ、データセンターなどのデータ記憶装置とされてもよい。利用可能な媒体は、磁気媒体（例えば、フロッピーディスク、ハードディスク、磁気テープ）、光学媒体（例えば、ＤＶＤ）、又は半導体媒体（例えば、ソリッドステートディスク（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ））などであり得る。

説明すべきこととして、本願の内容における各実施例は、全て漸進的に説明されており、各実施例は、他の実施例との相違点に重点を置いて説明されており、各実施例間の同一や類似の部分は相互に参照すればよい。製品実施例については、方法実施例と類似しているので、簡単に説明されているが、関連点については、方法実施例の説明部分を参照すればよい。

さらに説明すべきこととして、本願の内容では、第１及び第２のような関係用語は、１つのエンティティ又は動作を他のエンティティ又は動作から区別するためにのみ使用され、これらのエンティティ又は動作の間に任意のそのような実際の関係又は順序が存在することを必ずしも要求又は示唆するものではない。さらに、用語「含む」、「包含する」、又はその他の任意の変形は、非排他的包含をカバーすることを意図しており、それにより、一連の要素を含むプロセス、方法、物品、又は設備は、それらの要素だけでなく、明示的にリストされていない他の要素も含むか、又はそのようなプロセス、方法、物品、又は設備に固有の要素も含む。これ以上の制限がない場合、「１つの......を含む」という文によって限定される要素は、前記要素を含むプロセス、方法、物品又は設備にさらに別の同一の要素が存在することを排除するものではない。

開示された実施例の上記の説明は、当業者が本願の内容を実現又は使用することを可能にする。これらの実施例の様々な修正は、当業者には自明であり、本願の内容に定義された一般的原理は、本願の内容の精神又は範囲から逸脱することなく、他の実施例において実現することができる。したがって、本願の内容は、本願の内容に示されるこれらの実施例に限定されるものではなく、本願の内容に開示される原理及び新規な特徴と一致する最も広い範囲に適合するべきものである。

Claims (20)

1. 複数の画素からなる画素アレイを含む画像センサであって、
   入力回路と、ＡＰＳ回路と、ＥＶＳ回路と、制御回路とを含み、各前記画素はいずれも前記ＡＰＳ回路と前記ＥＶＳ回路を含み、前記入力回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記制御回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記入力回路の作動時間単位は１フレームのＡＰＳ画像を出力する作動時間長であり、前記作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つの前記ＡＰＳモードで作動する期間は隣り合う前記ＥＶＳモードで作動する期間の間にあり、
   前記入力回路は、前記ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、前記ＡＰＳモードで作動する期間内に、前記入射光に対して第２光電変換を行って、対応する光電荷を生成することに用いられ、
   前記ＥＶＳ回路は、前記第１光電変換中に、前記光電流に対応する第１電圧と基準電圧との差に基づいて、対応するイベント信号を出力することに用いられ、
   前記ＡＰＳ回路は、前記第１光電変換の持続中に、前記光電荷に対応する第２電圧に基づいて、対応する階調信号を出力することに用いられ、
   前記制御回路は、前記イベント信号に基づいて対応するＥＶＳ画像を出力するとともに、前記階調信号に基づいて対応するＡＰＳ画像を出力することに用いられることを特徴とする画像センサ。
2. 前記ＥＶＳ回路はＥＶＳ伝送回路とＥＶＳ読み出し回路を含み、前記ＥＶＳ伝送回路は前記入力回路及び前記ＥＶＳ読み出し回路に接続され、前記制御回路は前記ＥＶＳ伝送回路及び前記ＥＶＳ読み出し回路に接続され、
   前記ＥＶＳ伝送回路は、前記第１光電変換中に、前記光電流に基づいて、対応する第１電圧を出力することに用いられ、
   前記ＥＶＳ読み出し回路は、前記第１電圧と基準電圧との差に基づいて、対応するイベント信号を出力することに用いられることを特徴とする請求項１に記載の画像センサ。
3. 前記ＥＶＳ伝送回路は復位分岐と駆動分岐を含み、前記復位分岐及び前記駆動分岐はそれぞれ前記入力回路に接続され、前記復位分岐はさらに前記制御回路に接続され、前記駆動分岐はさらに前記ＥＶＳ読み出し回路に接続され、
   前記復位分岐は、前記第１光電変換中に、前記制御回路によって送信された第１制御信号により作動状態をトリガーすることに用いられ、
   前記復位分岐は、前記作動状態である場合、前記光電流に基づいて、対応する第１電圧を出力することに用いられ、
   前記駆動分岐は前記第１電圧を前記ＥＶＳ読み出し回路に伝送することに用いられることを特徴とする請求項２に記載の画像センサ。
4. 前記復位分岐は復位トランジスタを含み、前記復位トランジスタのドレインとゲートがそれぞれ電源に接続されることに用いられ、前記復位トランジスタのソースと前記駆動分岐がそれぞれ前記入力回路に接続され、前記復位トランジスタのゲートがさらに前記制御回路に接続され、
   前記復位トランジスタは、前記第１光電変換中に、前記制御回路によって送信された第１制御信号によりオン状態をトリガーすることに用いられ、
   前記復位トランジスタは、前記オン状態である場合、前記光電流に基づいて、対応する第１電圧を出力することに用いられ、
   前記光電流は前記復位トランジスタのドレインとソースとの間の電流に等しく、前記第１電圧は前記復位トランジスタのドレインとソースとの間の電圧に等しく、前記光電流と前記第１電圧同士は対数関係にあることを特徴とする請求項３に記載の画像センサ。
5. 前記ＥＶＳ伝送回路はさらに伝送分岐を含み、前記伝送分岐は前記復位分岐、前記駆動分岐、前記入力回路及び前記制御回路に接続され、
   前記伝送分岐は、前記第１光電変換中に、前記制御回路によって送信された第２制御信号により作動状態をトリガーすることに用いられ、
   前記伝送分岐は、前記作動状態である場合、前記光電流を前記復位分岐に伝送することを特徴とする請求項３又は４に記載の画像センサ。
6. 前記ＡＰＳ回路はＡＰＳ伝送回路とＡＰＳ読み出し回路を含み、前記ＡＰＳ伝送回路は前記入力回路及び前記ＡＰＳ読み出し回路に接続され、前記制御回路は前記ＡＰＳ伝送回路及び前記ＡＰＳ読み出し回路に接続され、
   前記ＡＰＳ伝送回路は、前記第１光電変換の持続中に、前記光電荷に基づいて、対応する第２電圧を出力することに用いられ、
   前記ＡＰＳ読み出し回路は、前記第２電圧に基づいて、対応する階調信号を出力することに用いられることを特徴とする請求項２に記載の画像センサ。
7. 前記ＡＰＳ伝送回路は伝送分岐と、フローティングディフュージョンノードと、出力分岐と、を含み、
   前記伝送分岐は前記入力回路、前記制御回路及び前記フローティングディフュージョンノードに接続され、前記出力分岐は前記フローティングディフュージョンノード、前記制御回路及び前記ＡＰＳ読み出し回路に接続され、
   前記伝送分岐は、前記第１光電変換の持続中に、前記制御回路によって送信された第１制御信号により作動状態をトリガーすることに用いられ、前記伝送分岐は、前記作動状態である場合、前記光電荷を前記フローティングディフュージョンノードに伝送することに用いられ、
   前記フローティングディフュージョンノードは、前記光電荷を蓄積して、対応する第２電圧を生成することに用いられ、
   前記出力分岐は、前記制御回路によって送信された第２制御信号により作動状態をトリガーすることに用いられ、
   前記出力分岐は、前記作動状態である場合、前記第２電圧を前記ＡＰＳ読み出し回路に伝送することに用いられることを特徴とする請求項６に記載の画像センサ。
8. 前記出力分岐は駆動分岐と選択分岐を含み、前記選択分岐は前記駆動分岐、前記制御回路及び前記ＡＰＳ読み出し回路に接続され、前記駆動分岐はさらに前記フローティングディフュージョンノードに接続され、
   前記駆動分岐は前記フローティングディフュージョンノードの電位を緩衝し、前記第２電圧を前記選択分岐に出力することに用いられ、
   前記選択分岐は、前記制御回路によって送信された第２制御信号により作動状態をトリガーすることに用いられ、
   前記選択分岐は、前記作動状態である場合、前記第２電圧を前記ＡＰＳ読み出し回路に伝送することに用いられることを特徴とする請求項７に記載の画像センサ。
9. 前記ＡＰＳ伝送回路はさらに復位分岐を含み、前記復位分岐は前記フローティングディフュージョンノード及び前記制御回路に接続され、
   前記復位分岐は、前記第２電圧の前記ＡＰＳ読み出し回路への伝送が終了した後、前記制御回路によって送信された第３制御信号により作動状態をトリガーすることに用いられ、
   前記復位分岐が前記作動状態である場合、前記フローティングディフュージョンノードに蓄積された前記光電荷が外部に移動することを特徴とする請求項７又は８に記載の画像センサ。
10. 前記復位分岐は、ソースが前記フローティングディフュージョンノードに接続され、ゲートが前記制御回路に接続され、ドレインが電源に接続される復位トランジスタを含み、
    前記復位トランジスタは、前記第２電圧の前記ＡＰＳ読み出し回路への伝送が終了した後、前記制御回路によって送信された第３制御信号によりオン状態をトリガーすることに用いられ、
    前記復位トランジスタが前記オン状態である場合、前記フローティングディフュージョンノードに蓄積された前記光電荷が前記電源に移動することを特徴とする請求項９に記載の画像センサ。
11. 前記ＡＰＳ伝送回路はフローティングディフュージョンノードと、出力分岐と、復位分岐と、を含み、前記フローティングディフュージョンノードは前記出力分岐、前記入力回路及び前記復位分岐に接続され、前記出力分岐はさらに前記ＡＰＳ読み出し回路に接続され、
    前記復位分岐は、前記第１光電変換の持続中に、前記制御回路によって送信された第１制御信号により非作動状態をトリガーすることに用いられ、
    前記フローティングディフュージョンノードは、前記復位分岐が前記非作動状態である場合、前記光電荷を蓄積して、対応する第２電圧を生成することに用いられ、
    前記出力分岐は、前記制御回路によって送信された第２制御信号により作動状態をトリガーすることに用いられ、
    前記出力分岐は、前記作動状態である場合、前記第２電圧を前記ＡＰＳ読み出し回路に伝送することに用いられることを特徴とする請求項６に記載の画像センサ。
12. 前記出力分岐は第１駆動分岐と選択分岐を含み、前記選択分岐は前記第１駆動分岐、前記制御回路及び前記ＡＰＳ読み出し回路に接続され、前記第１駆動分岐はさらに前記フローティングディフュージョンノードに接続され、
    前記第１駆動分岐は前記フローティングディフュージョンノードの電位を緩衝し、前記第２電圧を前記選択分岐に出力することに用いられ、
    前記選択分岐は前記制御回路によって送信された第２制御信号により作動状態をトリガーすることに用いられ、
    前記選択分岐は、前記作動状態である場合、前記第２電圧を前記ＡＰＳ読み出し回路に伝送することに用いられることを特徴とする請求項１１に記載の画像センサ。
13. 前記ＥＶＳ伝送回路は前記フローティングディフュージョンノード及び前記ＥＶＳ読み出し回路に接続される第２駆動分岐を含み、
    前記復位分岐はさらに、前記第２電圧の前記ＡＰＳ読み出し回路への伝送が終了した後、前記制御回路によって送信された第１制御信号により作動状態をトリガーすることに用いられ、
    前記復位分岐は、前記作動状態である場合、前記光電流に基づいて、対応する第１電圧を出力することに用いられ、
    前記第２駆動分岐は前記第１電圧を前記ＥＶＳ読み出し回路に伝送することに用いられることを特徴とする請求項１１又は１２に記載の画像センサ。
14. 前記復位分岐は、ソースが前記フローティングディフュージョンノードに接続され、ドレインとゲートがそれぞれ電源に接続されることに用いられ、ゲートがさらに前記制御回路に接続される復位トランジスタを含み、
    前記復位トランジスタは、前記第２電圧の前記ＡＰＳ読み出し回路への伝送が終了した後、前記制御回路によって送信された第１制御信号によりオン状態をトリガーすることに用いられ、前記復位トランジスタは、前記オン状態である場合、前記光電流に基づいて、対応する第１電圧を出力することに用いられ、
    前記光電流は前記復位トランジスタのドレインとソースとの間の電流に等しく、前記第１電圧は前記復位トランジスタのドレインとソースとの間の電圧に等しく、前記光電流と前記第１電圧同士は対数関係にあることを特徴とする請求項１３に記載の画像センサ。
15. 前記画素アレイにおいて同一アレイ単位内の全ての前記画素は同一の前記ＡＰＳ読み出し回路を共用し、又は、
    前記画素アレイにおける全ての前記画素は同一の前記ＡＰＳ読み出し回路を共用し、又は、
    前記画素アレイにおける全ての前記画素はそれぞれ１つの前記ＡＰＳ読み出し回路を含むことを特徴とする請求項６に記載の画像センサ。
16. 前記画素アレイにおいて同一アレイ単位内の全ての前記画素は同一の前記ＥＶＳ読み出し回路を共用し、又は、
    前記画素アレイにおける全ての前記画素は同一の前記ＥＶＳ読み出し回路を共用し、又は、
    前記画素アレイにおける全ての前記画素はそれぞれ１つの前記ＥＶＳ読み出し回路を含むことを特徴とする請求項２に記載の画像センサ。
17. 前記画素アレイにおいて同一アレイ単位内の全ての前記画素は同一の前記制御回路を共用し、又は、
    前記画素アレイにおける全ての前記画素は同一の前記制御回路を共用し、又は、
    前記画素アレイにおける全ての前記画素はそれぞれ１つの前記制御回路を含むことを特徴とする請求項１に記載の画像センサ。
18. 前記画素アレイにおいて同一アレイ単位内の全ての前記画素は同一の前記入力回路を共用し、又は、
    前記画素アレイにおける全ての前記画素は同一の前記入力回路を共用し、又は、
    前記画素アレイにおける全ての前記画素はそれぞれ１つの前記入力回路を含むことを特徴とする請求項１に記載の画像センサ。
19. 複数の画素からなる画素アレイを含む画像センサに適用される画像出力方法であって、
    前記画像センサは入力回路と、ＡＰＳ回路と、ＥＶＳ回路と、制御回路と、を含み、各前記画素はいずれも前記ＡＰＳ回路と前記ＥＶＳ回路を含み、前記入力回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記制御回路は前記ＡＰＳ回路及び前記ＥＶＳ回路に接続され、前記入力回路の作動時間単位は１フレームのＡＰＳ画像を出力する作動時間長であり、前記作動時間単位はＥＶＳモードで作動する期間とＡＰＳモードで作動する期間を含み、１つの前記ＡＰＳモードで作動する期間は隣り合う前記ＥＶＳモードで作動する期間の間にあり、
    前記画像出力方法は、
    前記入力回路が、前記ＥＶＳモードで作動する期間内に、入射光に対して第１光電変換を行って、対応する光電流を生成するとともに、前記ＡＰＳモードで作動する期間内に、前記入射光に対して第２光電変換を行って、対応する光電荷を生成するステップと、
    前記ＥＶＳ回路が、前記第１光電変換中に、前記光電流に対応する第１電圧と基準電圧との差に基づいて、対応するイベント信号を出力するステップと、
    前記ＡＰＳ回路が、前記第１光電変換の持続中に、前記光電荷に対応する第２電圧に基づいて、対応する階調信号を出力するステップと、
    前記制御回路が、前記イベント信号に基づいて対応するＥＶＳ画像を出力するとともに、前記階調信号に基づいて対応するＡＰＳ画像を出力するステップとを含むことを特徴とする画像出力方法。
20. 請求項１～１８のいずれか１項に記載の画像センサの光電デバイスにおける使用。