CN113675156B - 一种扇出型封装晶圆 - Google Patents
一种扇出型封装晶圆 Download PDFInfo
- Publication number
- CN113675156B CN113675156B CN202110876902.1A CN202110876902A CN113675156B CN 113675156 B CN113675156 B CN 113675156B CN 202110876902 A CN202110876902 A CN 202110876902A CN 113675156 B CN113675156 B CN 113675156B
- Authority
- CN
- China
- Prior art keywords
- wafer
- substrate
- fan
- layer
- contact pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种扇出型封装晶圆,包括有晶圆片与防翘组件,所述晶圆片设置于防翘组件内,所述晶圆片由衬底与切割区道组合而成,所述切割区道设置在所述晶圆片两侧,所述晶圆片与所述切割区道形成一体化连接,所述晶圆片表面活动连接有压环。本发明中,当芯片模块底端的触脚插入TSV孔时,触脚下端面与焊垫连接时,还可以与金属层连接,提高触脚的连接面积,使其信息传输更为稳定,当通过焊锡层将触脚焊结在TSV孔内时,使得触脚与焊垫、金属层稳定连接,晶圆片表面的压盘,可以将晶圆片固定在横杆的表面,并同时压住晶圆片的外侧,防止晶圆片出现翘曲、晶圆弯曲的情况发生,并在晶圆贴模块的过程中,可以防止晶圆片位移,影响光刻步骤的对准作业。
Description
技术领域
本发明涉及封装晶圆片技术领域,尤其是一种扇出型封装晶圆。
背景技术
晶圆是指制作硅半导体积体电路所用的硅晶片,其原始材料是硅,高纯度的多晶硅溶解后掺入硅晶体晶种,然后慢慢拉出,形成圆柱形的单晶硅,硅晶棒在经过研磨,抛光,切片后,形成硅晶圆片,也就是晶圆,半导体晶圆凸块,扇出型封装技术在封装市场是较为热门的话题,在扇出型技术中,裸片直接在晶圆上封装,由于扇出型技术并不需要中介层,因此比2.5D/3D封装器件更廉价,扇出型技术主要可以分作三种类型,芯片先装/面朝下、芯片先装/面朝上和芯片后装,在芯片先装/面朝下、芯片先装/面朝上工艺流程中,晶圆厂首先在晶圆上加工芯片,然后将晶圆移至封装厂进行芯片切割。最后,通过芯片贴装系统,再将芯片放置在临时载板上,环氧模塑料被塑封在芯片和载板上,形成所谓的重构晶圆;
装置在扇出型晶圆级封装工艺流程:晶圆的制备及切割(将晶圆放入划片胶带中,切割成各个单元准备金属载板,切割成各个单元准备金属载板)、清洁载板及清除一切污染物、层压粘合(通过压力来激化粘合膜)、重组晶圆(将芯片从晶圆拾取及放置在金属载板上)、制模(以制模复合物密封载板)、移走载板(从载板上移走已成型的重建芯片)、排列及重新布线(在再分布层上,提供金属化工艺制造I/O接口)、晶圆凸块(在I/O外连接口形成凸块)、切割成各个单元(将已成型的塑封体切)。
现有的所有扇出型技术仍然都面临着挑战,扇出型晶圆封装的主要挑战是翘曲、晶圆弯曲问题,此外,芯片放置也会影响晶圆的平整度和芯片应力,所以芯片偏移给光刻步骤和对准带来了挑战,同时芯片焊接时,触脚容易出现接触不到位,造成芯片连接不稳定。
为此,我们提出一种扇出型封装晶圆解决上述问题。
发明内容
本发明的目的在于提供一种扇出型封装晶圆,以解决上述背景技术中提出现有的扇出型晶圆封装,以出现翘曲、晶圆弯曲问题,芯片放置也会影响晶圆的平整度和芯片应力,从而芯片偏移给光刻步骤和对准带来了挑战,同时芯片焊接时,触脚容易出现接触不到位,造成芯片连接不稳定的问题。
为实现上述目的,本发明提供如下技术方案:
一种扇出型封装晶圆,包括有晶圆片与防翘组件,所述晶圆片设置于防翘组件内,所述晶圆片由衬底与切割区道组合而成,所述切割区道设置在所述晶圆片两侧,所述晶圆片与所述切割区道形成一体化连接,所述晶圆片表面活动连接有压环。
在进一步的实施例中,所述衬底下端面设置有布线层,所述衬底两侧对称开设有TSV孔,所述TSV孔下端面连接有设置在所述布线层内的焊垫,所述TSV孔内腔表面设置有金属层,所述衬底上端面设置有芯片模块,所述芯片模块下端面两侧对称安装有触脚,所述触脚与所述TSV孔内部活动连接,所述TSV孔与所述金属层表面之间设置有焊锡层,所述衬底上端面设置有保护层,所述布线层下端面设置有绝缘层,使得触脚可以与金属层表面连接,金属层与焊垫连接,当触脚下端面没有与焊垫接触到时,通过金属层使其触脚与焊垫连接。
在进一步的实施例中,所述金属层与所述焊垫上端面相连接,所述TSV孔与所述焊垫中心线相重叠,使得金属层接触的触脚,可以与焊垫相连接。
在进一步的实施例中,所述触脚与所述焊垫相连接,所述保护层同时设置于所述切割区道、所述芯片模块上端面,使得保护层可以包裹住芯片的上端面,将其进行防护。
在进一步的实施例中,所述绝缘层设置于所述切割区道下端面,使得绝缘层可以对布线层进行包裹,将其防护。
在进一步的实施例中,所述布线层与所述衬底面积相同,且所述布线层与所述衬底中心线相重叠,使得布线层内设置的焊垫可以与TSV孔相连接。
在进一步的实施例中,所述防翘组件由若干横杆、若干连接杆组合而成,若干所述横杆两端对称开设有凹槽,所述凹槽与所述连接杆表面活动套接,所述凹槽两侧对称设置有开设在所述横杆内部的螺纹孔,使得横杆与连接杆之间可以进行安装。
在进一步的实施例中,所述压环两侧四周设置有若干连接板,所述连接板内部设置有与所述螺纹孔螺纹连接的螺栓,螺栓可以将压环固定在横杆表面。
在进一步的实施例中,所述晶圆片与所述压环中心线相重叠,所述晶圆片设置于所述横杆上端面,压环可以固定住晶圆片的边角,防止翘边。
与现有技术相比,本发明的有益效果是:
本发明中,当芯片模块底端的触脚插入TSV孔时,触脚下端面与焊垫连接时,还可以与金属层连接,提高触脚的连接面积,使其信息传输更为稳定,当通过焊锡层将触脚焊结在TSV孔内时,使得触脚与焊垫、金属层稳定连接,晶圆片表面的压盘,可以将晶圆片固定在横杆的表面,并同时压住晶圆片的外侧,防止晶圆片出现翘曲、晶圆弯曲的情况发生,并在晶圆贴模块的过程中,可以防止晶圆片位移,影响光刻步骤的对准作业。
附图说明
图1为一种扇出型封装晶圆的结构示意图;
图2为本发明中晶圆片横切面的结构示意图;
图3为图2中A处放大的结构示意图;
图4为本发明中晶圆片与横杆连接的结构示意图;
图5为本发明中伸缩外板处立体的结构示意图;
图6为本发明中压环的结构示意图。
图中:1、晶圆片;101、衬底;102、切割区道;103、布线层;104、TSV孔;105、焊垫;106、金属层;107、芯片模块;108、触脚;109、焊锡层;110、保护层;111、绝缘层;2、防翘组件;201、横杆;202、连接杆;203、凹槽;204、螺纹孔;205、压环;206、连接板;207、螺栓。
具体实施方式
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以通过具体情况理解上述术语在本发明中的具体含义。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
请参阅图1-6,本发明实施例中,一种扇出型封装晶圆,包括有晶圆片1与防翘组件2,晶圆片1设置于防翘组件2内,晶圆片1由衬底101与切割区道102组合而成,切割区道102设置在晶圆片1两侧,晶圆片1与切割区道102形成一体化连接,晶圆片1表面活动连接有压环205;衬底101下端面设置有布线层103,衬底101两侧对称开设有TSV孔104,TSV孔104下端面连接有设置在布线层103内的焊垫105,TSV孔104内腔表面设置有金属层106,衬底101上端面设置有芯片模块107,芯片模块107下端面两侧对称安装有触脚108,触脚108与TSV孔104内部活动连接,TSV孔104与金属层106表面之间设置有焊锡层109,衬底101上端面设置有保护层110,布线层103下端面设置有绝缘层111,金属层106与焊垫105上端面相连接,TSV孔104与焊垫105中心线相重叠,触脚108与焊垫105相连接,保护层110同时设置于切割区道102、芯片模块107上端面,绝缘层111设置于切割区道102下端面,布线层103与衬底101面积相同,且布线层103与衬底101中心线相重叠,晶圆片1上下端的保护层110与绝缘层111,均为塑封材料,可对芯片进行封装,并对布线层103进行隔离防护,防止布线层103发生摩擦,造成内部布线外露甚至断裂的情况。
实施例2
请参阅图4-6,与实施例1相区别的是:防翘组件2由若干横杆201、若干连接杆202组合而成,若干横杆201两端对称开设有凹槽203,凹槽203与连接杆202表面活动套接,凹槽203两侧对称设置有开设在横杆201内部的螺纹孔204,压环205两侧四周设置有若干连接板206,连接板206内部设置有与螺纹孔204螺纹连接的螺栓207,晶圆片1与压环205中心线相重叠,晶圆片1设置于横杆201上端面,压环205的尺寸适中,在压住晶圆片1的边交同时,还不会接触到晶圆片1的模块安装区域,压环205可以使其晶圆片1在加工过程中,不会在工作台上出现磨损,横杆201可以使得晶圆片1的绝缘层111杜绝磨损,并能够防止晶圆片1翘片、弯曲。
本发明的工作原理是:首先将两跟连接杆202套接在凹槽203内,与两根横杆201连接安装,再将晶圆片1放置在横杆201的表面,并居中放置,将压环205套接在晶圆片1的表面外侧,手动将螺栓207穿过连接板206,与横杆201表面开设的螺纹孔204连接安装,使其压环205固定在横杆201的表面,同时压环205将晶圆片1固定在横杆201的表面,再进行贴芯片作业;
贴芯片模块107时,将焊锡球加热,使其形成锡液进入TSV孔104内,将芯片模块107底端的触脚108穿过TSV孔104,触脚108的下端面与焊垫105连接,静等几秒,锡液凝固成焊锡层109,将其触脚108固定在TSV孔104内,并将其与焊垫105稳定连接,再对衬底101的上端面涂装保护层110,保护层110同时将芯片模块107与切割区道102的上端表面包裹,对布线层103的底端涂装绝缘层111,绝缘层111同时将布线层103与切割区道102的下端面包裹,再通过切割设备,对切割区道102进行裁切,使其晶圆片1形成晶粒模块,就这样完成了本发明的工作原理。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (5)
1.一种扇出型封装晶圆,包括有晶圆片(1)与防翘组件(2),其特征在于:所述晶圆片(1)设置于防翘组件(2)内,所述晶圆片(1)由衬底(101)与切割区道(102)组合而成,所述切割区道(102)设置在所述晶圆片(1)两侧,所述晶圆片(1)与所述切割区道(102)形成一体化连接,
所述晶圆片(1)表面活动连接有压环(205),所述衬底(101)下端面设置有布线层(103),所述衬底(101)两侧对称开设有TSV孔(104),所述TSV孔(104)下端面连接有设置在所述布线层(103)内的焊垫(105),所述TSV孔(104)内腔表面设置有金属层(106),所述衬底(101)上端面设置有芯片模块(107),所述芯片模块(107)下端面两侧对称安装有触脚(108),所述触脚(108)与所述TSV孔(104)内部活动连接,所述TSV孔(104)与所述金属层(106)表面之间设置有焊锡层(109),所述衬底(101)上端面设置有保护层(110),所述布线层(103)下端面设置有绝缘层(111),
所述防翘组件(2)由若干横杆(201)、若干连接杆(202)组合而成,若干所述横杆(201)两端对称开设有凹槽(203),所述凹槽(203)与所述连接杆(202)表面活动套接,所述凹槽(203)两侧对称设置有开设在所述横杆(201)内部的螺纹孔(204),所述压环(205)两侧四周设置有若干连接板(206),所述连接板(206)内部设置有与所述螺纹孔(204)螺纹连接的螺栓(207),所述晶圆片(1)与所述压环(205)中心线相重叠,所述晶圆片(1)设置于所述横杆(201)上端面。
2.根据权利要求1所述的一种扇出型封装晶圆,其特征在于:所述金属层(106)与所述焊垫(105)上端面相连接,所述TSV孔(104)与所述焊垫(105)中心线相重叠。
3.根据权利要求1所述的一种扇出型封装晶圆,其特征在于:所述触脚(108)与所述焊垫(105)相连接,所述保护层(110)同时设置于所述切割区道(102)、所述芯片模块(107)上端面。
4.根据权利要求1所述的一种扇出型封装晶圆,其特征在于:所述绝缘层(111)设置于所述切割区道(102)下端面。
5.根据权利要求1所述的一种扇出型封装晶圆,其特征在于:所述布线层(103)与所述衬底(101)面积相同,且所述布线层(103)与所述衬底(101)中心线相重叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110876902.1A CN113675156B (zh) | 2021-07-31 | 2021-07-31 | 一种扇出型封装晶圆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110876902.1A CN113675156B (zh) | 2021-07-31 | 2021-07-31 | 一种扇出型封装晶圆 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113675156A CN113675156A (zh) | 2021-11-19 |
CN113675156B true CN113675156B (zh) | 2023-10-17 |
Family
ID=78540945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110876902.1A Active CN113675156B (zh) | 2021-07-31 | 2021-07-31 | 一种扇出型封装晶圆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113675156B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100047540A (ko) * | 2008-10-29 | 2010-05-10 | 삼성전자주식회사 | 팬 아웃 웨이퍼 레벨 패키지 및 그 제조방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100109169A1 (en) * | 2008-04-29 | 2010-05-06 | United Test And Assembly Center Ltd | Semiconductor package and method of making the same |
CN105575913B (zh) * | 2016-02-23 | 2019-02-01 | 华天科技(昆山)电子有限公司 | 埋入硅基板扇出型3d封装结构 |
-
2021
- 2021-07-31 CN CN202110876902.1A patent/CN113675156B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100047540A (ko) * | 2008-10-29 | 2010-05-10 | 삼성전자주식회사 | 팬 아웃 웨이퍼 레벨 패키지 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN113675156A (zh) | 2021-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10867897B2 (en) | PoP device | |
KR100784498B1 (ko) | 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지 | |
US7413925B2 (en) | Method for fabricating semiconductor package | |
KR100868419B1 (ko) | 반도체장치 및 그 제조방법 | |
KR101678539B1 (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
TWI604591B (zh) | 薄型扇出式多晶片堆疊封裝構造及其製造方法 | |
US8314486B2 (en) | Integrated circuit packaging system with shield and method of manufacture thereof | |
TW202029439A (zh) | 具有高佈線密度補片的半導體封裝 | |
US9466546B2 (en) | Semiconductor device and method of forming the same | |
KR100460062B1 (ko) | 멀티 칩 패키지 및 그 제조 방법 | |
US20180040587A1 (en) | Vertical Memory Module Enabled by Fan-Out Redistribution Layer | |
TW201503298A (zh) | 半導體封裝件及其製法 | |
TWI488270B (zh) | 半導體封裝件及其製法 | |
CN113675156B (zh) | 一种扇出型封装晶圆 | |
WO2024082532A1 (zh) | 一种六面保护的2.5d模组结构及其制备方法 | |
CN115763281A (zh) | 一种扇出式芯片封装方法及扇出式芯片封装结构 | |
TW201405733A (zh) | 半導體封裝件及其製法 | |
CN113451258A (zh) | 半导体封装结构及其制备方法 | |
WO2020237685A1 (zh) | 一种芯片以及集成芯片 | |
CN111816624A (zh) | 一种晶圆级芯片封装结构及其封装工艺 | |
SG172743A1 (en) | Packaged microelectronic devices recessed in support member cavities, and associated methods | |
CN219085972U (zh) | 封装结构和电子设备 | |
WO2022041159A1 (zh) | 一种芯片封装结构、电子设备及芯片封装结构的制备方法 | |
CN218887191U (zh) | 半导体封装装置 | |
CN111554628B (zh) | 一种芯片封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |