CN113658553A - 发光控制电路和移动终端 - Google Patents

Abstract

本发明提供了发光控制电路和移动终端，包括输入模块、控制模块和输出模块，输入模块的第一输入端电性连接于输入信号线，控制模块的第二输入端与输入模块的第一输出端电性连接以接收第一中间信号，输出模块的第三控制端、第四控制端分别与控制模块的第二输出端、第三输出端电性连接以接收第二中间信号、第三中间信号，输出模块的输出端生成发光控制信号；其中，本发明将控制模块中的第一晶体管的源极电性连接于高压信号线，使得第一晶体管开启时，高电压可以传输至输出模块中的第八晶体管的栅极，以关闭第一晶体管，避免流入第八晶体管的源极的信号干扰输出端的信号，提高了发光控制电路的稳定性和准确性。

Description

发光控制电路和移动终端

技术领域

本发明涉及显示技术领域，尤其涉及显示面板制造技术领域，具体涉及发光控制电路和移动终端。

背景技术

OLED(Organic Light-Emitting Diode,有机电激光显示)显示面板具有自发光、响应时间短、对比度高等优点，广泛应用于显示行业。

OLED显示面板中通过像素电路驱动有机发光二极管发光，其中，像素电路中的驱动薄膜晶体管的阈值电压偏移会随外界因素而变化，为了实现对薄膜晶体管的阈值电压的补偿，需要额外设置发光控制电路产生用于控制像素电路的发光信号。但是，目前的发光控制电路中由于采用时钟信号控制连接至输出端的一晶体管的栅极电位，导致改晶体管无法在特定的时间实现关闭，会影响连接至输出端的另一晶体管向输出端输出对应的信号，降低了发光控制电路的稳定性和准确性。

因此，有必要提供可以提高电路稳定性和准确性的发光控制电路和移动终端。

发明内容

本发明实施例提供发光控制电路和移动终端，以解决现有的发光控制电路的稳定性和准确性较低的问题。

本发明实施例提供发光控制电路，所述发光控制电路包括：

输入模块，所述输入模块包括第一输入端和第一输出端，所述第一输入端电性连接于输入信号线，所述输入模块用于根据所述输入信号线提供的输入信号生成第一中间信号并由所述第一输出端输出；

控制模块，所述控制模块包括第二输入端、第二输出端和第三输出端，所述第二输入端电性连接于所述第一输出端以接收所述第一中间信号，所述控制模块用于根据所述第一中间信号生成第二中间信号和第三中间信号，所述第二中间信号由所述第二输出端输出，所述第三中间信号由所述第三输出端输出；

输出模块，所述输出模块包括第三控制端、第四控制端和输出端，所述第三控制端电性连接于所述第二输出端以接收所述第二中间信号，所述第四控制端电性连接于所述第三输出端以接收所述第三中间信号，所述输出模块用于根据所述第二中间信号和所述第三中间信号生成发光控制信号并由所述输出端输出；

其中，所述控制模块包括第一晶体管，所述第一晶体管的栅极电性连接至第二输入端，所述第一晶体管的源极电性连接于高压信号线，所述第一晶体管的漏极电性连接至所述第二输出端，所述高压信号线用于传输高电压信号，所述高电压信号为恒定值；

其中，所述输出模块包括第八晶体管，所述第八晶体管的栅极电性连接至所述第三控制端，所述第八晶体管的漏极电性连接至所述输出端。

在一实施例中，所述输入模块包括：

第七晶体管，所述第七晶体管的栅极电性连接于第三时钟信号线，所述第七晶体管的源极电性连接至所述第一输入端，所述第七晶体管的漏极电性连接至所述第一输出端，所述第三时钟信号线用于传输第三时钟信号。

在一实施例中，所述输出模块还包括：

第三输入端，所述第三输入端电性连接于第一时钟信号线，所述第八晶体管的源极电性连接至所述第三输入端，所述第一时钟信号线用于传输第一时钟信号。

在一实施例中，所述控制模块还包括：

第二晶体管，所述第二晶体管的栅极电性连接于所述第二输入端，所述第二晶体管的源极电性连接于第二时钟信号线，所述第二时钟信号线用于传输第二时钟信号；

第四晶体管，所述第四晶体管的源极电性连接于所述高压信号线，所述第四晶体管的漏极电性连接于所述第二晶体管的漏极；

第一电容，所述第一电容电性连接于所述第二晶体管的栅极和所述第二晶体管的漏极之间。

在一实施例中，所述控制模块还包括：

第三晶体管，所述第三晶体管的栅极电性连接于所述第三时钟信号线，所述第三晶体管的源极电性连接于低压信号线，所述第三晶体管的漏极电性连接于所述第四晶体管的栅极，所述低压信号线用于传输低电压信号，所述低电压信号为恒定值。

在一实施例中，所述控制模块还包括：

第五晶体管，所述第五晶体管的栅极电性连接至所述第二输入端，所述第五晶体管的源极电性连接于所述第一时钟信号线，所述第五晶体管的漏极电性连接于所述第三晶体管的漏极。

在一实施例中，所述控制模块还包括：

第十一晶体管，所述第十一晶体管的栅极电性连接于所述第三晶体管的漏极，所述第十一晶体管的源极电性连接于所述第二时钟信号，所述第十一晶体管的漏极电性连接至所述第二输出端。

在一实施例中，所述控制模块还包括：

第十二晶体管，所述第十二晶体管的栅极电性连接于所述第二时钟信号，所述第十二晶体管的源极电性连接于所述第十一晶体管的漏极，所述第十二晶体管的漏极电性连接至所述第二输出端。

在一实施例中，所述输出模块还包括：

第四输入端，所述第四输入端电性连接于所述低压信号线，所述控制模块用于控制所述第四输入端和所述输出端之间的导通情况。

本发明实施例提供移动终端，所述移动终端包括终端主体部和显示面板，所述终端主体部和所述显示面板组合为一体，所述显示面板包括如上文任一项所述的发光控制电路。

本发明提供了发光控制电路和移动终端，包括：输入模块，所述输入模块包括第一输入端和第一输出端，所述第一输入端电性连接于输入信号线，所述输入模块用于根据所述输入信号线提供的输入信号生成第一中间信号并由所述第一输出端输出；控制模块，所述控制模块包括第二输入端、第二输出端和第三输出端，所述第二输入端电性连接于所述第一输出端以接收所述第一中间信号，所述控制模块用于根据所述第一中间信号生成第二中间信号和第三中间信号，所述第二中间信号由所述第二输出端输出，所述第三中间信号由所述第三输出端输出；输出模块，所述输出模块包括第三控制端、第四控制端和输出端，所述第三控制端电性连接于所述第二输出端以接收所述第二中间信号，所述第四控制端电性连接于所述第三输出端以接收所述第三中间信号，所述输出模块用于根据所述第二中间信号和所述第三中间信号生成发光控制信号并由所述输出端输出；其中，所述控制模块包括第一晶体管，所述第一晶体管的栅极电性连接至所述第三输出端，所述第一晶体管的漏极电性连接至所述第二输出端；其中，所述输出模块包括第八晶体管，所述第八晶体管的栅极电性连接至所述第三控制端，所述第八晶体管的漏极电性连接至所述输出端。特别的，本发明中将所述第一晶体管的源极电性连接于高压信号线，并且所述高压信号线用于传输高电压信号，所述高电压信号为恒定值，这样，当所述第一晶体管开启时，所述高电压信号可以通过所述第一晶体管依次传输至所述第二输出端和所述第三控制端，以使所述第八晶体管关闭，避免流入所述第八晶体管的源极的信号干扰输出端的信号，提高了发光控制电路的稳定性和准确性。

附图说明

下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种发光控制电路的电路图；

图2为本发明实施例提供的部分输入信号或者节点信号对应的波形图；

图3为本发明实施例提供的又一种发光控制电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本发明实施例提供了发光控制电路，发光控制电路包括但不限于以下实施例以及以下实施例的组合。

在一实施例中，如图1所示，发光控制电路100包括：输入模块10，所述输入模块10包括第一输入端101和第一输出端102，所述第一输入端101电性连接于输入信号线EIN，所述输入模块10用于根据所述输入信号线EIN提供的输入信号ein生成第一中间信号并由所述第一输出端102输出；控制模块20，所述控制模块20包括第二输入端201、第二输出端202和第三输出端203，所述第二输入端201电性连接于所述第一输出端102以接收所述第一中间信号，所述控制模块20用于根据所述第一中间信号生成第二中间信号和第三中间信号，所述第二中间信号由所述第二输出端202输出，所述第三中间信号由所述第三输出端203输出；输出模块30，所述输出模块30包括第三控制端301、第四控制端302和输出端303，所述第三控制端301电性连接于所述第二输出端202以接收所述第二中间信号，所述第四控制端302电性连接于所述第三输出端203以接收所述第三中间信号，所述输出模块30用于根据所述第二中间信号和所述第三中间信号生成发光控制信号eout并由所述输出端303输出；其中，所述控制模块20包括第一晶体管T1，所述第一晶体T1的栅极电性连接至所述第二输入端201，所述第一晶体管T1的源极电性连接于高压信号线VGH，所述第一晶体管T1的漏极电性连接至所述第二输出端202，所述高压信号线VGH用于传输高电压信号，所述高电压信号为恒定值；其中，所述输出模块30包括第八晶体管T8，所述第八晶体管T8的栅极电性连接至所述第三控制端301，所述第八晶体管T8的漏极电性连接至所述输出端303。

具体的，如图2所示，输入信号ein可以为脉冲信号，在一帧内，输入信号ein在方波期间呈现为第一高电压vh1，在非方波期间可以呈现为第一低电压vl1。具体的，高电压信号的电压值可以为高电压vgh，第一高电压vh1和高电压vgh可以相等或者不相等。其中，如图1所示，第一晶体管T1的栅极可以通过第一转化模块01电性连接至第二输入端201，即输入信号线EIN可以通过输入模块10和第一转化模块01的调控后可以加载于第一晶体T1的栅极，进一步的，第一高电压vh1和输入信号ein共同调控第一晶体管T1进而调控第八晶体管T8，从而控制经由输出端303输出的发光控制信号eout的大小。可以理解的，本实施例中在第八晶体管T8的栅极电性连接至所述第三控制端301的前提下，通过将第一晶体管T1的源极电性连接于高压信号线VGH，使得第一晶体管T1开启时，高电压vgh可以通过第一晶体管T1依次传输至第二输出端202和第三控制端301，以使第八晶体管T8关闭，避免流入第八晶体管T8的源极的信号干扰输出端303的信号，提高了发光控制电路100的稳定性和准确性。

其中，所述第一晶体管T1可以为P型晶体管，第一晶体管T1的阈值电压可以小于0，即第一晶体管T1的栅极电压不大于第一晶体管T1的源极电压，且两者的差值的绝对值大于第一晶体管T1的阈值电压的绝对值时，第一晶体管T1可以开启。具体的，输入模块10和第一转化模块01可以控制输入信号ein是否加载于第一晶体T1的栅极，进一步的，结合图3所示，第一转化模块01可以包括第十晶体管T10，且第十晶体管T10的源极可以连接至第二输入端201，第十晶体管T10的漏极可以连接至第三输出端203，即当第十晶体管T10开启时，第一中间信号可以经过第一转化模块01传输至第一晶体管T1的栅极。

在一实施例中，如图3所示，所述输入模块10包括：第七晶体管T7，所述第七晶体管T7的栅极电性连接于第三时钟信号线ECK3，所述第七晶体管T7的源极电性连接至所述第一输入端101，所述第七晶体管T7的漏极电性连接至所述第一输出端102，所述第三时钟信号线ECK3用于传输第三时钟信号eck3。

具体的，如图2所示，第三时钟信号eck3可以为周期信号，在每一周期T内，第三时钟信号eck3可以在依次呈现为第二低电压vl2、第二高电压vh2，其中，第二低电压vl2小于第二高电压vh2。其中，所述第七晶体管T7可以为P型晶体管，且第七晶体管T7的阈值电压可以和第一晶体管T1的阈值电压相同。具体的，第二低电压vl2可以小于第一高电压vh1，进一步的，当第一晶体管T1的阈值电压小于0时，两者的差值的绝对值可以小于第七晶体管T7的阈值电压；第二高电压vh2可以大于或者等于第一高电压vh1，或者当第一晶体管T1的阈值电压极其小时，第二高电压vh2也可以小于第一高电压vh1。需要注意的是，此处对于第三时钟信号eck3和输入信号ein不作进一步的限制，应该至少满足：当第三时钟信号eck3呈现为第二低电压vl2时，第七晶体管T7开启；当第三时钟信号eck3呈现为第二高电压vh2时，第七晶体管T7关闭。

进一步的，第十晶体管T10的漏极可以电性连接于低压信号线VGL，低压信号线VGL用于传输低电压信号，所述低电压信号为恒定值。具体的，低电压信号的电压值可以为低电压vgl，低电压vgl可以恒小于输入信号ein对应的电压值，即第十晶体管T10可以一直处于开启状态。结合上文论述可知，在输入信号ein呈现为第一低电压vl1的期间，当第三时钟信号eck3呈现为第二低电压vl2时，第七晶体管T7开启，输入信号ein经过第七晶体管T7和第十晶体管T10传输至第一晶体管T1的栅极，同理，第一低电压vl1可以小于高电压vgh，使得第一晶体管T1开启，高电压vgh通过第一晶体管T1传输至第三控制端301，以使第八晶体管T8关闭。

在一实施例中，如图3所示，所述输出模块30还包括：第三输入端304，所述第三输入端304电性连接于第一时钟信号线ECK1，所述第八晶体管T8的源极电性连接至所述第三输入端304，所述第一时钟信号线ECK1用于传输第一时钟信号eck1。

具体的，如图2所示，第一时钟信号eck1可以为周期信号，在每一周期T内，第一时钟信号eck1可以在依次呈现为第二低电压vl2、第二高电压vh2，其中，第二低电压vl2小于第二高电压vh2。其中，所述第八晶体管T8也可以为P型晶体管，且第八晶体管T8的阈值电压可以和第一晶体管T1的阈值电压相同。同理，此处对第一时钟信号eck1、第三时钟信号eck3和输入信号ein不做限制，应该至少满足：当第七晶体管T7、第十晶体管T10和第一晶体管T1开启时，第八晶体管T8关闭。

还需要注意的是，当第八晶体管T8开启时，第一时钟信号eck1通过第八晶体管T8传输至输出端303，输出端303输出的发光控制信号eout可以和第一时钟信号eck1相同。可以理解的，由于第一时钟信号eck1可以在每一周期T内依次呈现为第二低电压vl2、第二高电压vh2，即在不同的时刻，第一时钟信号eck1可以使得发光控制信号eout具有所需要的电压。这样，提高了发光控制电路100的灵活性，可以避免将第三输入端304电性连接于用于传输不同信号的两线路，节省了线路的数目。

在一实施例中，如图3所示，所述控制模块20还包括：第二晶体管T2，所述第二晶体管T2的栅极电性连接于所述第二输入端201，所述第二晶体管T2的源极电性连接于第二时钟信号线ECK2，所述第二时钟信号线ECK2用于传输第二时钟信号eck2；第四晶体管T4，所述第四晶体管T4的源极电性连接于所述高压信号线VGH，所述第四晶体管T4的漏极电性连接于所述第二晶体管T2的漏极；第一电容C1，所述第一电容C1电性连接于所述第二晶体管T2的栅极和所述第二晶体管T2的漏极之间。

具体的，如图2所示，所述第二时钟信号eck2可以为周期信号，在每一周期T内，第二时钟信号eck2可以在依次呈现为第二高电压vh2、第二低电压vl2。其中，所述第二晶体管T2也可以为P型晶体管，且第二晶体管T2的阈值电压可以和第一晶体管T1的阈值电压相同。同理，此处对第一时钟信号eck1、第二时钟信号eck2、第三时钟信号eck3和输入信号ein不做限制，应该至少满足：在第七晶体管T7、第十晶体管T10和第一晶体管T1开启的情况下，当输入信号ein呈现为第一高电压vh1时，第二晶体管T2关闭，当输入信号ein呈现为第一低电压vl1时，第二晶体管T2开启。

可以理解的，当第二晶体管T2或者第四晶体管T4开启时，第二晶体管T2的漏极可以呈现为第二时钟信号eck2对应的电压或者所述高电压vgh，当第二晶体管T2和第四晶体管T4开启时，第二晶体管T2的漏极可以呈现为介于所述高电压vgh或者第二时钟信号eck2对应的电压之间；由于第一电容C1的存在，当第四晶体管T4或者第七晶体管T7关闭时，第二输入端201和第二晶体管T2的漏极之间的电压差可以维持不变。

在一实施例中，如图3所示，所述控制模块20还包括：第三晶体管T3，所述第三晶体管T3的栅极电性连接于所述第三时钟信号线ECK3，所述第三晶体管T3的源极电性连接于所述低压信号线VGL，所述第三晶体管T3的漏极电性连接至所述第四晶体管T4的栅极，所述低压信号线VGL用于传输低电压信号vgl，所述低电压信号为恒定值。

具体的，低电压信号的电压值可以为低电压vgl，第一高电压vh1小于低电压vgl，此处对第三时钟信号eck3和低电压vgl不做限制，应该至少满足：当第三时钟信号eck3呈现为第二高电压vh2时，第三晶体管T3关闭，当第三时钟信号eck3呈现为第二低电压vl2时，第三晶体管T3开启。可以理解的，当第三晶体管T3开启时，低电压vgl可以通过第三晶体管T3传输至第四晶体管T4的栅极，使得第四晶体管T4开启，进一步的，高电压vgh通过第四晶体管T4传输至第四晶体管T4的漏极。

在一实施例中，如图3所示，所述控制模块20还包括：第五晶体管T5，所述第五晶体管T5的栅极电性连接至所述第二输入端201，所述第五晶体管T5的源极电性连接于所述第一时钟信号线ECK1，所述第五晶体管的漏极电性连接于所述第三晶体管T3的漏极。

具体的，此处对第一时钟信号eck1和输入信号ein不做限制，应该至少满足：当输入信号ein呈现为第一高电压vh1时，第五晶体管T5关闭，当输入信号ein呈现为第一低电压vl1时，第五晶体管T5开启。可以理解的，当第五晶体管T5开启时，第一时钟信号eck1可以通过第五晶体管T5传输至第四晶体管T4的栅极，以控制第四晶体管T4开启情况。

在一实施例中，如图3所示，所述控制模块20还包括：第十一晶体管T11，所述第十一晶体管T11的栅极电性连接于所述第三晶体管T3的漏极，所述第十一晶体管T11的源极电性连接于所述第二时钟信号ECK2，所述第十一晶体管T11的漏极电性连接至所述第二输出端202。

进一步的，如图3所示，所述控制模块20还包括：第六晶体管T6，所述第六晶体管T6的栅极电性连接于所述低压信号线VGL，所述第六晶体管T6的源极电性连接于所述第三晶体管T3的漏极，所述第六晶体管T6的漏极电性连接至所述第二输出端202。具体的，此处对低电压信号vgl、第三时钟信号eck3和第二时钟信号eck2不做限制，应该至少满足：当第三晶体管T3和第六晶体管T6开启时，第十一晶体管T11开启。可以理解的，当第十一晶体管T11开启时，第二时钟信号eck2可以传输至第十一晶体管T11的漏极。

进一步的，如图3所示，所述控制模块20还包括：第三电容C3，所述第三电容C3电性连接于所述第十一晶体管T11的栅极和所述第十一晶体管T11的漏极之间。可以理解的，当第三晶体管T3和第五晶体管T5同时关闭时，第三电容C3可以维持所述第十一晶体管T11的栅极的电压为前一时刻的电压；同理，当第十一晶体管T11关闭时，第三电容C3可以维持第十一晶体管T11的漏极的电压为前一时刻的电压。

在一实施例中，如图3所示，所述控制模块20还包括：第十二晶体管T12，所述第十二晶体管T12的栅极电性连接于所述第二时钟信号ECK2，所述第十二晶体管T12的源极电性连接于所述第十一晶体管T11的漏极，所述第十二晶体管T12的漏极电性连接至所述第二输出端202。

具体的，此处对第二时钟信号eck2不做限制，应该至少满足：第十一晶体管T11开启，且当第二时钟信号eck2呈现为第二低电压vl2时，呈现为第二低电压vl2的第二时钟信号eck2也可以通过第十一晶体管T11和第十二晶体管T12传输至第二输出端202以开启第八晶体管T8，进一步实现第一时钟信号eck1通过第八晶体管T8传输至输出端303。

进一步的，如图3所示，所述发光控制电路100还包括：第二电容C2，第二电容C2可以连接于第三控制端301和第三输入端304之间。可以理解的，当第十二晶体管T12和第十一晶体管T11同时关闭时，或者当第一晶体管T1关闭时，第二电容C2可以维持第三控制端301和第三输入端304之间的电压不变。

在一实施例中，如图3所示，所述输出模块30还包括：第四输入端305，所述第四输入端305电性连接于所述低压信号线VGL，所述控制模块20用于控制所述第四输入端305和所述输出端303之间的导通情况。

可以理解的，当第八晶体管T8开启时，若第四输入端305和输出端303之间的导通，则输出端303的电压可以介于低电压vgl和第一时钟信号eck对应的电压之间，若第四输入端305和输出端303之间未导通，则输出端303的电压可以为第一时钟信号eck1对应的电压；当第八晶体管T8关闭时，若第四输入端305和输出端303之间的导通，则输出端303的电压可以为低电压vgl，若第四输入端305和输出端303之间未导通，则输出端303的电压可以为上一时刻对应的电压。可以理解的，本实施例中通过将第四输入端305电性连接于低压信号线VGL，可以在特定的时刻使得输出端303输出的发光控制信号eout为低电压vgl。

具体的，如图3所示，输出模块30可以包括：第九晶体管T9，第九晶体管T9的栅极电性连接至第四控制端302，第九晶体管T9的源极电性连接至所述第四输入端305，第九晶体管T9的漏极电性连接至所述输出端303。结合上文论述可知，当第七晶体管T7和第十晶体管T10开启时，第一中间信号和第三中间信号可以等同于输入信号ein，即此时输入信号ein可以控制第九晶体管T9的开启情况，以控制低压信号线VGL是否可以依次经由第四输入端305、第九晶体管T9传输至输出端303。

具体的，图2为图3所示的电路图对应的时序图，其中，输入信号ein为输入信号线EIN中传输的信号，第一时钟信号eck1为第一时钟信号线ECK1中传输的信号，第二时钟信号eck2为第二时钟信号线ECK2中传输的信号，第三时钟信号eck3为第三时钟信号线ECK3中传输的信号，第一节点信号n1为第三输出端203的信号，第二节点信号n2为第二输出端202的信号，发光控制信号eout为输出端303的信号。进一步的，第一时钟信号eck1、第二时钟信号eck2和第三时钟信号eck3均可以为周期信号，且三者的高电压均可以等于第二高电压vh2，三者的低电压均可以等于第二低电压vl2，第一时钟信号eck1和第二时钟信号eck2的相位可以相反。可以理解的，第二高电压vh2、第一高电压vh1可以均大于第二低电压vl2，第二低电压vl2和高电压vgh可以大于低电压vgl；进一步的，第一高电压vh1可以大于第二高电压vh2，或者在第一高电压vh1可以不大于第二高电压vh2的情况下，两者的差值的绝对值小于第一晶体管T1至第十二晶体管T12中任一者的阈值电压。

下面，结合如图2所示的时序图和如图3所示的电路图，说明所述发光控制电路工作的原理，具体如下：

在第一阶段t1，输入信号ein为第一高电压vh1，第一时钟信号eck1为第二低电压vl2，第二时钟信号eck2为第二高电压vh2，第三时钟信号eck3为第二低电压vl2。结合电路图可知，第七晶体管T7开启，呈现为第一高电压vh1的输入信号ein通过第七晶体管T7传输至第三节点N3(第二输入端201)，故第五晶体管T5关闭；第十晶体管T10开启，呈现为第一高电压vh1的输入信号ein通过第七晶体管T7、第十晶体管T10传输至第一节点N1(第三输出端203)，故第二晶体管T2、第一晶体管T1和第九晶体管T9关闭；第三晶体管T3开启，低电压vgl通过第三晶体管T3传输至第四节点N4，故第四晶体管T4开启，进而高电压vgh通过第四晶体管T4传输至第五节点N5；第六晶体管T6开启，低电压vgl通过第三晶体管T3和第六晶体管T6传输至第六节点N6，故第十一晶体管T11开启，进而呈现为第二高电压vh2的第二时钟信号eck2通过第十一晶体管T11传输至第七节点N7；第十二晶体管T12关闭，第二节点N2(第二输出端202)的信号n2可以认为维持为第一阶段t1之前的电压，由于第二节点N2(第二输出端202)的信号n2对应的电压值大于呈现为第二低电压vl2的第一时钟信号eck1，第八晶体管T8关闭，故输出端303的信号eout可以认为维持为第一阶段t1之前的电压。

综上所述，结合图2和图3所示，此时，第一节点N1(第三输出端203)的信号n1可以呈现为第一高电压vh1，第二节点N2(第二输出端202)的信号n2可以认为维持为第一阶段t1之前的电压，输出端303的信号eout可以认为维持为第一阶段t1之前的电压。

在第二阶段t2，输入信号ein为第一低电压vl1，第一时钟信号eck1为第二高电压vh2，第二时钟信号eck2为第二低电压vl2，第三时钟信号eck3为第二高电压vh2。结合电路图可知，由于第三电容C3的作用，第六节点N6维持为在第一阶段t1的低电压vgl，故第十一晶体管T11开启，且第十二晶体管T12开启，进而呈现为第二低电压vl2的第二时钟信号eck2通过第十一晶体管T11和第十二晶体管T12传输至第二节点N2(第二输出端202)，由于加载于第三输入端304的第一时钟信号eck1有所上升，第二节点N2(第二输出端202)的信号n2需要考虑呈现为第二低电压vl2的第二时钟信号eck2以及电容C2的作用，因此信号n2对应的电压值可以为介于第二低电压vl2和第二高电压vh2之间的第三电压v3，此时仍然可以认为第八晶体管T8开启，进而呈现为第二高电压vh2的第一时钟信号eck1通过第八晶体管T8传输至输出端303；第三晶体管T3关闭，不考虑漏电的情况下，第四节点N4原本维持为在第一阶段t1的低电压vgl，第六晶体管T6开启，进而第六节点N6的低电压vgl通过第六晶体管T6传输至第四节点N4，故第四晶体管T4开启，进而高电压vgh通过第四晶体管T4传输至第五节点N5；第七晶体管T7关闭，第五节点N5的电压没有变化，结合第一电容C1的作用，第三节点N3(第二输入端201)和第一节点N1(第三输出端203)维持为在第一阶段t1的第一高电压vh1，第五晶体管T5、第一晶体管T1、第二晶体管T2和第九晶体管T9关闭。

综上所述，结合图2和图3所示，此时，第一节点N1(第三输出端203)的信号n1对应的电压可以认为第一高电压vh1，第二节点N2(第二输出端202)的信号n2对应的电压值可以为介于第二低电压vl2和第二高电压vh2之间的第三电压v3。

在第三阶段t3，输入信号ein为第一低电压vl1，第一时钟信号eck1为第二低电压vl2，第二时钟信号eck2为第二高电压vh2，第三时钟信号eck3为第二高电压vh2。结合电路图可知，第十二晶体管T12关闭，加载于第三输入端304的第一时钟信号eck1有所下降，结合第二电容C2的作用，第二节点N2(第二输出端202)可以有所下降，第八晶体管T8开启，进而呈现为第二低电压vl2的第一时钟信号eck1通过第八晶体管T8传输至输出端303；第三晶体管T3和第七晶体管T7关闭，第六晶体管T6和第十晶体管T10开启；由于第三电容C3的作用，第六节点N6和第四节点N4维持为在第二阶段t2的低电压vgl，故第十一晶体管T11和第四晶体管T4开启，进而呈现为第二高电压vh2的第二时钟信号eck2通过第十一晶体管T11传输至第七节点N7，同时高电压vgh通过第四晶体管T4传输至第五节点N5，即第五节点N5的电压可以认为不变，结合第一电容C1的作用，第一节点N1(第三输出端203)和第三节点N3(第二输入端201)维持为在第二阶段t2的第一高电压vh1，故第二晶体管T2、第一晶体管T1、第九晶体管T9和第五晶体管T5关闭。

综上所述，结合图2和图3所示，此时，第一节点N1(第三输出端203)的信号n1可以呈现为第一高电压vh1；第二节点N2(第二输出端202)的信号n2对应的电压值有所下降。

在第四阶段t4，输入信号ein为第一低电压vl1，第一时钟信号eck1为第二低电压vl2，第二时钟信号eck2为第二高电压vh2，第三时钟信号eck3为第二低电压vl2。结合电路图可知，第七晶体管T7开启，呈现为第一低电压vl1的输入信号ein通过第七晶体管T7传输至第三节点N3(第二输入端201)，故第五晶体管T5开启，进而呈现为第二低电压vl2的第一时钟信号eck1通过第五晶体管T5传输至第四节点N4，同时，第三晶体管T3开启，低电压vgl通过第三晶体管T3传输至第四节点N4，故第四晶体管T4开启；第十晶体管T10开启，呈现为第一低电压vl1的输入信号ein通过第七晶体管T7、第十晶体管T10传输至第一节点N1(第三输出端203)，第二晶体管T2开启，即第五节点N5处的信号可以认为流经第四晶体管T4的高电压vgh和流经第二晶体管T2的第二高电压vh2的在第五节点N5分压的信号，即第五节点N5的电压有所变化，结合第一电容C1的作用，第一节点N1(第三输出端203)的电压也会有所变化，呈现为不同于应有的第一低电压vl1的第四电压v4；第九晶体管T9开启，进而低电压vgl通过第九晶体管T9传输至输出端303，同时，第一晶体管T1开启，进而高电压vgh通过第一晶体管T1传输至第二节点N2(第二输出端202)；第六晶体管T6开启，低电压vgl通过第三晶体管T3和第六晶体管T6传输至第六节点N6，故第十一晶体管T11开启，进而呈现为第二高电压vh2的第二时钟信号eck2通过第十一晶体管T11传输至第七节点N7；第十二晶体管T12关闭；由于第二节点N2(第二输出端202)的信号n2对应的电压值大于呈现为第二低电压vl2的第一时钟信号eck1，第八晶体管T8关闭。

综上所述，结合图2和图3所示，此时，第一节点N1(第三输出端203)的信号n1对应的电压可以为第一低电压vl1，第二节点N2(第二输出端202)的信号n2可以呈现为高电压vgh，输出端303的信号eout可以呈现为低电压vgl。

根据上文分析可知，输出端303应该继第三阶段t3之后继续呈现为低电压，以等待下一帧再呈现为第二高电压vh2；需要注意的是，在第四阶段t4，第九晶体管T9开启，输出端303被低压信号线VGL加载为低电压vgl是所希望的，然而，此时由于电路设计需求，第一晶体管T1也开启，若第一晶体管T1的源极被加载时钟信号，则存在第八晶体管T8开启的情况，若第八晶体管T8开启，第一时钟信号eck1也会传输至输出端303，造成输出端303处的发光控制信号eout受到第一时钟信号eck1的影响。可以理解的，本发明中将第一晶体管T1的源极电性连接于高压信号线VGH，在第四阶段t4，使得第一晶体管T1的源极被加载为高电压vgh，可以避免第二节点N2(第二输出端202)的电压较低导致第八晶体管T8开启，维持了发光控制电路的稳定性和提高了发光控制电路的准确性。

本发明实施例提供了移动终端，所述移动终端包括终端主体部和显示面板，所述终端主体部和所述显示面板组合为一体，所述显示面板包括如上文任一项所述的发光控制电路。

本发明提供了发光控制电路和移动终端，包括输入模块，所述输入模块包括第一输入端和第一输出端，所述第一输入端电性连接于输入信号线，所述输入模块用于根据所述输入信号线提供的输入信号生成第一中间信号并由所述第一输出端输出；控制模块，所述控制模块包括第二输入端、第二输出端和第三输出端，所述第二输入端电性连接于所述第一输出端以接收所述第一中间信号，所述控制模块用于根据所述第一中间信号生成第二中间信号和第三中间信号，所述第二中间信号由所述第二输出端输出，所述第三中间信号由所述第三输出端输出；输出模块，所述输出模块包括第三控制端、第四控制端和输出端，所述第三控制端电性连接于所述第二输出端以接收所述第二中间信号，所述第四控制端电性连接于所述第三输出端以接收所述第三中间信号，所述输出模块用于根据所述第二中间信号和所述第三中间信号生成发光控制信号并由所述输出端输出；其中，所述控制模块包括第一晶体管，所述第一晶体管的栅极电性连接至所述第三输出端，所述第一晶体管的漏极电性连接至所述第二输出端；其中，所述输出模块包括第八晶体管，所述第八晶体管的栅极电性连接至所述第三控制端，所述第八晶体管的漏极电性连接至所述输出端。特别的，本发明中将所述第一晶体管的源极电性连接于高压信号线，并且所述高压信号线用于传输高电压信号，所述高电压信号为恒定值，这样使得所述第一晶体管开启时，所述高电压信号可以通过所述第一晶体管依次传输至所述第二输出端和所述第三控制端，以使所述第八晶体管关闭，避免流入所述第八晶体管的源极的信号干扰输出端的信号，提高了发光控制电路的稳定性和准确性。

以上对本发明实施例所提供的发光控制电路和移动终端进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种发光控制电路，其特征在于，所述发光控制电路包括：

输入模块，所述输入模块包括第一输入端和第一输出端，所述第一输入端电性连接于输入信号线，所述输入模块用于根据所述输入信号线提供的输入信号生成第一中间信号并由所述第一输出端输出；

控制模块，所述控制模块包括第二输入端、第二输出端和第三输出端，所述第二输入端电性连接于所述第一输出端以接收所述第一中间信号，所述控制模块用于根据所述第一中间信号生成第二中间信号和第三中间信号，所述第二中间信号由所述第二输出端输出，所述第三中间信号由所述第三输出端输出；

输出模块，所述输出模块包括第三控制端、第四控制端和输出端，所述第三控制端电性连接于所述第二输出端以接收所述第二中间信号，所述第四控制端电性连接于所述第三输出端以接收所述第三中间信号，所述输出模块用于根据所述第二中间信号和所述第三中间信号生成发光控制信号并由所述输出端输出；

其中，所述控制模块包括第一晶体管，所述第一晶体管的栅极电性连接至第二输入端，所述第一晶体管的源极电性连接于高压信号线，所述第一晶体管的漏极电性连接至所述第二输出端，所述高压信号线用于传输高电压信号，所述高电压信号为恒定值；

其中，所述输出模块包括第八晶体管，所述第八晶体管的栅极电性连接至所述第三控制端，所述第八晶体管的漏极电性连接至所述输出端。

2.根据权利要求1所述的发光控制电路，其特征在于，所述输入模块包括：

第七晶体管，所述第七晶体管的栅极电性连接于第三时钟信号线，所述第七晶体管的源极电性连接至所述第一输入端，所述第七晶体管的漏极电性连接至所述第一输出端，所述第三时钟信号线用于传输第三时钟信号。

3.根据权利要求2所述的发光控制电路，其特征在于，所述输出模块还包括：

第三输入端，所述第三输入端电性连接于第一时钟信号线，所述第八晶体管的源极电性连接至所述第三输入端，所述第一时钟信号线用于传输第一时钟信号。

4.根据权利要求3所述的发光控制电路，其特征在于，所述控制模块还包括：

第二晶体管，所述第二晶体管的栅极电性连接于所述第二输入端，所述第二晶体管的源极电性连接于第二时钟信号线，所述第二时钟信号线用于传输第二时钟信号；

第四晶体管，所述第四晶体管的源极电性连接于所述高压信号线，所述第四晶体管的漏极电性连接于所述第二晶体管的漏极；

第一电容，所述第一电容电性连接于所述第二晶体管的栅极和所述第二晶体管的漏极之间。

5.根据权利要求4所述的发光控制电路，其特征在于，所述控制模块还包括：

第三晶体管，所述第三晶体管的栅极电性连接于所述第三时钟信号线，所述第三晶体管的源极电性连接于低压信号线，所述第三晶体管的漏极电性连接于所述第四晶体管的栅极，所述低压信号线用于传输低电压信号，所述低电压信号为恒定值。

6.根据权利要求5所述的发光控制电路，其特征在于，所述控制模块还包括：

第五晶体管，所述第五晶体管的栅极电性连接至所述第二输入端，所述第五晶体管的源极电性连接于所述第一时钟信号线，所述第五晶体管的漏极电性连接于所述第三晶体管的漏极。

7.根据权利要求5所述的发光控制电路，其特征在于，所述控制模块还包括：

第十一晶体管，所述第十一晶体管的栅极电性连接于所述第三晶体管的漏极，所述第十一晶体管的源极电性连接于所述第二时钟信号，所述第十一晶体管的漏极电性连接至所述第二输出端。

8.根据权利要求7所述的发光控制电路，其特征在于，所述控制模块还包括：

第十二晶体管，所述第十二晶体管的栅极电性连接于所述第二时钟信号，所述第十二晶体管的源极电性连接于所述第十一晶体管的漏极，所述第十二晶体管的漏极电性连接至所述第二输出端。

9.根据权利要求5所述的发光控制电路，其特征在于，所述输出模块还包括：

第四输入端，所述第四输入端电性连接于所述低压信号线，所述控制模块用于控制所述第四输入端和所述输出端之间的导通情况。

10.一种移动终端，其特征在于，所述移动终端包括终端主体部和显示面板，所述终端主体部和所述显示面板组合为一体，所述显示面板包括如权利要求1至9任一项所述的发光控制电路。

Images