CN111554230A - 发光控制电路、发光控制驱动器和显示面板 - Google Patents

Abstract

本发明公开了一种发光控制电路、发光控制驱动器和显示面板。该发光控制电路包括第一控制单元、电位维持单元、第二控制单元、输出单元、第一节点和第二节点；第一控制单元用于输出第一控制信号以及控制第一节点的电位；电位维持单元用于维持第一节点的电位；第二控制单元用于输出第二控制信号；输出单元用于根据第一控制信号和第二控制信号输出发光控制信号。电位维持单元的耦合作用可以将第一节点的电位拉低，从而可以避免第一节点的电位因第一控制单元中的器件的特性偏移导致的升高，控制输出单元输出第二电源线提供的第二电源信号作为发光控制信号，从而实现了发光控制电路能够长时间稳定输出高电平，改善了显示面板的闪屏现象。

Description

发光控制电路、发光控制驱动器和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种发光控制电路、发光控制驱动器和显示面板。

背景技术

目前，为了提高显示面板中发光单元的显示均一性，通常在显示面板低灰阶显示时采用发光控制电路调光方法对发光单元的发光亮度进行调节。然而，在发光控制电路调光过程中，发光控制电路一直输出高电平，导致发光控制电路中的器件长时间处于正栅压应力下，器件特性出现偏移，使得发光控制电路输出异常，显示面板出现闪屏。

发明内容

本发明提供一种发光控制电路、发光控制驱动器和显示面板，以实现

第一方面，本发明实施例提供了一种发光控制电路，包括第一控制单元、电位维持单元、第二控制单元、输出单元、第一节点和第二节点；

所述第一控制单元用于输出第一控制信号以及控制所述第一节点的电位；

所述电位维持单元与所述第一节点和第二时钟信号线电连接；所述电位维持单元用于维持所述第一节点的电位；

所述第二控制单元用于输出第二控制信号；

所述输出单元用于根据所述第一控制信号和所述第二控制信号输出发光控制信号，其中所述时钟信号线至少包括所述第二时钟信号线。

可选地，所述电位维持模块包括第一电容；所述第一电容的第一极与所述第一节点电连接，所述第一电容的第二极与所述第二时钟信号线电连接。

可选地，所述第一控制单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；

所述第一晶体管的第一极与初始化信号线电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接，所述第一晶体管的栅极、所述第三晶体管的栅极和所述第二晶体管的第一极与第一时钟信号线电连接，所述第二晶体管的第二极、所述第三晶体管的第二极和所述第四晶体管的栅极与所述第一节点电连接，所述第三晶体管的第一极与第一电源线电连接，所述第四晶体管的第一极与第二电源线电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接，所述第五晶体管的栅极与所述第二时钟信号线电连接，所述第五晶体管的第二极与所述第一晶体管的第二极电连接，用于输出所述第一控制信号。

可选地，所述第二控制单元包括第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的栅极与所述第五晶体管的第二极电连接，所述第六晶体管的第一极与所述第二电源线电连接，所述第六晶体管第二极和所述第七晶体管的第二极与所述第二节点电连接，用于输出所述第二控制信号；所述第七晶体管的栅极与所述第二时钟信号线电连接，所述第七晶体管的第一极与所述第八晶体管的第二极电连接，所述第八晶体管的栅极与所述第一节点电连接，所述第八晶体管的第一极与所述第一电源线电连接。

可选地，所述输出单元包括第九晶体管、第十晶体管、第二电容和第三电容；

所述第九晶体管的栅极与所述第二节点和所述第二电容的第一极电连接，所述第九晶体管的第一极和所述第二电容的第二极与所述第二电源线电连接，所述第九晶体管的第二极与所述第十晶体管的第一极电连接，用于输出发光控制信号；所述第十晶体管的栅极和所述第三电容的第一极与所述第六晶体管的栅极电连接，所述第十晶体管的第一极与所述第一电源线电连接，所述第三电容的第二极与所述第二时钟信号线电连接。

可选地，所述输出单元包括第九晶体管、第十晶体管、第二电容和第三电容；

所述第九晶体管的栅极与所述第二节点和所述第二电容的第一极电连接，所述第九晶体管的第一极与所述第二电源线电连接，所述第九晶体管的第二极与所述第十晶体管的第一极电连接，用于输出发光控制信号；所述第二电容的第二极与时钟信号线电连接，所述第十晶体管的栅极和所述第三电容的第一极与所述第六晶体管的栅极电连接，所述第十晶体管的第一极与所述第一电源线电连接，所述第三电容的第二极与所述第二时钟信号线电连接，其中，所述时钟信号线包括第一时钟信号线或第二时钟信号线。

可选地，发光控制电路还包括第十一晶体管和第十二晶体管；

所述第十一晶体管的栅极和所述第十二晶体管的栅极与所述第一电源线电连接，所述第六晶体管的栅极通过所述第十一晶体管与所述第三电容的第一极电连接，所述第二晶体管的第二极、所述第三晶体管的第二极和所述第四晶体管的栅极通过所述第十二晶体管与所述第八晶体管的栅极电连接。

可选地，发光控制电路还包括第四电容；

所述第四电容的第一极与所述第一晶体管的第二极电连接，所述第四电容的第二极与所述第一时钟信号线电连接；或者，

所述第四电容的第一极与第十晶体管的栅极电连接，所述第四电容的第二极与所述第一电源线电连接。

第二方面，本发明实施例还提供了一种发光控制驱动器，包括至少两级本发明任意实施例提供的发光控制电路，至少两级所述发光控制电路级联。

第三方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例提供的发光控制驱动器。

本发明实施例的技术方案，通过设置电位维持单元的一端与第一节点电连接，另一端与第二时钟信号线电连接。当第二时钟信号线输出的电平由高电平跳变为低电平时，电位维持单元的耦合作用可以将第一节点的电位拉低，从而可以避免第一节点的电位因第一控制单元中的器件的特性偏移导致的升高。当第一节点的电位为低电平时，第二控制单元根据第一节点的电位输出第二控制信号，控制输出单元输出第二电源线提供的第二电源信号作为发光控制信号，从而实现了发光控制电路能够长时间稳定输出高电平，改善了发光控制电路在输出高电平期间由于第一节点的电位升高导致的显示面板出现的闪屏现象。

附图说明

图1为现有的一种发光控制电路的结构示意图；

图2为图1的发光控制电路对应的一种时序图；

图3为图1的发光控制电路的发光控制信号输出端EMOUT输出的发光控制信号EMout的仿真波形图；

图4为本发明实施例提供的一种发光控制电路的结构示意图；

图5为本发明实施例提供的另一种发光控制电路的结构示意图；

图6为图5提供的发光控制电路对应的一种时序图；

图7为本发明实施例提供的另一种发光控制电路的结构示意图；

图8为现有的一种发光控制电路的第二节点电位的时序图；

图9为图7的发光控制电路的第二节点电位被拉低的时序图；

图10为图7的发光控制电路的发光控制电路输出的发光控制信号的仿真波形图；

图11为本发明实施例提供的另一种发光控制电路的结构示意图；

图12为本发明实施例提供的另一种发光控制电路的结构示意图；

图13为本发明实施例提供的另一种发光控制电路的结构示意图；

图14为本发明实施例提供的一种发光控制驱动器的结构示意图；

图15为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种发光控制电路的结构示意图。如图1所示，该发光控制电路包括10T3C，具体包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8、第九薄膜晶体管M9、第十薄膜晶体管M10、第一存储电容Cs1、第二存储电容Cs2和下拉电容Cp。其中，第一薄膜晶体管M1的栅极、第三薄膜晶体管M3的栅极和第二薄膜晶体管M2的第一极与第一时钟信号输入端ECK1电连接，第一薄膜晶体管M1的第一极与初始化信号输入端EIN电连接，第一薄膜晶体管M1的第二端与第二薄膜晶体管M2的栅极电连接，第二薄膜晶体管M2的第二极与第三薄膜晶体管M3的第二极、第四薄膜晶体管M4的栅极、第一存储电容Cs1的第一极和第八薄膜晶体管M8的栅极电连接，第三薄膜晶体管M3的第一极和第十薄膜晶体管M10的第二极与第一电源信号输入端VGL电连接，第四薄膜晶体管M4的第一极、第六薄膜晶体管M6的第一极、第二存储电容Cs2的第一极和第九薄膜晶体管M9的第一极与第二电源信号输入端VGH电连接，第四薄膜晶体管M4的第二极与第五薄膜晶体管M5的第一极电连接，第五薄膜晶体管M5的第二极与第一薄膜晶体管M1的第二极电连接，第五薄膜晶体管M5的栅极、第七薄膜晶体管M7的栅极、第八薄膜晶体管M8的第一极和下拉电容Cp的第二极与第二时钟信号输入端ECK2电连接，第八薄膜晶体管M8的第二极与第一存储电容Cs1的第二极和第七薄膜晶体管M7的第一极电连接，第七薄膜晶体管M7的第二极与第六薄膜晶体管M6的第二极、第二存储电容Cs2的第二极和第九薄膜晶体管M9的栅极电连接，第九薄膜晶体管M9的第二极与第十薄膜晶体管M10的第一极电连接，并作为发光控制电路的发光控制信号输出端EMOUT，第十薄膜晶体管M10的栅极与下拉电容Cp的第一极和第六薄膜晶体管M6的栅极电连接。图1中发光控制电路中的薄膜晶体管均以P型薄膜晶体管为例进行说明。

图2为图1的发光控制电路对应的一种时序图。其中，第一电源信号输入端VGL提供的第一电源信号为低电平，第二电源信号输入端VGH提供的第二电源信号为高电平。Eck1为第一时钟信号输入端ECK1提供的第一时钟信号的时序，Eck2为第二时钟信号输入端ECK2提供的第二时钟信号的时序，Ein为初始化信号输入端EIN提供的初始化信号的时序，EMout为发光控制信号输出端EMOUT的时序。结合图1和图2说明发光控制电路的工作过程。

在第一阶段t11，Ein为高电平，Eck1为低电平，Eck2为高电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3导通，第五薄膜晶体管M5和第七薄膜晶体管M7截止，此时初始化信号Ein通过第一薄膜晶体管M1传输至第二薄膜晶体管M2的栅极，由于初始化信号Ein为高电平，控制第二薄膜晶体管M2和第六薄膜晶体管M6截止，同时Eck2为高电平，因此初始化信号Ein和第二时钟信号Eck2控制第十薄膜晶体管M10截止。第一电源信号Vgl通过第三薄膜晶体管M3传输至第八薄膜晶体管M8的栅极和第四薄膜晶体管M4的栅极，控制第四薄膜晶体管M4和第八薄膜晶体管M8导通。第九薄膜晶体管M9的栅极电位不变，第二存储电容Cs2维持上一帧第九薄膜晶体管M9的栅极的电位，使得第九薄膜晶体管M9截止，因此发光控制信号输出端EMOUT输出上一帧的电平，为低电平。

在第二阶段t12，Ein为高电平，Eck1为高电平，Eck2为低电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3截止，第五薄膜晶体管M5和第七薄膜晶体管M7导通，第四薄膜晶体管M4的栅极电位和第八薄膜晶体管M8的栅极电位通过第一存储电容Cs1维持为低电平，第四薄膜晶体管M4和第八薄膜晶体管M8导通。第二时钟信号Eck2通过第八薄膜晶体管M8传输至第七薄膜晶体管M7，并通过第七薄膜晶体管M7传输至第九晶体管M9的栅极，控制第九晶体管M9导通，使得发光控制信号输出端EMOUT输出第二电源信号输入端VGH提供的第二电源信号Vgh，为高电平。同时第二电源信号Vgh通过第四薄膜晶体管M4和第五薄膜晶体管M5输出至第十薄膜晶体管M10的栅极，控制第十薄膜晶体管M10截止。

在第三阶段t13，Ein为高电平，Eck1为低电平，Eck2为高电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3导通，第二薄膜晶体管M2、第五薄膜晶体管M5、第六薄膜晶体管M6和第七薄膜晶体管M7截止，第二存储电容Cs2维持第九薄膜晶体管M9的栅极电位，控制第九薄膜晶体管M9导通，使得发光控制信号输出端EMOUT输出第二电源信号输入端VGH提供的第二电源信号Vgh，为高电平。初始化信号Ein和第二时钟信号Eck2控制第十薄膜晶体管M10截止。

在第四阶段t14，Ein为低电平，Eck1为高电平，Eck2为低电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3截止，第五薄膜晶体管M5和第七薄膜晶体管M7导通，第四薄膜晶体管M4的栅极电位和第八薄膜晶体管M8的栅极电位通过第一存储电容Cs1维持为低电平，第四薄膜晶体管M4和第八薄膜晶体管M8导通。第二时钟信号Eck2通过第八薄膜晶体管M8传输至第七薄膜晶体管M7，并通过第七薄膜晶体管M7传输至第九晶体管M9的栅极，控制第九晶体管M9导通，使得发光控制信号输出端EMOUT输出第二电源信号输入端VGH提供的第二电源信号Vgh，为高电平。同时第二电源信号Vgh通过第四薄膜晶体管M4和第五薄膜晶体管M5输出至第十薄膜晶体管M10的栅极，控制第十薄膜晶体管M10截止。

在第五阶段t15，Ein为低电平，Eck1为低电平，Eck2为高电平。此时第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第六薄膜晶体管M6和第八薄膜晶体管M8导通，第五薄膜晶体管M5和第七薄膜晶体管M7截止。第二电源信号Vgh通过第六薄膜晶体管M6传输至第九薄膜晶体管M9的栅极，控制第九薄膜晶体管M9截止。初始化信号Ein通过第一薄膜晶体管M1传输至第十薄膜晶体管M10，控制第十薄膜晶体管M10导通，使得发光控制信号输出端EMOUT输出第一电源信号输入端VGL提供的第一电源信号Vgl，为低电平。

当显示面板低灰阶显示，且采用发光控制电路调光时，发光控制电路需要长时间输出高电平，此时初始化信号Ein输出为高电平。当第一时钟信号Eck1为低电平，第一薄膜晶体管M1导通时，初始化信号Ein通过第一薄膜晶体管M1传输至第二薄膜晶体管M2的栅极，从而使得第二薄膜晶体管M2长时间处于正栅压应力下，使得第二薄膜晶体管M2的特性出现偏移，从而使得第四薄膜晶体管M4的栅极第八薄膜晶体管M8的栅极电位升高，第四薄膜晶体管M4和第八薄膜晶体管M8无法导通，第二时钟信号Eck2无法通过第八薄膜晶体管M8传输至第九薄膜晶体管M9的栅极，同时第十薄膜晶体管M10的栅极处于浮动状态，当第二时钟信号Eck2为低电平时，下拉电容Cp耦合第二时钟信号Eck2的低电位至第十薄膜晶体管M10的栅极，使得第十薄膜晶体管M10导通，发光控制信号输出端EMOUT输出低电平，同时第六薄膜晶体管M6导通，第二电源信号Vgh通过第六薄膜晶体管M6传输至第九薄膜晶体管M9的栅极，第九薄膜晶体管M9截止，显示面板出现闪屏现象。图3为图1的发光控制电路的发光控制信号输出端EMOUT输出的发光控制信号EMout的仿真波形图，横坐标为时间，纵坐标为发光控制信号的电压。如图3所示，发光控制信号EMout的高电平输出时间比较短，出现异常。

针对上述技术问题，本发明实施例提供了一种发光控制电路。图4为本发明实施例提供的一种发光控制电路的结构示意图。如图4所示，该发光控制电路包括第一控制单元110、电位维持单元120、第二控制单元130、输出单元140、第一节点150和第二节点160；第一控制单元110用于输出第一控制信号以及控制第一节点150的电位；电位维持单元120与第一节点150和第二时钟信号线CK2电连接；电位维持单元120用于维持第一节点150的电位；第二控制单元130用于输出第二控制信号；输出单元140用于根据第一控制信号和第二控制信号输出发光控制信号，其中时钟信号线至少包括第二时钟信号线CK2。

具体的，发光控制电路可以应用于显示面板中，用于控制显示面板中像素单元的发光时间。第一控制单元110与第一节点150、第一电源线VL、初始化信号线EN、第二电源线VH、第一时钟信号线CK1和第二时钟信号线CK2电连接，第二控制单元130与第一节点150、第二节点160、第一控制单元110、第一电源线VL、第二电源线VH、第二时钟信号线CK2电连接，输出单元140与第二节点160、第二控制单元130、第一电源线VL、第二电源线VH和时钟信号线电连接。第一电源线VL提供的第一电源信号可以为低电平，第二电源线VH提供的第二电源信号可以为高电平。当显示面板低灰阶显示，并采用发光控制电路对显示面板调光时，发光控制电路需要长时间输出高电平。此时第一控制单元110中的器件存在长时间处于正栅压应力状态，特性出现偏移，使得第一节点150的电位升高。电位维持单元120具有耦合作用，且电位维持单元120的一端与第一节点150电连接，另一端与第二时钟信号线CK2电连接。当第一节点150的电位升高时，第二时钟信号线CK2输出的第二时钟信号具有低电平，即第二时钟信号通过电位维持单元120的耦合作用，使得第一节点150的电位降低，从而避免了第一节点150的电位因第一控制单元110中的器件的特性偏移导致的升高。当第一节点150的电位为低电平时，第二控制单元130根据第一节点150的电位输出第二控制信号，控制输出单元140输出第二电源线VH提供的第二电源信号作为发光控制信号，从而实现了发光控制电路能够长时间稳定输出高电平，改善了发光控制电路在输出高电平期间由于第一节点150的电位升高导致的显示面板出现的闪屏现象。

图5为本发明实施例提供的另一种发光控制电路的结构示意图。如图5所示，电位维持模块120包括第一电容C1；第一电容C1的第一极与第一节点150电连接，第一电容C1的第二极与第二时钟信号线CK2电连接。

具体的，电容具有耦合作用。在发光控制电路输出高电平期间，第二时钟信号线CK2存在由高电平变为低电平的跳变。当第一节点150的电位升高时，第二时钟信号线CK2输出的第二时钟信号为低电平时，会通过第一电容C1的耦合作用将第一节点150的电位下拉，从而使得第一节点150的电位降低，第二控制单元130输出第二控制信号控制输出单元140输出第二电源线VH提供的第二电源信号作为发光控制信号，从而实现了发光控制电路能够长时间稳定输出高电平，改善了发光控制电路在输出高电平期间由于第一节点150的电位升高导致的显示面板出现的闪屏现象。

继续参考图5，第一控制单元110包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5；第一晶体管T1的第一极与初始化信号线EN电连接，第一晶体管T1的第二极与第二晶体管T2的栅极电连接，第一晶体管T1的栅极、第三晶体管T3的栅极和第二晶体管T2的第一极与第一时钟信号线CK1电连接，第二晶体管T2的第二极、第三晶体管T3的第二极和第四晶体管T4的栅极与第一节点150电连接，第三晶体管T3的第一极与第一电源线VL电连接，第四晶体管T4的第一极与第二电源线VH电连接，第四晶体管T4的第二极与第五晶体管T5的第一极电连接，第五晶体管T5的栅极与第二时钟信号线CK2电连接，第五晶体管T5的第二极与第一晶体管T1的第二极电连接，用于输出第一控制信号。

具体的，图5示例性的示出了第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5均为P型晶体管。当初始化信号线EN输出的初始化信号为高电平，使得发光控制电路输出高电平。当初始化信号线EN输出的初始化信号为高电平，第一时钟信号线CK1输出的第一时钟信号为低电平时，初始化信号线EN输出的初始化信号通过第一晶体管T1传输至第二晶体管T2的栅极，使第二晶体管T2长时间处于正栅压应力下，第二晶体管T2的特性容易出现偏移，从而使得第一节点150的电位升高。

继续参考图5，第二控制单元130包括第六晶体管T6、第七晶体管T7和第八晶体管T8，第六晶体管T6的栅极与第五晶体管T5的第二极电连接，第六晶体管T6的第一极与第二电源线VH电连接，第六晶体管T6第二极和第七晶体管T7的第二极与第二节点160电连接，用于输出第二控制信号；第七晶体管T7的栅极与第二时钟信号线CK2电连接，第七晶体管T7的第一极与第八晶体管T8的第二极电连接，第八晶体管T8的栅极与第一节点150电连接，第八晶体管T8的第一极与第一电源线VL电连接。

具体的，图5示例性的示出了六晶体管T6、第七晶体管T7和第八晶体管T8均为P型晶体管。当第七晶体管T7和第八晶体管T8导通时，可以使第二节点160提供的第二控制信号为第一电源线VL提供的第一电源信号，即为低电平，从而可以使得输出单元140输出第二电源线VH提供的第二电源信号作为发光控制信号。当第六晶体管T6导通时，可以使第二节点160提供的第二控制信号为第二电源线VH提供的第二电源信号，即为高电平，从而可以使得输出单元140无法输出第二电源线VH提供的第二电源信号作为发光控制信号。

继续参考图5，输出单元140包括第九晶体管T9、第十晶体管T10、第二电容C2和第三电容C3；第九晶体管T9的栅极与第二节点160和第二电容C2的第一极电连接，第九晶体管T9的第一极和第二电容C2的第二极与第二电源线VH电连接，第九晶体管T9的第二极与第十晶体管T10的第一极电连接，用于输出发光控制信号；第十晶体管T10的栅极和第三电容C3的第一极与第六晶体管T6的栅极电连接，第十晶体管T10的第一极与第一电源线VL电连接，第三电容C3的第二极与第二时钟信号线CK2电连接。

具体的，图5示例性的示出了第九晶体管T9和第十晶体管T10均为P型晶体管。当第二节点160提供的第二控制信号为第一电源线VL提供的第一电源信号，即为低电平时，第九晶体管T9导通，从而使得第二电源线VH提供的第二电源信号通过第九晶体管T9输出，作为发光控制信号。当第二节点160提供的第二控制信号为第二电源线VH提供的第二电源信号，即为高电平时，第九晶体管T9截止，第二电源线VH提供的第二电源信号无法通过第九晶体管T9输出。第十晶体管T10的栅极电位由初始化信号线EN、第一时钟信号线CK1和第二时钟信号线CK2提供的信号控制。当第一时钟信号线CK1为低电平，初始化信号线EN提供的初始化信号为低电平，且第二时钟信号线CK2为高电平时，第一晶体管T1导通，初始化信号线EN提供的初始化信号通过第一晶体管T1输出作为第一控制信号，第一控制信号为低电平，控制第十晶体管T10导通。第一电源线VL提供的第一电源信号通过第十晶体管T10输出，作为发光控制信号。当第一时钟信号线CK1为低电平，初始化信号线EN提供的初始化信号为高电平，第二时钟信号线CK2为高/低电平时，第一控制信号为高电平，控制第十晶体管T10截止，第一电源线VL提供的第一电源信号无法通过第十晶体管T10输出。

可选的，第一控制信号控制第十晶体管T10导通，发光控制信号为第一电源线VL提供的第一电源信号；第二控制信号控制第九晶体管T9导通，发光控制信号为第二电源线VH提供的第二电源信号。

图6为图5提供的发光控制电路对应的一种时序图。其中，Vl为第一电源信号线VL提供的第一电源信号的时序，Vh为第二电源信号线VH提供的第二电源信号的时序，ck1为第一时钟信号线CK1提供的第一时钟信号的时序，ck2为第二时钟信号线CK2提供的第二时钟信号的时序，en为初始化信号线EN提供的初始化信号的时序，out为发光控制电路输出的发光控制信号的时序。结合图5和图6说明发光控制电路的工作过程。

需要说明的是，在上一帧工作结束时，发光控制电路输出的发光控制信号控制显示面板中的像素电路发光，因此发光控制信号可以为低电平。

在第一阶段t21，en为高电平，ck1为低电平，ck2为高电平，Vl为低电平，Vh为高电平。此时第一晶体管T1和第三晶体管T3导通，第五晶体管T5和第七晶体管T7截止，第一节点150的电位为低电平。初始化信号en通过第一晶体管T1传输至第二晶体管T2的栅极，由于初始化信号en为高电平，控制第二晶体管T2和第六晶体管T6截止。第二晶体管T2处于正栅压应力状态。同时ck2为高电平，因此初始化信号en和第二时钟信号ck2控制第十晶体管T10截止。第一电源信号Vl通过第三晶体管T3传输至第八晶体管T8的栅极和第四晶体管T4的栅极，控制第四晶体管T4和第八晶体管T8导通。第九晶体管T9的栅极电位不变，第二电容C2维持上一帧第九晶体管T9的栅极的电位，使得第九晶体管T9截止，因此发光控制信号为上一帧的电平，为低电平。

在第二阶段t22，en为高电平，ck1为高电平，ck2为低电平，Vl为低电平，Vh为高电平。此时第一晶体管T1和第三晶体管T3截止，第五晶体管T5和第七晶体管T7导通，第四晶体管T4的栅极和第八晶体管T8的栅极的电位通过第一电容C1维持为低电平，第四晶体管T4和第八晶体管T8导通。第二时钟信号ck2通过第八晶体管T8传输至第七晶体管T7，并通过第七晶体管T7传输至第九晶体管T9的栅极，控制第九晶体管T9导通，使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出，作为发光控制信号，即发光控制信号为高电平。同时第二电源信号Vh通过第四晶体管T4和第五晶体管T5传输至第十晶体管T10的栅极，控制第十晶体管T10截止。在本阶段，ck2为低电平，因此第一节点150的电位可以通过第一电容C1的耦合作用拉低，从而可以保证第八晶体管T8导通，第二时钟信号ck2通过第八晶体管T8传输至第七晶体管T7，并通过第七晶体管T7传输至第九晶体管T9的栅极，控制第九晶体管T9导通，使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出，作为发光控制信号，从而实现了发光控制电路能够长时间稳定输出高电平，避免了发光控制电路在输出高电平期间由于第一节点150的电位升高导致的显示面板出现的闪屏现象。

在第三阶段t23，en为高电平，ck1为低电平，ck2为高电平，Vl为低电平，Vh为高电平。此时第一晶体管T1和第三晶体管T3导通，第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7截止，第一节点150的电位为低电平。第二电容C2维持第九晶体管T9的栅极电位，控制第九晶体管T9导通，使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出，作为发光控制信号，即发光控制信号为高电平。初始化信号en和第二时钟信号ck2控制第十晶体管T10截止。

在第四阶段t24，en为低电平，ck1为高电平，ck2为低电平，Vl为低电平，Vh为高电平。此时第一晶体管T1和第三晶体管T3截止，第五晶体管T5和第七晶体管T7导通，第四晶体管T4的栅极和第八晶体管T8的栅极的电位通过第一电容C1维持为低电平，第四晶体管T4和第八晶体管T8导通。第二时钟信号ck2通过第八晶体管T8传输至第七晶体管T7，并通过第七晶体管T7传输至第九晶体管T9的栅极，控制第九晶体管T9导通，使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出，作为发光控制信号，即发光控制信号为高电平。同时第二电源信号Vh通过第四晶体管T4和第五晶体管T5传输至第十晶体管T10的栅极，控制第十晶体管T10截止。同理，第一节点150的电位可以通过第一电容C1的耦合作用拉低，从而可以保证第八晶体管T8导通，实现了发光控制电路能够长时间稳定输出高电平，避免了发光控制电路在输出高电平期间由于第一节点150的电位升高导致的显示面板出现的闪屏现象。

在第五阶段t25，en为低电平，ck1为低电平，ck2为高电平，Vl为低电平，Vh为高电平。此时第一晶体管T1、第二晶体管T2、第三晶体管T3、第六晶体管T6和第八晶体管T8导通，第五晶体管T5和第七晶体管T7截止，第二电源信号Vh通过第六晶体管T6传输至第九晶体管T9的栅极，控制第九晶体管T9截止。初始化信号en通过第一晶体管T1传输至第十晶体管T10，控制第十晶体管T10导通，使得第一电源线VL提供的第一电源信号Vl通过第十晶体管T10输出，作为发光控制信号，即发光控制信号为低电平。

图7为本发明实施例提供的另一种发光控制电路的结构示意图。如图7所示，输出单元140包括第九晶体管T9、第十晶体管T10、第二电容C2和第三电容C3；第九晶体管T9的栅极与第二节点160和第二电容C2的第一极电连接，第九晶体管T9的第一极与第二电源线VH电连接，第九晶体管T9的第二极与第十晶体管T10的第一极电连接，用于输出发光控制信号；第二电容C2的第二极与时钟信号线电连接，第十晶体管T10的栅极和第三电容C3的第一极与第六晶体管T6的栅极电连接，第十晶体管T10的第一极与第一电源线VL电连接，第三电容C3的第二极与第二时钟信号线CK2电连接，其中，时钟信号线包括第一时钟信号线CK1或第二时钟信号线CK2。

具体的，如图7所示，与图5不同的是，第二电容C2的一端与第二节点160电连接，另一端与时钟信号线电连接。在图7中，第二电容C2的另一端示例性地与第一时钟信号线CK1电连接。在发光控制电路输出的发光控制信号为高电平期间，第一时钟信号线CK1提供的第一时钟信号具有高低电平的跳变。在第一时钟信号由高电平跳变为低电平时，可以拉低第二节点160的电位，从而可以使第九晶体管T9的导通状态更好，从而可以使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出更稳定，即发光控制信号为高电平时更加的稳定，从而改善显示面板的闪屏现象。图8为现有的一种发光控制电路的第二节点电位的时序图，图9为图7的发光控制电路的第二节点电位被拉低的时序图。如图8和图9所示，相对于现有技术的发光控制电路，本发明提供的发光控制电路的第二节点电位可以被拉低至-15V左右，从而可以使得第九晶体管T9导通的更好，使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出更稳定。图10为图7的发光控制电路的发光控制电路输出的发光控制信号的仿真波形图。如图10所示，与图3相比，发光控制信号为高电平时的波形长时间稳定，从而可以避免发光控制电路在输出高电平期间显示面板出现闪屏现象。

需要说明的是，在其他实施例中，第二电容C2的另一端还可以与第二时钟信号线CK2电连接。在发光控制电路输出的发光控制信号为高电平期间，第二时钟信号线CK2提供的第二时钟信号同样具有高低电平的跳变。因此在第二时钟信号由高电平跳变为低电平时，可以拉低第二节点160的电位，从而可以使第九晶体管T9的导通状态更好，从而可以使得第二电源线VH提供的第二电源信号Vh通过第九晶体管T9输出更稳定，即发光控制信号为高电平时更加的稳定，从而改善显示面板的闪屏现象。

图11为本发明实施例提供的另一种发光控制电路的结构示意图。如图11所示，发光控制电路还包括第十一晶体管T11和第十二晶体管T12；第十一晶体管T11的栅极和第十二晶体管T12的栅极与第一电源线VL电连接，第六晶体管T6的栅极通过第十一晶体管T11与第三电容C3的第一极电连接，第二晶体管T2的第二极、第三晶体管T3的第二极和第四晶体管T4的栅极通过第十二晶体管T12与第八晶体管T8的栅极电连接。

具体的，图11中示例性地示出了第十一晶体管T11和第十二晶体管T12为P型晶体管。由于第十一晶体管T11的栅极和第十二晶体管T12的栅极与第一电源线VL电连接，第十一晶体管T11和第十二晶体管T12一直处于导通状态。第八晶体管T8的栅极与第四晶体管T4的栅极通过第十二晶体管T12电连接，可以避免第八晶体管T8的栅极为低电平，尤其为第一电容C1的耦合作用使第八晶体管T8的栅极电位更低时，使得第四晶体管T4的栅极电位比较低，第四晶体管T4的栅源压差过大导致的第四晶体管T4损坏。同理，第十晶体管T10和第六晶体管T6的栅极可以通过第十一晶体管T11电连接，当第十晶体管T10的栅极为低电平，尤其为第三电容C3的耦合作用使第十晶体管T10的栅极电位更低时，可以避免第六晶体管T6的栅极电位比较低，第六晶体管T6的栅源压差过大导致的第六晶体管T6损坏。

图12为本发明实施例提供的另一种发光控制电路的结构示意图。如图12所示，发光控制电路还包括第四电容C4，第四电容C4的第一极与第一晶体管T1的第二极电连接，第四电容C4的第二极与第一时钟信号线CK1电连接。

具体地，第四电容C4与第一晶体管T1的第二极电连接，对第一晶体管T1的第二极的电位具有稳定作用。在发光控制电路工作的第二阶段t22和第四阶段t24，ck1为高电平，ck2为低电平，第一晶体管T1的第二极处于浮动状态，通过第四电容C4的耦合作用使得第一晶体管T1的第二极的电位为高电平，并通过第十一晶体管T11传输至第十晶体管T10的栅极，从而减小此时第三电容C3的耦合作用对第十晶体管T10的影响，使得第十晶体管T10的栅极处于高电平状态，控制第十晶体管T10关闭，从而避免了发光控制电路输出低电平导致的闪屏现象。

在其他实施例中，第四电容C4还可以直接对第十晶体管T10的栅极的电位进行稳定。图13为本发明实施例提供的另一种发光控制电路的结构示意图。如图13所示，发光控制电路还包括第四电容C4，第四电容C4的第一极与第十晶体管T10的栅极电连接，第四电容C4的第二极与第一电源线VL电连接。

具体地，如图13所示，由于第四电容C4的第二极与第一电源线VL电连接，第四电容C4的耦合作用使得第四电容C4的第一极电位比较稳定，即第四电容C4的耦合作用对第十晶体管T10的具有稳定作用，从而减小第三电容C3的耦合作用对第十晶体管T10的栅极电位的影响，提高了发光控制电路输出的发光控制信号稳定性。

本发明实施例还提供一种发光控制驱动器。图14为本发明实施例提供的一种发光控制驱动器的结构示意图。如图14所示，该发光控制驱动器包括至少两级发光控制电路100，至少两级发光控制电路100级联。

具体的，如图14所示，示例性地示出了包括n级发光控制电路100，发光控制电路100包括输入端IN、第一时钟信号端K1、第二时钟信号端K2、高电平输入端V1、低电平输入端V2和信号输出端OUT，第一级发光控制电路100的输入端IN与初始化信号线EN电连接，第i+1(i为大于或等于1且小于n的整数)级发光控制电路100的输入端IN与上一级发光控制电路100的输出端OUT电连接。第j级发光控制电路100的第一时钟信号端K1与第一时钟信号线CK1电连接，第j级发光控制电路100的第二时钟信号端K2与第二时钟信号线CK2电连接，第j+1级发光控制电路100的第一时钟信号端K1与第二时钟信号线CK2电连接，第j+1级发光控制电路100的第二时钟信号端K2与第一时钟信号线CK1电连接。其中，j为大于或等于1，且小于或等于n的奇数或偶数。由此可知，下一级发光控制电路100的初始化信号为上一级发光控制电路100输出的发光控制信号，当上一级发光控制电路100输出发光控制信号后，启动下一级发光控制电路100工作，然后输出发光控制信号，从而实现了发光控制驱动器逐级输出发光控制信号，且能保证每一级发光控制电路100输出的高电平稳定。

本发明实施例还提供一种显示面板。图15为本发明实施例提供的一种显示面板的结构示意图。如图15所示，该显示面板20包括本发明任意实施例提供的发光控制驱动器201。

具体地，显示面板20包括显示区210和非显示区220。显示区210包括像素单元(图中未示出)，发光控制驱动器201设置于非显示区220，发光控制驱动器201为像素单元提供发光控制信号，控制像素单元发光。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种发光控制电路，其特征在于，包括第一控制单元、电位维持单元、第二控制单元、输出单元、第一节点和第二节点；

所述第一控制单元用于输出第一控制信号以及控制所述第一节点的电位；

所述电位维持单元与所述第一节点和第二时钟信号线电连接；所述电位维持单元用于维持所述第一节点的电位；

所述第二控制单元用于输出第二控制信号；

所述输出单元用于根据所述第一控制信号和所述第二控制信号输出发光控制信号，其中所述时钟信号线至少包括所述第二时钟信号线。

2.根据权利要求1所述的发光控制电路，其特征在于，所述电位维持模块包括第一电容；所述第一电容的第一极与所述第一节点电连接，所述第一电容的第二极与所述第二时钟信号线电连接。

3.根据权利要求1所述的发光控制电路，其特征在于，所述第一控制单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；

所述第一晶体管的第一极与初始化信号线电连接，所述第一晶体管的第二极与所述第二晶体管的栅极电连接，所述第一晶体管的栅极、所述第三晶体管的栅极和所述第二晶体管的第一极与第一时钟信号线电连接，所述第二晶体管的第二极、所述第三晶体管的第二极和所述第四晶体管的栅极与所述第一节点电连接，所述第三晶体管的第一极与第一电源线电连接，所述第四晶体管的第一极与第二电源线电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接，所述第五晶体管的栅极与所述第二时钟信号线电连接，所述第五晶体管的第二极与所述第一晶体管的第二极电连接，用于输出所述第一控制信号。

4.根据权利要求3所述的发光控制电路，其特征在于，所述第二控制单元包括第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的栅极与所述第五晶体管的第二极电连接，所述第六晶体管的第一极与所述第二电源线电连接，所述第六晶体管第二极和所述第七晶体管的第二极与所述第二节点电连接，用于输出所述第二控制信号；所述第七晶体管的栅极与所述第二时钟信号线电连接，所述第七晶体管的第一极与所述第八晶体管的第二极电连接，所述第八晶体管的栅极与所述第一节点电连接，所述第八晶体管的第一极与所述第一电源线电连接。

5.根据权利要求4所述的发光控制电路，其特征在于，所述输出单元包括第九晶体管、第十晶体管、第二电容和第三电容；

所述第九晶体管的栅极与所述第二节点和所述第二电容的第一极电连接，所述第九晶体管的第一极和所述第二电容的第二极与所述第二电源线电连接，所述第九晶体管的第二极与所述第十晶体管的第一极电连接，用于输出发光控制信号；所述第十晶体管的栅极和所述第三电容的第一极与所述第六晶体管的栅极电连接，所述第十晶体管的第一极与所述第一电源线电连接，所述第三电容的第二极与所述第二时钟信号线电连接。

6.根据权利要求4所述的发光控制电路，其特征在于，所述输出单元包括第九晶体管、第十晶体管、第二电容和第三电容；

所述第九晶体管的栅极与所述第二节点和所述第二电容的第一极电连接，所述第九晶体管的第一极与所述第二电源线电连接，所述第九晶体管的第二极与所述第十晶体管的第一极电连接，用于输出发光控制信号；所述第二电容的第二极与时钟信号线电连接，所述第十晶体管的栅极和所述第三电容的第一极与所述第六晶体管的栅极电连接，所述第十晶体管的第一极与所述第一电源线电连接，所述第三电容的第二极与所述第二时钟信号线电连接，其中，所述时钟信号线包括第一时钟信号线或第二时钟信号线。

7.根据权利要求5或6所述的发光控制电路，其特征在于，还包括第十一晶体管和第十二晶体管；

所述第十一晶体管的栅极和所述第十二晶体管的栅极与所述第一电源线电连接，所述第六晶体管的栅极通过所述第十一晶体管与所述第三电容的第一极电连接，所述第二晶体管的第二极、所述第三晶体管的第二极和所述第四晶体管的栅极通过所述第十二晶体管与所述第八晶体管的栅极电连接。

8.根据权利要求7所述的发光控制电路，其特征在于，还包括第四电容；

所述第四电容的第一极与所述第一晶体管的第二极电连接，所述第四电容的第二极与所述第一时钟信号线电连接；或者，

所述第四电容的第一极与第十晶体管的栅极电连接，所述第四电容的第二极与所述第一电源线电连接。

9.一种发光控制驱动器，其特征在于，包括至少两级权利要求1-8任一项所述的发光控制电路，至少两级所述发光控制电路级联。

10.一种显示面板，其特征在于，包括权利要求9所述的发光控制驱动器。

Images