CN113647019A - 半导体开关的线路布置 - Google Patents

半导体开关的线路布置 Download PDF

Info

Publication number
CN113647019A
CN113647019A CN202080027033.9A CN202080027033A CN113647019A CN 113647019 A CN113647019 A CN 113647019A CN 202080027033 A CN202080027033 A CN 202080027033A CN 113647019 A CN113647019 A CN 113647019A
Authority
CN
China
Prior art keywords
gate
diode
capacitor
semiconductor switch
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080027033.9A
Other languages
English (en)
Inventor
露西娅·希尔施
贝恩德·罗佩尔特
托马斯·施温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN113647019A publication Critical patent/CN113647019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体开关(T1)的线路布置(1)，该线路布置包括栅极(G)、集电极(C)或漏极和发射极(E)或源极，其中，线路布置(1)在栅极(G)与集电极(C)或漏极之间包括电容器(C1)，其中，与电容器(C1)串联地设置有由电阻(R3)和二极管(V2)组成的并联电路。

Description

半导体开关的线路布置
技术领域
本发明公开了一种半导体开关的线路布置。
背景技术
在半导体、例如IGBTs、MOSFETs等的开关中出现电压开关边沿(du/dt)。该电压开关边沿大多非线性地延伸，使得一方面必须考虑最大电压梯度(du/dt_max)并且另一方面必须考虑平均电压梯度(例如10％-90％值)，以用于IGBT调谐(栅极电阻调谐)。
对于确定的应用必须限制功率半导体中的最大电压梯度，因为过高的电压边沿造成有关电磁兼容性(EMV)方面的问题，以及在功率电子开关中能够导致可能的连接至绕组的机器的损坏。
在简单的驱控电路、例如仅具有栅极电阻的驱控电路中，为了调整最大电压梯度而适配栅极电阻。如果通过栅极电阻限制最大电压梯度，那么平均电压梯度也变得平缓。平缓的开关行为导致半导体开关中的升高的开关损耗，这在相同的冷却系统中对半导体开关和变流器的寿命起到负面的作用。
目的在于，在开关时减少电压梯度的最大值，而不影响平均电压梯度，即使得开关边沿线性化。
从现有技术中已知的是，如图1所示，对此在集电极C与栅极G之间布置电容器C1。负载回路中的电压边沿经由电容器C1引起移位电流，该移位电流回到栅极G上并且栅极因此充电或放电，使得栅极抵消了开关边沿(负反馈)。
由此能够将电压边沿以调节方式设置到近乎某值上。
图1所示的由V1、Rg1和Rg2组成的栅极电阻线路布置用于形成两个相互独立的栅极电阻Rg_on(Rg1平行于Rg2)和Rg_off(＝Rg1)。栅极电阻的退耦也影响在相反电流方向中的二极管。
然而，通过附加的电容C1以同样方式影响接通和关断。在确定的半导体(例如新一代的IGBTs)中用于接通的优化的电容值引起开关过程的变缓，该变缓必须利用更小的栅极电阻补偿。这导致在大多数情况下在关断时的相同的开关边沿，然而在损耗方面并没有带来改进并且导致了更高的切断过压。
该问题直到现在仅利用高花销并且昂贵的驱动电路(例如具有调节的电流源的驱动电路)所掌控。在简单的栅极驱动电路中关闭在接通与关断之间的匹配。在该情况下不能够实现优化的设置。
发明内容
本发明的目的在于，给出一种用于半导体开关的改进的线路布置。
根据本发明，该目的通过具有权利要求1或权利要求7所述的特征的线路布置实现。
本发明的有利的设计方案是从属权利要求的内容。
根据本发明的第一观点提出包括栅极、集电极或漏极和发射极或源极的半导体开关的线路布置，其中，线路布置在栅极与集电极或漏极之间包括电容器，其中，与电容器串联地设置有由电阻和二极管组成的并联电路。
在一个实施方式中，二极管连接在从栅极离开的电流方向上。因此，仅影响和/或改进半导体开关的接通行为。
在一个实施方式中，二极管连接在向着栅极的电流方向上。因此，仅影响和/或改进半导体开关的关断行为。
在一个实施方式中，二极管连接在从栅极离开的电流方向上，其中，由电容器、电阻和二极管组成的布置与由另外的电容器、另外的电阻和另外的二极管组成的另外的布置并联连接，其中，与另外的电容器串联地设置有由另外的电阻和另外的二极管组成的并联电路，其中，另外的二极管紧邻在向着栅极的电流方向上。因此，(相互独立地)影响和/或改进半导体开关的接通行为和关断行为。
在一个实施方式中，将另外的电容器与电阻和二极管并联连接。
根据本发明的第二观点提出包括栅极、集电极或漏极和发射极或源极的半导体开关的线路布置，其中，线路布置在栅极与集电极或漏极之间包括电容器，其中，与电容器并联地设置电路，在该电路中二极管与由电阻和另外的电容器组成的并联电路串联连接。
在此，二极管能够连接在从栅极离开或向着栅极的电流方向上。
在一个实施方式中，设置栅极电阻线路布置，该栅极电阻线路布置包括连接在栅极上的第一栅极电阻，该第一栅极电阻并联于由第二栅极电阻和栅极二极管组成的串联电路，其中，连接栅极二极管，使得该栅极二极管允许到栅极的电流。
在一个实施方式中，放电电阻与电容器或二极管并联连接。
在一个实施方式中，半导体开关构造为IGBT或MOSFET。
本发明的优点在于更好地利用半导体开关，前提通过：
接通行为和关断行为的退耦以及最大开关边沿和平均开关边沿的分开的适配。
由此造成：
-功率半导体的更低的切断过压
-更小的开关损耗
-改进的电磁兼容性(EMV)
-基于功率半导体更小的损失功率，变流器可能的更紧凑的结构。
附图说明
结合下述联系附图详细阐述的实施例的说明，清楚和明白易懂地解释了本发明的上述特性、特征和优点以及实现的方式和方法。在此示出：
图1是现有技术已知的半导体开关的线路布置，
图2是半导体开关的线路布置的第一实施方式，
图3是半导体开关的线路布置的第二实施方式，
图4是半导体开关的线路布置的第三实施方式，
图5是半导体开关的线路布置的第四实施方式，
图6是半导体开关的线路布置的第五实施方式，
图7是半导体开关的线路布置的第六实施方式，
图8是半导体开关的线路布置的第七实施方式。
在所有的附图中相互对应的部分设有相同的附图标记。
具体实施方式
图1示出了从现有技术已知的半导体开关T1的线路布置1。半导体开关T1例如是场效应晶体管、特别是MOSFET或IGBT，并且具有栅极G、集电极C和发射极E。在集电极C与栅极G之间布置电容器C1。这形成了由第一栅极电阻Rg1、第二栅极电阻Rg2和栅极二极管V1组成的栅极线路布置，该栅极线路布置如上在导语中实施的那样象征栅极电阻。
图2示出了半导体开关T1的线路布置1的第一实施方式。
半导体开关T1例如是场效应晶体管、特别是MOSFET或IGBT，并且具有栅极G、集电极C和发射极E。在集电极C与栅极G之间布置电容器C1。这形成了由第一栅极电阻Rg1、第二栅极电阻Rg2和栅极二极管V1组成的栅极线路布置，该栅极线路布置如上在导语中实施的那样象征栅极电阻。然而与图1不同的是，在集电极C与栅极G之间与电容器C1串联地设置有由电阻R3和二极管V2组成的并联电路，其中，二极管V2连接在从栅极G离开的电流方向上。
通过添加二极管V2，使得电容器C1对接通和关断的干涉相互退耦。利用图2所示的实施方式仅影响和/或改进接通行为。
电阻R3用于给电容器C1放电，当通过在二极管的截止方向上的运行，这通过二极管V2不能实现的时候。
二极管V2的定位确定，线路布置1在半导体开关T1接通或关断时是否起作用。
图3示出了半导体开关T1的线路布置1的第二实施方式。
线路布置1类似图2所示的线路布置1。然而其区别在于，二极管V2连接在向着栅极G的电流方向上。
通过添加二极管V2使得电容器C1对接通和关断的干涉相互退耦。利用图3所示的实施方式仅影响和/或改进关断行为。
电阻R3用于给电容器C1放电，当通过在二极管的截止方向上的运行，这通过二极管V2不能实现的时候。
图4示出了半导体开关T1的线路布置1的第三实施方式。
线路布置1结合了在图2和图3中示出的线路布置1。
在集电极C与栅极G之间，与电容器C1串联地设置有由电阻R3和二极管V2组成的并联电路。其中，二极管V2连接在从栅极G离开的电流方向上。由电容器C1、电阻R3和二极管V2组成的布置与由另外的电容器C2、另外的电阻R4和另外的二极管V3组成的另外的布置并联连接，其中，另外的电容器C2例如紧邻在集电极C处并且与另外的电容器C2串联地设置有由另外的电阻R4和另外的二极管V3组成的并联电路，其中，另外的二极管V3连接在向着栅极G的电流方向上。
利用图4示出的实施方式相互分开地影响和/或改进接通行为和关断行为。
图5示出了半导体开关T1的线路布置1的第四实施方式。
线路布置1类似图3所示的线路布置1。其区别在于，将另外的电容器C2与电阻R3和二极管V2并联连接。
图6示出了半导体开关T1的线路布置1的第五实施方式。
线路布置1类似图2所示的线路布置1。其区别在于，将另外的电容器C2与电阻R3和二极管V2并联连接。
图7示出了半导体开关T1的线路布置1的第六实施方式。
线路布置1类似图1所示的线路布置1。然而其区别在于设置与电容器C1并联的电路，其中，二极管V2与由电阻R3和另外的电容器C2组成的并联电路串联。在此，二极管V2连接在向着栅极G的电流方向上。
图8示出了半导体开关T1的线路布置1的第七实施方式。
线路布置1类似图1所示的线路布置1。然而其区别在于设置与电容器C1并联的电路，其中，二极管V2与由电阻R3和另外的电容器C2组成的并联电路串联。在此，二极管V2连接在从栅极G离开的电流方向上。
在一个实施方式中，电阻R3与另外的电容器C2或二极管V2并联。
尽管通过优选的实施例在细节上详细地阐述并描述了本发明，但本发明并不局限于所公开的实例，并且其它的变体方案能够由本领域技术人员推导出，这并不脱离本发明的保护范围。

Claims (10)

1.一种半导体开关(T1)的线路布置(1)，所述线路布置包括栅极(G)、集电极(C)或漏极和发射极(E)或源极，其中，所述线路布置(1)在栅极(G)与集电极(C)或漏极之间包括电容器(C1)，其中，与所述电容器(C1)串联地设置有由电阻(R3)和二极管(V2)组成的并联电路。
2.根据权利要求1所述的线路布置(1)，其中，所述二极管(V2)连接在从所述栅极(G)离开的电流方向上。
3.根据权利要求1所述的线路布置(1)，其中，所述二极管(V2)连接在向着所述栅极(G)的电流方向上。
4.根据权利要求2所述的线路布置(1)，其中，由所述电容器(C1)、所述电阻(R3)和所述二极管(V2)组成的布置与由另外的电容器(C2)、另外的电阻(R4)和另外的二极管(V3)组成的另外的布置并联连接，其中，与所述另外的电容器(C2)串联地设置有由所述另外的电阻(R4)和所述另外的二极管(V3)组成的并联电路，其中，所述另外的二极管(V3)连接在向着所述栅极(G)的电流方向上。
5.根据权利要求3所述的线路布置(1)，其中，另外的电容器(C2)与所述电阻(R3)和所述二极管(V2)并联连接。
6.根据权利要求2所述的线路布置(1)，其中，另外的电容器(C2)与所述电阻(R3)和所述二极管(V2)并联连接。
7.一种半导体开关(T1)的线路布置(1)，所述线路布置包括栅极(G)、集电极(C)或漏极和发射极(E)或源极，其中，所述线路布置(1)在所述栅极(G)与所述集电极(C)或所述漏极之间包括电容器(C1)，其中，与所述电容器(C1)并联地设置有电路，在所述电路中二极管(V2)与由电阻(R3)和另外的电容器(C2)组成的并联电路串联连接。
8.根据权利要求7所述的线路布置(1)，其中，所述二极管(V2)连接在从所述栅极(G)离开或向着所述栅极(G)的电流方向上。
9.根据前述权利要求中任一项所述的线路布置(1)，其中，设置栅极电阻线路布置，所述栅极电阻线路布置包括连接在所述栅极(G)处的第一栅极电阻(Rg1)，所述第一栅极电阻与由第二栅极电阻(Rg2)和栅极二极管(V1)组成的串联电路并联连接，其中，所述栅极二极管(V1)连接在向着所述栅极(G)的电流方向上。
10.根据前述权利要求中任一项所述的线路布置(1)，其中，所述半导体开关(T1)构造为IGBT或MOSFET。
CN202080027033.9A 2019-04-01 2020-02-26 半导体开关的线路布置 Pending CN113647019A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19166563.7 2019-04-01
EP19166563.7A EP3719997A1 (de) 2019-04-01 2019-04-01 Beschaltung eines halbleiterschalters
PCT/EP2020/055036 WO2020200591A1 (de) 2019-04-01 2020-02-26 Beschaltung eines halbleiterschalters

Publications (1)

Publication Number Publication Date
CN113647019A true CN113647019A (zh) 2021-11-12

Family

ID=66049078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080027033.9A Pending CN113647019A (zh) 2019-04-01 2020-02-26 半导体开关的线路布置

Country Status (4)

Country Link
US (1) US11349473B2 (zh)
EP (2) EP3719997A1 (zh)
CN (1) CN113647019A (zh)
WO (1) WO2020200591A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3485409D1 (de) * 1983-10-28 1992-02-13 Hitachi Ltd Halbleiterschaltvorrichtung.
US5376831A (en) * 1993-09-24 1994-12-27 International Business Machines Corporation Power switch circuit providing linear voltage rise
DE19507408A1 (de) * 1995-03-03 1996-09-05 Kiepe Bahn Elektrik Gmbh Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern
JP3263317B2 (ja) * 1996-06-18 2002-03-04 株式会社東芝 スイッチングモジュールおよびモジュールを用いた電力変換器
DE19634612A1 (de) * 1996-08-27 1998-03-12 Siemens Ag Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters
DE19740540C1 (de) * 1997-09-15 1999-03-18 Siemens Ag Schaltungsanordnung zur Begrenzung von Überspannungen bei Leistungshalbleitern
JP3900220B2 (ja) * 1997-10-28 2007-04-04 株式会社安川電機 ３レベル中性点クランプ式インバータ回路を有するインバータ装置
JP3665934B2 (ja) * 2001-08-03 2005-06-29 株式会社日立製作所 ３レベルインバータ装置
TWI243002B (en) * 2004-02-10 2005-11-01 Lien Chang Electronic Entpr Co Circuit using push-pull controlling chip to drive full-bridge inverter
US7173836B2 (en) * 2004-09-08 2007-02-06 Lien Chang Electronic Enterprise Co., Ltd. Circuit making use of push/pull-type control chip to drive half bridge-type inverter circuit
EP2975621A1 (en) * 2014-07-15 2016-01-20 Siemens Aktiengesellschaft Capacitor bank
CN105991004B (zh) * 2015-01-30 2019-06-11 台达电子工业股份有限公司 变换器系统、半导体开关驱动电路及方法

Also Published As

Publication number Publication date
EP3719997A1 (de) 2020-10-07
WO2020200591A1 (de) 2020-10-08
US20220094352A1 (en) 2022-03-24
EP3915193B1 (de) 2023-02-15
EP3915193A1 (de) 2021-12-01
US11349473B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
US8723591B2 (en) Method for driving IGBT
JP6483997B2 (ja) パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置
US9041456B2 (en) Power semiconductor device
US10063224B2 (en) Driver circuit and semiconductor module having same
JP3598933B2 (ja) 電力変換装置
US9083333B2 (en) Switching circuit
JP5925364B2 (ja) 電力用半導体装置
JP5767734B2 (ja) 電力用半導体装置
EP3832866B1 (en) Overcurrent protection circuit and switching circuit
JP2017220861A (ja) ゲート駆動回路
CN111869068A (zh) 开关装置以及开关装置的控制方法
JP5704105B2 (ja) 半導体装置
CN113647019A (zh) 半导体开关的线路布置
CN113169731B (zh) 功率开关布置
US20120256493A1 (en) Switching device and switching module
US11646730B2 (en) Driver circuit for switching edge modulation of a power switch
US20230179199A1 (en) Drive circuit
US20220149839A1 (en) Semiconductor device
US20220006453A1 (en) Switching device, voltage supply system, method for operating a switching device and production method
US11444616B2 (en) Adaptive switch speed control of power semiconductors
WO2022153521A1 (ja) 半導体電力変換装置
US20230412154A1 (en) Gate drive circuit, and semiconductor breaker
JP2023028645A (ja) パワー半導体モジュール、並びにそれを用いたモータ駆動システム
JP2020061675A (ja) スイッチング回路
JP5211920B2 (ja) インバータ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination