CN113644135A - 场效晶体管及其制造方法 - Google Patents

场效晶体管及其制造方法 Download PDF

Info

Publication number
CN113644135A
CN113644135A CN202010391505.0A CN202010391505A CN113644135A CN 113644135 A CN113644135 A CN 113644135A CN 202010391505 A CN202010391505 A CN 202010391505A CN 113644135 A CN113644135 A CN 113644135A
Authority
CN
China
Prior art keywords
region
layer
gate structure
structure layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010391505.0A
Other languages
English (en)
Other versions
CN113644135B (zh
Inventor
邢溯
邱崇益
姚海标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010391505.0A priority Critical patent/CN113644135B/zh
Priority to US16/907,001 priority patent/US11329161B2/en
Publication of CN113644135A publication Critical patent/CN113644135A/zh
Priority to US17/705,376 priority patent/US11804550B2/en
Priority to US17/705,380 priority patent/US11799031B2/en
Application granted granted Critical
Publication of CN113644135B publication Critical patent/CN113644135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种场效晶体管及其制造方法，其中该场效晶体管包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层的所述第二区域包含导电型结部分。

Description

场效晶体管及其制造方法
技术领域
本发明涉及一种半导体制造技术，且特别是涉及场效晶体管的结构及其制造方法。
背景技术
半导体制造的技术的发展中，制造过程可以采用绝缘体上覆硅(silicon-on-insulator,SOI)基板来制造半导体组件。绝缘层上覆硅基板有薄的半导体层，例如硅层，可以提供组件的半导体特性，例如提供场效晶体管的通道效应。
对于传统以绝缘体上覆硅基板制造的场效晶体管，对应栅极结构的位置的两侧，在栅极结构下方的硅层包括源极区域、漏极区域以及在源极区域与漏极区域之间的主体区域(body region)。主体区域提供晶体管的信道。
基于绝缘体上覆硅基板的制造，主体区域的电压可能是浮置(floating)状态，如此可以能造成晶体管的临界电压不稳定，而影响晶体管的性能。避免主体区域的电压是浮置状态的方法，可以对主体区域施加一个电压，以控制临界电压。
一般的方式可采用在栅极结构的栅极层的端部形成，一个导电型结部分(conductive-type junction portion)。以N型金属氧化物半导体(MOS)晶体管为例，其的栅极是N型，在其端部的小区域是另一个导电型，即是P型，而产生NP结当作电阻器而产生电阻的效果。配合主体区域的电压，此NP结可以改善绝缘体上覆硅基板的场效晶体管的操作性能。相似地，对于P型金属氧化物半导体(MOS)晶体管，是形成PN结。
栅极一般要制造形成含有NP或是PN结的结构，其另一个导电型的区域可能会暂用大的面积。如果此晶体管用于存储元件电路时，因为大数量的使用，栅极要产生NP结所增加的使用面积，累积后更会造成实质占用组件面积。
基于绝缘体上覆硅基板，如何在栅极结构形成NP或是PN结是技术研发所需要考虑的因素其一。
发明内容
本发明提出场效晶体管的结构及其制造方法，在以绝缘层上覆硅基板为基础来制造过程中，可以在有效再栅极结构上形成NP或PN的导电型结部分，而提供电阻器的效果。
在一实施例，本发明提供一种场效晶体管结构，包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层的所述第二区域包含导电型结部分。
在一实施例，对于所述的场效晶体管结构，所述栅极结构层的所述第二区域包含第一部分及第二部分，来自所述栅极结构层的所述第一区域以及所述第二区域的第一部分是第二导电型，所述第二部分是第一导电型且邻接于所述第一部分。
在一实施例，对于所述的场效晶体管结构，所述硅层包括:所述第一导电型的阱区，在所述栅极结构层的所述第一区域及所述栅极结构层的所述第二区域的所述第一部分的下方；所述第一导电型的扩散区域，在所述栅极结构层的所述第二区域的所述第二部分的下方；及所述第一导电型的端点区域，邻接于所述扩散区域且在所述栅极结构层的外部。
在一实施例，对于所述的场效晶体管结构，其还包括连接结构在所述端点区域上。
在一实施例，对于所述的场效晶体管结构，所述端点区域的第一掺杂浓度高于所述阱区的第二掺杂浓度，所述扩散区域的第三掺杂浓度在所述第一掺杂浓度与所述第二掺杂浓度之间。
在一实施例，对于所述的场效晶体管结构，在所述沟槽隔离结构对应所述第二区域的所述两边的两个所述沟槽隔离结构之间的距离是小于所述栅极结构层的线宽。
在一实施例，对于所述的场效晶体管结构，所述距离相对于所述线宽是在0.4到0.7的范围内。
在一实施例，对于所述的场效晶体管结构，所述栅极结构层包括叠置的栅极绝缘层及栅极层。
在一实施例，对于所述的场效晶体管结构，所述栅极层是多晶硅。
在一实施例，对于所述的场效晶体管结构，在所述栅极结构层的所述第二区域的所述导电型结部分，依照所述栅极结构层的所述第一区域的导电型，是NP结部分或是PN结部分。
在一实施例，本发明也提供一种制造场效晶体管的方法。此方法包括提供硅层，其中所述硅层有一部分是在相邻两个沟槽隔离结构之间。形成线状的栅极结构层在所述硅层上，包含第一区域及与所述第一区域相邻接的第二区域，所述栅极结构层的所述第二区域重叠覆盖所述硅层与所述沟槽隔离结构。形成沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构，所述第二区域从所述第一区域依续有第一部分与第二部分。进行第一注入工艺，将第一型掺质至少注入到所述栅极结构层的所述第二区域。进行第二注入工艺，将第二型掺质至少注入到所述硅层以形成源极区域与漏极区域在所述栅极结构对应所述第一区域的两边，其中不包含所述第二区域的所述栅极结构也被注入，如此相对所述第二区域构成导电型结部分。
在一实施例，对于所述的制造场效晶体管的方法，所述栅极结构层的所述第二区域的第二部分是第一导电型，所述栅极结构层的所述第一区域以及所述第二区域的所述第一部分是第二导电型。
在一实施例，对于所述的制造场效晶体管的方法，所述硅层包括所述第一导电型的阱区，在所述栅极结构层的所述第一区域及所述栅极结构层的所述第二区域的所述第一部分的下方。所述第一导电型的扩散区域在所述栅极结构层的所述第二区域的所述第二部分的下方。所述第一导电型的端点区域，邻接于所述扩散区域且在所述栅极结构层的外部。
在一实施例，对于所述的制造场效晶体管的方法，还包括形成连接结构在所述端点区域上。
在一实施例，对于所述的制造场效晶体管的方法，所述端点区域的第一掺杂浓度高于所述阱区的第二掺杂浓度，所述扩散区域的第三掺杂浓度在所述第一掺杂浓度与所述第二掺杂浓度之间。
在一实施例，对于所述的制造场效晶体管的方法，在所述沟槽隔离结构对应所述第二区域的所述两边的两个所述沟槽隔离结构之间的距离是小于所述栅极结构层的线宽。
在一实施例，对于所述的制造场效晶体管的方法，所述距离相对于所述线宽是在0.4到0.7的范围内。
在一实施例，对于所述的制造场效晶体管的方法，所形成的所述栅极结构层包括叠置的栅极绝缘层及栅极层。
在一实施例，对于所述的制造场效晶体管的方法，所述栅极层是多晶硅。
在一实施例，对于所述的制造场效晶体管的方法，在所述栅极结构层的所述第二区域的所述导电型结部分，依照所述栅极结构层的所述第一区域的导电型，是NP结部分或是PN结部分。
在一实施例，本发明也提供一种场效晶体管结构，包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层第一区域的所述第二区域是不同导电型。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依据一实施例，场效晶体管的上视结构透视示意图；
图2是依据一实施例，在图1中的切割线A-A’的剖面结构示意图；
图3是依据一实施例，在图1中的切割线B-B’的剖面结构示意图；
图4是依据一实施例，在图1中的切割线C-C’的剖面结构示意图；
图5是依据一实施例，在图1中的切割线D-D’的剖面结构示意图；及
图6是依据一实施例，场效晶体管的剖面结构示意图。
附图标号说明
30:缘体覆硅基板
40:绝缘层
50:沟槽隔离结构
100:硅层
102:栅极结构层
102a:第一区域
102b:第二区域
104:第一掺杂区域
106:第二掺杂区域
108、110:掺杂区域
112a、112b:区域
114:掺杂区域
116:连接结构
118:扩散区域
120:栅极绝缘层
122:掺杂区域
具体实施方式
本发明是涉及场效晶体管及其制造方法。场效晶体管例如是以绝缘体上覆硅基板来制造，晶体管的栅极结构会形成导电型结，以提供电阻效应，可以减少基板中提供通道的硅层的浮置所造成电压不稳定的现象。
以下举多个实施例来说明本发明，但是本发明不限于所举的多个实施例。另外，多个实施例之间也可以相互结合，而不限于个别的实施例。
图1是依据一实施例，场效晶体管的上视结构透视示意图。图2是依据一实施例，在图1中的切割线A-A’的剖面结构示意图。图3是依据一实施例，在图1中的切割线B-B’的剖面结构示意图。图4是依据一实施例，在图1中的切割线C-C’的剖面结构示意图。图5是依据一实施例，在图1中的切割线D-D’的剖面结构示意图。
参阅图1与图2或是图1与图3，在一实施例中，场效晶体管结构包括绝缘体覆硅基板30的硅层100。图2与图3的掺杂方式会在后面描述。就一般的绝缘体上覆硅基板30，其会包含绝缘层40以及在绝缘层40上的硅层100。绝缘层40一般例如是先形成在基础基板上，于此省略其描述。在绝缘层40形成相对较薄的硅层100。硅层100可以先进行初始的掺杂。以N型晶体管为例，硅层100先进行P型初始的掺杂。硅层100在栅极结构层102下的P型的掺杂区域122，也是掺杂阱区包含晶体管的信道区域。
硅层100依照需要还会有其它的掺杂区域114以及在硅层100中的沟槽隔离结构50。另外，连接结构116也会形成在对应的区域，以提供操作电压。本发明不限于所举的方式。以下再较详描述。
在一实施例，线状的栅极结构层102设置在硅层100上。栅极结构层102包含第一区域102a及与所述第一区域102a相邻接的第二区域102b。栅极结构层102的第一区域102a是晶体管的主体。于此，栅极结构层102包含例如是多晶硅的栅极层以及栅极绝缘层120。栅极结构层102的两边的硅层100会后续形成源/漏掺杂区域108、110，提供晶体管所需要的源极区域108与漏极区域110，如后面会较详细描述。
在一实施例，栅极结构层102的第二区域102b，例如是用于形成导电型结(conductive-type junction)，其例如是NP结，其如后面图5所示的结构，可以提供电阻器。
沟槽隔离结构50会形成在硅层100中，用以在硅层100定义出所需要的掺杂区域。在一实施例，栅极结构层102的第二区域102b维持相同的线宽，如此栅极结构层102的第二区域102b不会向侧边的外侧沿伸，不需要占用更多的面积。第二区域102b要保留后续形成电阻器而不是用晶体管的本体，从图2或是图3的剖面结构可以看出，沟槽隔离结构50是沿伸到栅极结构层102的下方，与栅极结构层102重叠。
在完成晶体管的栅极结构层102的形成后，后续会进行注入工艺，以将所要导电型的掺质注入到硅层100与栅极结构层102的预定区域。硅层100整体可以区分为第一掺杂区域104以及第二掺杂区域106。第一掺杂区域104与第二掺杂区域106所掺杂的导电型不同。以形成N型晶体管为例，第一掺杂区域104针对晶体管的主体，掺杂N导电型的掺质。第二掺杂区域106掺杂P导电型的掺质。
在一实施例，第一掺杂区域104与第二掺杂区域106的交界是落在栅极结构层102的第二区域102b，如此在栅极结构层102的第二区域102b可以形成NP结。掺杂结构可以参阅图2到图5，分别在切割线AA'，BB'、CC'、DD'的剖面结构。
如图2所示，栅极结构层102的第一区域102a是对应第一掺杂区域104，因此栅极结构层102在第一区域102a的导电型在一实施例是N，其掺杂浓度以N+表示。如图3所示，栅极结构层102的第二区域102b是对应第二掺杂区域106，因此栅极结构层102在第二区域102b的导电型是P，其掺杂浓度以P+表示。在硅层100的掺杂区域122被栅极结构层102覆盖当作晶体管的信道区域而维持P导电型。
参阅图1与图4，在切割线CC'上，源/漏掺杂区域108、110是在第一掺杂区域104的范围，是N导电型。掺杂浓度是依照源/漏掺杂区域108、110所需要的浓度N+。源/漏掺杂区域108、110是在栅极结构层102的两边。基于绝缘体上覆硅基板的制造，源/漏掺杂区域108、110也是属于硅层100的一部分与掺杂区域122邻接。
参阅图1与图5，在切割线DD'上，栅极结构层102是在基板的硅层100上，例如覆盖在硅层100的沟槽隔离结构50与掺杂区域122。从图5可以看出，栅极结构层102的第一区域102a是N+的N型掺杂浓度。栅极结构层102的第二区域102b，依照第一掺杂区域104与第二掺杂区域106的分配，其界面是落在第二区域102b，因此第二区域102b区分成二个区域112a、112b。区域112b与栅极结构层102的第一区域102a相邻接，都是N+。区域112a是栅极结构层102的端部，其导电型与浓度以P+表示，是根据第二掺杂区域106的掺杂所决定。如此，栅极结构层102的第二区域102b构成NP结，在晶体管操作时可以提供电阻的作用。
于此，硅层100中的掺杂区域114在设置上是属于第二掺杂区域106，接受P型掺质的注入，其浓度以P+表示。被栅极结构层102覆盖的掺杂区域122，大部分仍维持初始掺杂的浓度P，其相对浓度P+是较低。由于浓度P+高于浓度P，其在界面会构成扩散区域118，其浓度以P-表示，是在浓度P+与浓度P之间，进一步提升晶体管的性能。
在一实施例中，栅极结构层102在第二区域102b形成NP结的结构，在操作时配合连接结构116对掺杂区域114施加电压，可提供电阻器的功效，可以使提升通道的稳定，例如可以使临界电压稳定而提升晶体管的性能。
另外，栅极结构层102在第二区域102b形成NP结的结构，其可以维持栅极结构层102的线宽，不需要往侧面沿伸而占用更多面积。如此的晶体管结构，例如可以应用在存储器的电路中，其需要大量的逻辑电路组件，因此可以有效减少整体的使面积。
在一实施例，栅极结构层102在第二区域102b要形成NP结的方式不限于前面所举的方式。图6是依据一实施例，场效晶体管的剖面结构示意图。
参阅图6，根据图5的结构，栅极结构层102在第二区域102b所要形成的NP结可以有其它方式，例如第二区域102b可以维持都是P+的掺杂。也就是，例如栅极结构层102的第一区域102a与第二区域102b可以是不同的导电型，其界面构成NP结。栅极结构层102的第二区域102b例如是图3的剖面结构。栅极结构层102的第二区域102b仍会覆盖在两侧的沟槽隔离结构50的一部分。
本发明提出的场效晶体管，其电压操作端点例如包括源极、漏极、栅极以及基极的四个电压端点。栅极结构配合基极的操作也形成NP结的结构，提供电阻的效果。NP结可以维持栅极结构的线宽下形成，不需要实质增加占用面积。
另外，前面的说明内容是以N型场效晶体管为例，但是也可以适用于P型场效晶体管的形成，其掺杂的导电型互换即可，包括在栅极结构层的第二区域102b上形成PN结结构。NP结结构或是PN结结构也可以统称为导电型结结构。
另外从制造的方法来描述，本发明也提供一种制造场效晶体管的方法。此方法包括提供硅层，其中所述硅层有一部分是在相邻两个沟槽隔离结构之间。形成线状的栅极结构层在所述硅层上，包含第一区域及与所述第一区域相邻接的第二区域，所述栅极结构层的所述第二区域重叠覆盖所述硅层与所述沟槽隔离结构。形成沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构，所述第二区域从所述第一区域依续有第一部分与第二部分。进行第一注入工艺，将第一型掺质至少注入到所述栅极结构层的所述第二区域。进行第二注入工艺，将第二型掺质至少注入到所述硅层以形成源极区域与漏极区域在所述栅极结构对应所述第一区域的两边，其中不包含所述第二区域的所述栅极结构也被注入，如此相对所述第二区域构成导电型结部分。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种场效晶体管结构，其特征在于，包括:
绝缘体覆硅结构的硅层；
线状的栅极结构层，设置在所述硅层上，其中所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域；
沟槽隔离结构，在所述硅层中，位于所述栅极结构层对应所述第二区域的两边，其中所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构；以及
源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边，
其中所述栅极结构层的所述第二区域包含导电型结部分。
2.根据权利要求1所述的场效晶体管结构，其特征在于，所述栅极结构层的所述第二区域包含第一部分及第二部分，来自所述栅极结构层的所述第一区域以及所述第二区域的第一部分是第二导电型，所述第二部分是第一导电型且邻接于所述第一部分。
3.根据权利要求2所述的场效晶体管结构，其特征在于，所述硅层包括:
所述第一导电型的阱区，在所述栅极结构层的所述第一区域及所述栅极结构层的所述第二区域的所述第一部分的下方；
所述第一导电型的扩散区域，在所述栅极结构层的所述第二区域的所述第二部分的下方；及
所述第一导电型的端点区域，邻接于所述扩散区域且在所述栅极结构层的外部。
4.根据权利要求3所述的场效晶体管结构，其特征在于，还包括连接结构在所述端点区域上。
5.根据权利要求3所述的场效晶体管结构，其特征在于，所述端点区域的第一掺杂浓度高于所述阱区的第二掺杂浓度，所述扩散区域的第三掺杂浓度在所述第一掺杂浓度与所述第二掺杂浓度之间。
6.根据权利要求1所述的场效晶体管结构，其特征在于，在所述沟槽隔离结构对应所述第二区域的所述两边的两个所述沟槽隔离结构之间的距离是小于所述栅极结构层的线宽。
7.根据权利要求6所述的场效晶体管结构，其特征在于，所述距离相对于所述线宽是在0.4到0.7的范围内。
8.根据权利要求1所述的场效晶体管结构，其特征在于，所述栅极结构层包括叠置的栅极绝缘层及栅极层。
9.根据权利要求8所述的场效晶体管结构，其特征在于，所述栅极层是多晶硅。
10.根据权利要求1所述的场效晶体管结构，其特征在于，在所述栅极结构层的所述第二区域的所述导电型结部分，依照所述栅极结构层的所述第一区域的导电型，是NP结部分或是PN结部分。
11.一种制造场效晶体管的方法，其特征在于，包括:
提供硅层，其中所述硅层有一部分是在相邻两个沟槽隔离结构之间；
形成线状的栅极结构层在所述硅层上，包含第一区域及与所述第一区域相邻接的第二区域，所述栅极结构层的所述第二区域重叠覆盖所述硅层与所述沟槽隔离结构，
形成沟槽隔离结构，在所述硅层中，位于所述栅极结构层对应所述第二区域的两边，其中所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构，所述第二区域从所述第一区域依续有第一部分与第二部分；
进行第一注入工艺，将第一型掺质至少注入到所述栅极结构层的所述第二区域；以及
进行第二注入工艺，将第二型掺质至少注入到所述硅层以形成源极区域与漏极区域在所述栅极结构对应所述第一区域的两边，其中不包含所述第二区域的所述栅极结构也被注入，如此相对所述第二区域构成导电型结部分。
12.根据权利要求11所述的制造场效晶体管的方法，其特征在于，所述栅极结构层的所述第二区域的第二部分是第一导电型，所述栅极结构层的所述第一区域以及所述第二区域的所述第一部分是第二导电型。
13.根据权利要求12所述的制造场效晶体管的方法，其特征在于，所述硅层包括:
所述第一导电型的阱区，在所述栅极结构层的所述第一区域及所述栅极结构层的所述第二区域的所述第一部分的下方；
所述第一导电型的扩散区域，在所述栅极结构层的所述第二区域的所述第二部分的下方；及
所述第一导电型的端点区域，邻接于所述扩散区域且在所述栅极结构层的外部。
14.根据权利要求13所述的制造场效晶体管的方法，其特征在于，还包括形成连接结构在所述端点区域上。
15.根据权利要求13所述的制造场效晶体管的方法，其特征在于，所述端点区域的第一掺杂浓度高于所述阱区的第二掺杂浓度，所述扩散区域的第三掺杂浓度在所述第一掺杂浓度与所述第二掺杂浓度之间。
16.根据权利要求13所述的制造场效晶体管的方法，其特征在于，在所述沟槽隔离结构对应所述第二区域的所述两边的两个所述沟槽隔离结构之间的距离是小于所述栅极结构层的线宽。
17.根据权利要求16所述的制造场效晶体管的方法，其特征在于，所述距离相对于所述线宽是在0.4到0.7的范围内。
18.根据权利要求11所述的制造场效晶体管的方法，其特征在于，所形成的所述栅极结构层包括叠置的栅极绝缘层及栅极层。
19.根据权利要求18所述的制造场效晶体管的方法，其特征在于，所述栅极层是多晶硅。
20.根据权利要求11所述的制造场效晶体管的方法，其特征在于，
在所述栅极结构层的所述第二区域的所述导电型结部分，依照所述栅极结构层的所述第一区域的导电型，是NP结部分或是PN结部分。
21.一种场效晶体管结构，其特征在于，包括:
绝缘体覆硅结构的硅层；
线状的栅极结构层，设置在所述硅层上，其中所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域；
沟槽隔离结构，在所述硅层中，位于所述栅极结构层对应所述第二区域的两边，其中所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构；以及
源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边，
其中所述栅极结构层第一区域的所述第二区域是不同导电型。
CN202010391505.0A 2020-05-11 2020-05-11 场效晶体管及其制造方法 Active CN113644135B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010391505.0A CN113644135B (zh) 2020-05-11 2020-05-11 场效晶体管及其制造方法
US16/907,001 US11329161B2 (en) 2020-05-11 2020-06-19 Field-effect transistor and method for fabricating the same
US17/705,376 US11804550B2 (en) 2020-05-11 2022-03-27 Method for fabricating field-effect transistor
US17/705,380 US11799031B2 (en) 2020-05-11 2022-03-27 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010391505.0A CN113644135B (zh) 2020-05-11 2020-05-11 场效晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN113644135A true CN113644135A (zh) 2021-11-12
CN113644135B CN113644135B (zh) 2023-08-15

Family

ID=78411809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010391505.0A Active CN113644135B (zh) 2020-05-11 2020-05-11 场效晶体管及其制造方法

Country Status (2)

Country Link
US (3) US11329161B2 (zh)
CN (1) CN113644135B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303911A (ja) * 2003-03-31 2004-10-28 Nec Corp Ｍｉｓｆｅｔ
US20050072975A1 (en) * 2003-10-02 2005-04-07 Shiao-Shien Chen Partially depleted soi mosfet device
CN101626031A (zh) * 2008-07-09 2010-01-13 台湾积体电路制造股份有限公司 半导体结构
US20100081239A1 (en) * 2008-10-01 2010-04-01 Min Byoung W Efficient Body Contact Field Effect Transistor with Reduced Body Resistance
US20120146146A1 (en) * 2010-12-14 2012-06-14 International Business Machines Corporation PARTIALLY DEPELETED (DP) SEMICONDUCTOR-ON-INSULATOR (SOI) FIELD EFFECT TRANSISTOR (FET) STRUCTURE WITH A GATE-TO-BODY TUNNEL CURRENT REGION FOR THRESHOLD VOLTAGE (Vt) LOWERING AND METHOD OF FORMING THE STRUCTURE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3608456B2 (ja) * 1999-12-08 2005-01-12 セイコーエプソン株式会社 Ｓｏｉ構造のｍｉｓ電界効果トランジスタの製造方法
JP2002261292A (ja) 2000-12-26 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
US6642579B2 (en) * 2001-08-28 2003-11-04 International Business Machines Corporation Method of reducing the extrinsic body resistance in a silicon-on-insulator body contacted MOSFET
CN111092112B (zh) * 2018-10-23 2020-11-13 合肥晶合集成电路有限公司 Mos场效应晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303911A (ja) * 2003-03-31 2004-10-28 Nec Corp Ｍｉｓｆｅｔ
US20050072975A1 (en) * 2003-10-02 2005-04-07 Shiao-Shien Chen Partially depleted soi mosfet device
CN101626031A (zh) * 2008-07-09 2010-01-13 台湾积体电路制造股份有限公司 半导体结构
US20100081239A1 (en) * 2008-10-01 2010-04-01 Min Byoung W Efficient Body Contact Field Effect Transistor with Reduced Body Resistance
US20120146146A1 (en) * 2010-12-14 2012-06-14 International Business Machines Corporation PARTIALLY DEPELETED (DP) SEMICONDUCTOR-ON-INSULATOR (SOI) FIELD EFFECT TRANSISTOR (FET) STRUCTURE WITH A GATE-TO-BODY TUNNEL CURRENT REGION FOR THRESHOLD VOLTAGE (Vt) LOWERING AND METHOD OF FORMING THE STRUCTURE

Also Published As

Publication number Publication date
CN113644135B (zh) 2023-08-15
US11329161B2 (en) 2022-05-10
US20220216345A1 (en) 2022-07-07
US20210351302A1 (en) 2021-11-11
US20220216344A1 (en) 2022-07-07
US11799031B2 (en) 2023-10-24
US11804550B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
US6677210B1 (en) High voltage transistors with graded extension
US8704300B1 (en) Semiconductor device and fabricating method thereof
KR20090023476A (ko) 자기 정렬 게이트 ｊｆｅｔ 구조 및 방법
CN107452743B (zh) 用于形成pn结的方法以及相关联的半导体器件
US9711642B2 (en) Semiconductor device and manufacturing method thereof
JP5331497B2 (ja) 半導体装置およびその製造方法
KR19980023958A (ko) 반도체집적회로장치 및 그 제조방법
US5786265A (en) Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US9947783B2 (en) P-channel DEMOS device
CN110323138B (zh) 一种ldmos器件的制造方法
EP1142014B1 (en) A method of manufacturing a peripheral transistor of a non-volatile memory
CN214068711U (zh) 集成电路
CN113035962B (zh) 结型场效应晶体管及其制造方法
CN113644135B (zh) 场效晶体管及其制造方法
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
US7547592B2 (en) PMOS depletable drain extension made from NMOS dual depletable drain extensions
CN117457747B (zh) 一种嵌入式闪存工艺的demos结构及其制备方法
CN112054060B (zh) 一种体接触soi mos器件结构及形成方法
US11848328B2 (en) Semiconductor device having STI regions
CN113764349B (zh) 半导体器件的制造方法
US8008664B2 (en) Component comprising a thin-film transistor and CMOS-transistors and methods for production
KR100252747B1 (ko) 플래쉬메모리소자및그제조방법
CN113937150B (zh) 半导体功率器件的制造方法
JP2687489B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant