CN113641200A - 电压调节系统及其方法 - Google Patents

电压调节系统及其方法 Download PDF

Info

Publication number
CN113641200A
CN113641200A CN202011162340.6A CN202011162340A CN113641200A CN 113641200 A CN113641200 A CN 113641200A CN 202011162340 A CN202011162340 A CN 202011162340A CN 113641200 A CN113641200 A CN 113641200A
Authority
CN
China
Prior art keywords
voltage
nmos transistor
load
transistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011162340.6A
Other languages
English (en)
Other versions
CN113641200B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN113641200A publication Critical patent/CN113641200A/zh
Application granted granted Critical
Publication of CN113641200B publication Critical patent/CN113641200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开提供一种电压调节系统及其方法，电压调节系统包含电压调节器、偏压电压产生器及多个开关负载电路。电压调节器被设置以接收第一参考电压并输出调节的电压；偏压(bias)电压产生器包含以二极管形式连接的晶体管，被设置以接收偏压电流并输出参考栅极电压；多个开关负载电路中的每一者包含共漏极(common‑drain)晶体管被设置以通过逻辑信号控制的开关从调节的电压接收供电，并自参考栅极电压进行控制，并输出电源电压到一负载和去耦合(decoupling)电容器，其中，共漏极晶体管的尺寸是根据负载的电流及偏压电流之间的比值将以二极管形式连接的晶体管的尺寸做缩放而得。

Description

电压调节系统及其方法
技术领域
本公开为一种电压调节系统，特别是一种用以最小化瞬间负载变化造成的电压突波的电压调节系统及其方法。
背景技术
如图1所示，现有技术的电压调节系统100包含：电流-电压转换器110设置以接收参考电流IREF并输出参考电压VREF；电压调节器120设置以接收参考电压VREF并输出调节电压VREG；以及多个负载及多个开关，包含：第一负载131设置以经由第一开关132接收调节电压VREG，其中第一开关132是由第一控制信号EN1所控制；第二负载141设置以经由第二开关142接收调节电压VREG，其中第二开关142是由第二控制信号EN2所控制；以及以此类推的其他负载及其他开关。在本公开中，“VDD”表示电源供应节点。电流-电压转换器110包含电阻器111、112以及电容器113，其中电阻器111作为负载以提供电流-电压转换，而电阻器112和电容器113形成低通滤波器。电压调节器120包含：运算放大器122和NMOS(N通道金属氧化物半导体)晶体管123设置以形成具有负反馈的控制回路，以使调节电压VREG追踪参考电压VREF。电流-电压转换器110和电压调节器120在现有技术中都是众所周知的元件，此处不再详细说明。当第一控制信号EN1(或第二控制信号EN2)为生效(asserted)时，第一开关132(第二开关142)导通，以使第一负载131(第二负载141)通过调节电压VREG上电。当第一控制信号EN1(或第二控制信号EN2)为非生效(de-asserted)时，第一开关132(第二开关142)截止以使第一负载131(第二负载141)断电。根据此操作方式，第一负载131、第二负载141及其他负载可独立地上电或断电。此处的第一控制信号EN1以及第二控制信号EN2后文又称作逻辑信号EN1以及逻辑信号EN2。
第一负载131、第一开关132及其他负载上发生的瞬间变化可能导致调节电压VREG出现突波(spike)，由于电压调节器120的控制回路的速度是有限的，无法足够快地起作用来进行调节以应对瞬间变化。为了减轻调节电压VREG上的突波，采用一去耦合电容器151以协助在瞬间变化期间更稳定地维持调节电压VREG。然而，加入去耦合电容器151将降低电压调节器120的控制回路的稳定性。应当理解，无论负载条件如何变化，都必须保证电压调节器120的稳定性，并且在负载条件发生瞬间变化时，期望调节电压VREG上所发生的突波很小。这种要求将大幅提升电压调节器120的设计难度，且通常可能牺牲调节电压VREG的调节效率。
承前所述，我们所期望的是一种电压调节系统，其可有效地减缓由突然的负载变化引起的电压突波。
发明内容
在一些实施例中，一种系统包含：电压调节器，被设置以接收第一参考电压并输出调节电压；偏压电压产生器，包含以二极管形式连接的晶体管，偏压电压产生器被设置以接收偏压电流并输出参考栅极电压；以及多个开关负载电路，所述多个开关负载电路中的每一者包含被设置以自调节电压接收供电的共漏极晶体管，通过逻辑信号控制的开关从参考栅极电压接收控制，并输出供应电压到负载且分流到去耦合电容器，其中，共漏极晶体管的尺寸是根据一比值将以二极管形式连接的晶体管的尺寸做缩放而得，所述比值是指负载的电流及偏压电流之间的比值。
在一些实施例中，一种系统包含：电压调节器，设置以接收第一参考电压并输出调节电压；偏压电压产生器，设置以接收偏压电流并输出参考栅极电压，偏压电压产生器包含串联连接电阻器及二极管连接NMOS(N通道金属氧化物半导体)晶体管及低通滤波器；以及多个开关负载电路，所述多个开关负载电路中的每一者包含负载、通过逻辑信号控制的上电开关、去耦合电容器及共漏极NMOS晶体管，其中，共漏极NMOS晶体管的漏极连接至调节电压，共漏极NMOS晶体管的栅极通过上电开关连接至参考栅极电压，共漏极NMOS晶体管的源极连接到负载和去耦合电容器，共漏极NMOS晶体管的长度等于二极管连接NMOS晶体管的长度，且共漏极NMOS晶体管的宽度等于二极管连接NMOS晶体管的宽度乘以负载电流与偏压电流的比值。
在一些实施例中，一种方法包含：纳入电压调节器以根据第一参考电压输出调节电压；纳入偏压电压产生器以根据偏压电流输出参考栅极电压，偏压电压产生器包含串联连接的电阻器及二极管连接NMOS(N通道金属氧化物半导体)晶体管以及低通滤波器；结合多个开关负载电路，所述多个开关负载电路中的每一者包含负载、通过逻辑信号控制的上电开关、去耦合电容器及共漏极NMOS晶体管，其中，共漏极NMOS晶体管的漏极连接至调节电压，共漏极NMOS晶体管的栅极通过上电开关连接到参考栅极电压，共漏极NMOS晶体管的源极连接到负载和去耦合电容器，共漏极NMOS晶体管的长度等于二极管连接NMOS晶体管的长度，且共漏极NMOS晶体管的宽度等于二极管连接NMOS晶体管的宽度乘以负载电流与偏压电流的比值。
附图说明
图1为现有技术的电压调节系统的示意图。
图2为根据本公开电压调节系统的一实施例的示意图。
符号说明
100：电压调节系统
110：电流-电压转换器
111：电阻器
112：电阻器
113：电容器
120：电压调节器
122：运算放大器
123：NMOS晶体管
131：第一负载
132：第一开关
141：第二负载
142：第二开关
151：去耦合电容器
200：电压调节系统
210：偏压电压产生器
211：NMOS晶体管
212：电阻器
213：电阻器
214：电容器
220：电压调节器
221：运算放大器
222：NMOS晶体管
230：第一开关负载电路
231：上电开关
232：共漏极NMOS晶体管
233：负载
234：断电开关
235：去耦合电容器
240：第二开关负载电路
241：上电开关
242：NMOS晶体管
243：负载
244：断电开关
245：去耦合电容器
250：功率切断开关
EB1：互补逻辑信号
EB2：互补逻辑信号
EN1：第一控制信号
EN2：第二控制信号
EPC：逻辑信号
VREG：调节电压
VREF：参考电压
VDD：电源供应节点
VDD2：电源供应节点
VG：栅极电压
VG1：电压
VG2：电压
VR：调节电压
VR1：第一参考电压
VR2：第二参考电压
VS1：电压
VS2：电压
VB：偏压电压
IB：偏压电流
IREF：参考电流
IS1：电流
IS2：电流
IL1：电流
IL2：电流
具体实施方式
本公开关于电压调节。尽管说明书描述多个本公开的具体示范实施例，其涉及本公开的一实施例实施时的较佳模式，但是应该理解，本公开的一实施例可通过多种方式来实现，并不限于下面描述的特定实施范例或特定方式，且特定实施范例或方式具有被实施的任何特征。在其他情况下，众所周知的细节不会被显示或描述，以避免模糊本公开的一实施例的特征。
本领域的技术人员应理解与本公开的一实施例中使用与微电子相关的术语和基本概念，例如，“电压”、“电流”、“功率”、“互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor；CMOS)”、“N通道金属氧化物半导体(N-channel Metal-OxideSemiconductor；NMOS)晶体管”、“P通道金属氧化物半导体(P-channel Metal-OxideSemiconductor；PMOS)晶体管”、“电阻器”、“电容器”、“开关”、“去耦合”、“低通滤波器”、“运算放大器”及“负反馈”。这些术语用于微电子学的背景中，并且相关概念对于本领域的技术人员来说是显而易见的，因此不会在这里详细解释。
本领域的技术人员亦可识别电容器符号及接地符号，可识别PMOS晶体管和NMOS晶体管的MOS(金属氧化物半导体)晶体管符号，并识别其“源极(source)”、“栅极(gate)”和“漏极(drain)”端子。本领域技术人员可阅读包含电容器、NMOS晶体管和PMOS晶体管的电路示意图，并且不需要在示意图中对一晶体管如何与另一晶体管进行连接的详细描述。本领域的技术人员理解“共漏极(common-drain)”电路的概念，不需要解释。本领域技术人员亦可理解诸如微米(μm)、纳米(nm)、皮法拉(pF)、百万欧姆(MOhm)、微安培(μA)及毫安培(mA)之类的单位。本领域技术人员理解欧姆定律(Ohm’s law)，不需解释。
在本公开的一实施例中，“信号”是承载某些信息的电压或电流。
从工程角度来呈现本公开的一实施例，例如，“X等于Y”表示“X和Y之间的差值小于一特定的工程公差”。
在本公开的一实施例中，VDD定义为电源供应节点(power supply node)，后面也用以表示电源供应节点输出的电压(称电源供应电压VDD或电压VDD)。
逻辑信号是具有两种状态的电压信号：“生效(asserted)”状态和“非生效(de-asserted)”状态。开关(switch)是受逻辑信号控制的装置；所述开关近似为短路(short)电路并在逻辑信号生效时被称为导通(turned on)，并且近似为开路(open)电路并当逻辑信号非生效时被称为截止(turned off)。开关可通过NMOS晶体管实现，其中逻辑信号控制NMOS晶体管的栅极，并且NMOS晶体管的源极和漏极形成两个输入/输出端子。
如果第一逻辑信号和第二逻辑信号总是处于相反的状态，则第一逻辑信号被称为第二逻辑信号的逻辑反转(logical inversion)。即，当第一逻辑信号生效时，第二逻辑信号非生效，当第一逻辑信号非生效时，第二逻辑信号生效。当第一逻辑信号被认为是第二逻辑信号的逻辑反转时，第一逻辑信号及第二逻辑信号被认为是彼此互补。
“以二极管形式连接的NMOS晶体管”是以其栅极连接到其漏极的拓扑结构设置的NMOS晶体管。
“去耦合电容器”是设置以将供应电压维持在节点处的电容器，从而当从节点汲取的电流突然变化时，供应电压稳定并且不具有大的突波(spike)。
“共漏极NMOS晶体管”是在拓扑结构中设置的NMOS晶体管，其中在其漏极处的电压基本上为固定的，在其栅极处接收输入，并且从其源极输出输出。
当栅极-源极电压低于阈值电压时，NMOS晶体管截止；当栅极-源极电压高于阈值电压时，NMOS晶体管导通。“过驱动(over-drive)”电压是栅极-源极电压减去阈值电压。NMOS晶体管的电流取决于NMOS晶体管的过驱动电压、宽度和长度。
电路是晶体管、电容器、电阻器、开关和/或以某些方式相互连接的其他电子装置的集合。
根据本公开的一些实施例的电压调节系统200的示意图包含：电压调节器220，设置以根据第一参考电压VR1输出调节电压VR；偏压(bias)电压产生器210，设置以接收偏压电流IB并输出参考栅极电压VG；多个开关负载电路，包含第一开关负载电路230、第二开关负载电路240等，设置以从调节电压VR接收供电并根据参考栅极电压VG建立偏压。第一开关负载电路230(第二开关负载电路240)包含通过逻辑信号EN1(逻辑信号EN2)控制的上电开关231(上电开关241)、共漏极NMOS(N通道金属氧化物半导体)晶体管232(晶体管242)、负载233(负载243)及去耦合电容器235(去耦合电容器245)。在另一些实施例中，第一开关负载电路230(第二开关负载电路240)还包含通过互补逻辑信号EB1(互补逻辑信号EB2)控制的断电开关234(断电开关244)，其互补逻辑信号EB1(互补逻辑信号EB2)为逻辑信号EN1(逻辑信号EN2)的逻辑反相。
电压调节器220包含NMOS晶体管222及运算放大器221。NMOS晶体管222被称为功率晶体管，因为它向所述多个开关负载电路230、240等供电。运算放大器221和NMOS晶体管222设置以形成具有负反馈的控制回路，以使调节电压VR近似等于第一参考电压VR1。可以视需要进行补偿(例如，通过使用未在图2中示出但对于本领域技术人员显而易见的并联电容器以设置来将运算放大器221的输出分流(shunt)到电源供应节点“VDD”或接地的一者)，以确保控制回路的稳定性。在控制系统的上下文中，电压调节器220以及“运算放大器”、“控制回路”、“负反馈”、“稳定性”及“补偿”的概念对于本领域技术人员而言是众所周知的，因此这里不再详细描述。在替代的另一些实施例中，功率晶体管即PMOS(P通道金属氧化物半导体)晶体管替换NMOS晶体管222，并与操作放大器221的“+”和“-”端子交换，从而保留负反馈。所述替代实施例中，对于补偿以确保稳定性的需求在现有技术中也是众所周知的，因此不再详细描述。
偏压电压产生器210包含一个以二极管形式连接的NMOS晶体管211、两个电阻器212、213及一个电容器214。为了简洁起见，以下将以二极管形式连接的NMOS晶体管211简称为NMOS晶体管211。偏压电流IB经由NMOS晶体管211流到电阻器212，从而建立第二参考电压VR2。应用欧姆定律可做到：
VR2＝IB.R212 (公式1)
在此，R212表示电阻器212的电阻值。偏压电压VB在NMOS晶体管211的栅极处建立，可用以下等式表示：
VB＝VR2+VTH211+VOD211 (公式2)
在此，“VTH211”为NMOS晶体管211的阈值电压，而“VOD211”是NMOS晶体管211的过驱动电压，其取决于NMOS晶体管211的偏压电流IB、宽度及长度。电阻器213和电容器214形成低通滤波器，从而参考栅极电压VG近似等于偏压电压VB但噪声较小。因此，参考栅极电压VG可以下公式表示：
VG≌VR2+VTH211+VOD211 (公式3)
在第一开关负载电路230中，共漏极NMOS晶体管232的栅极经由上电开关231连接至参考栅极电压VG，并经由断电开关234连接至接地。为了简洁起见，以下将共漏极NMOS晶体管232简称为NMOS晶体管232。在此，NMOS晶体管232栅极的电压通过电压VG1表示，NMOS晶体管232源极的电压通过电压VS1表示，通过NMOS晶体管232输出的源电流由电流IS1表示，并且通过负载233汲取的负载电流由负载电流IL1表示。当逻辑信号EN1非生效时，互补逻辑信号EB1为生效，上电开关231断开以将电压VG1与栅极电压VG断开，而断电开关234导通以将电压VG1拉至接地；在这种情况下，NMOS晶体管232关闭(shut off)，从而使电流IS1为零；因此，电压VS1通过负载电流IL1拉低并最终下降至接地，负载电流IL1不可维持，且也必须降至零；结果，负载233断电。当逻辑信号EN1为生效，从而互补逻辑信号EB1非生效时，导通上电开关231将电压VG1拉(pull)至栅极电压VG，同时截止断电开关234以断开电压VG1与地面的连接；在这种情况下，NMOS晶体管232导通以输出源极电流IS1，从而当负载电流IL1通过负载233汲取时可维持电压VS1。电压VS1可用以下公式表示：
VS1≌VG-VTH232-VOD232＝VR2+VTH211+VOD211-VTH232-VOD232 (公式4)
在此，“VTH232”是NMOS晶体管232的阈值电压，“VOD232”是NMOS晶体管232的过驱动电压，其取决于NMOS晶体管232的源极电流IS1、宽度和长度。在一个实施例中，NMOS晶体管232和NMOS晶体管211具有相同长度和相同阈值电压，即，VTH211等于VTH232。
在一些实施例中，NMOS晶体管232的宽度通过电流IL1根据以下等式决定：
W232＝W211.IL1/IB (公式5)
在此，W232是NMOS晶体管232的宽度，W211是NMOS晶体管211的宽度。去耦合电容器235用于使电压VS1更稳定，并在电流IL1突然变化时减小突波。在稳定状态下，电流IS1近似等于电流IL1。根据公式5，一公式如下：
W232≌W211.IS1/IB (公式6)
公式6表明NMOS晶体管211和NMOS晶体管232具有相同电流密度(每单位宽度的电流)。由于NMOS晶体管211和NMOS晶体管232也具有相同的长度，因此NMOS晶体管211和NMOS晶体管232必须具有相同的过驱动电压。即，VOD211等于VOD232。因此，公式4可简化为：
VS1≌VR2 (公式7)
如此，电压VS1(用于负载233的供应电压)近似等于第二参考电压VR2，因此，负载233的供应电压被调节。
第二开关负载电路240在功能上与第一开关负载电路230相同，而将上电开关231替换为上电开关241，NMOS晶体管232替换为NMOS晶体管242，将断电开关234替换为断电开关244，将负载233替换为负载243，去耦合电容器235替换为去耦合电容器245，逻辑信号EN1替换为逻辑信号EN2，互补逻辑信号EB1替换为互补逻辑信号EB2，电压VG1替换为电压VG2，电流IS1替换为电流IS2，电流IL1替换为电流IL2。NMOS晶体管242和NMOS晶体管211具有相同长度，并且NMOS晶体管242的宽度通过电流IL2根据以下公式决定：
W242≌W211.IL2/IB (公式8)
在此，W242是NMOS晶体管242的宽度。依照与第一开关负载电路230情况相同的原理，可得出：
VS2≌VR2 (公式9)
如此，开关负载电路230、240等的每一开关电路可独立地上电或断电，且当其上电时，其负载通过调节的供应电压供应，且近似等于第二参考电压VR2。
电压调节系统200相对于现有技术的电压调节系统100的优点在于用于减轻负载的电源电压的突波，使之与电压调节器220不直接耦合，因此不影响电压调节器220的稳定性。例如，去耦合电容器235可有效地减轻电压VS1的突波，但是由于NMOS晶体管232提供反向隔离(reverse isolation)而不与电压调节器220直接耦合。另一个优点是：负载的供应电压对电源供应电压VDD非常不敏感，因为有两层隔离：一层由电压调节器220提供，另一层由共漏极晶体管提供。
作为示例而非限制，在一些实施例中：使用28nm CMOS处理在硅基板上制造电压调节系统200；电压VDD为1.35V；第一参考电压VR1为1.2V；偏压电流IB为100微安培(μA)；R212为10千欧姆(KOhm)；电阻器213为1百万欧姆(MOhm)；电容器214为10皮法拉(pF)；NMOS晶体管211的宽度/长度为20微米(μm)/250纳米(nm)；电流IL1为1毫安培(mA)；NMOS晶体管232的宽度/长度是200μm/250nm；去耦合电容器235为5pF；电流IL2为2mA；NMOS晶体管232的宽度/长度为400μm/250nm；去耦合电容器245为10pF。
在另一些实施例中，电压调节系统200还包含功率切断(power cut)开关250，功率切断开关250(后简称断电开关250)设置以来根据附加逻辑信号EPC将调节电压VR连接到另一电源供应节点“VDD2”(称电源供应节点VDD2或电压VDD2)。当附加逻辑信号EPC为生效时，电压调节系统200处于断电模式，其中，调节电压VR通过断电开关250拉至电压VDD2，并且必须禁能电压调节器220以防止电压调节器220与断电开关250之间发生争夺(contention)。禁能(disabling)电压调节器220可通过各种方式来实现，例如，将运算放大器221断电或将第一参考电压VR1设置为零。在这种断电模式下，每一开关负载电路(例如第一开关负载电路230)中的共漏极晶体管(例如NMOS晶体管232)仍可为负载(例如负载233处的电压VS1)的电压提供电压调节。尽管此断电模式可以提供较少的电压调节，但由于禁能了电压调节器220，因此可会节省功率。换句话说，此架构允许在功耗和电压调节之间进行权衡。在一些实施例中，电源供应节点VDD2及电源供应节点VDD为相同的电源供应节点，即电源供应节点VDD2及电源供应节点VDD电性短路。
以上所述的实施例仅为说明本发明的技术思想及特点，其目的在于使本领域技术人员能够了解本发明的内容并据以实施，当不能以之限定本发明的权利要求，即大凡依本发明所公开的构思所作的均等变化或修饰，仍应涵盖在本发明的权利要求内。

Claims (10)

1.一种电压调节系统，包含：
一电压调节器，设置以接收一第一参考电压并输出一调节电压；
一偏压电压产生器，包含：
一以二极管形式连接的晶体管，设置以接收一偏压电流并输出一参考栅极电压；及
多个开关负载电路，所述多个开关负载电路中的每一者包含：
一共漏极晶体管，设置以自该调节电压接收供电，该共漏极晶体管经由通过一逻辑信号控制的一开关自该参考栅极电压接收控制，并输出一供应电压至一负载且分流至一去耦合电容器，其中，该共漏极晶体管的尺寸是根据一比值将该以二极管形式连接的晶体管的尺寸做缩放而得，该比值是指该负载的一电流与该偏压电流之间的比值。
2.如权利要求1所述的电压调节系统，其中，该电压调节器包含一功率晶体管及一运算放大器，该运算放大器设置以形成具有负反馈的一控制回路，以使该调节电压近似等于该第一参考电压。
3.如权利要求1所述的电压调节系统，其中，该偏压电压产生器还包含与该以二极管形式连接的晶体管串联连接的一电阻器以建立一偏压电压，该偏压电压等于该以二极管形式连接的晶体管的一阈值电压加上该以二极管形式连接的晶体管的一过驱动电压加上一偏置电流与该电阻器的电阻值的乘积。
4.如权利要求3所述的电压调节系统，其中，该偏压电压产生器还包含一低通滤波器，该低通滤波器设置以将该偏压电压滤波为该参考栅极电压，该共漏极晶体管的长度等于该以二极管形式连接的晶体管的长度，该共漏极晶体管的宽度等于该以二极管形式连接的晶体管的宽度乘以该负载的该电流与该偏压电流之间的该比值。
5.如权利要求1所述的电压调节系统，其中，该开关负载电路还包含通过一互补逻辑信号控制的一附加开关，该附加开关设置以在该互补逻辑信号生效时将该共漏极晶体管的栅极拉至接地。
6.一种电压调节系统，包含：
一电压调节器，设置以接收一第一参考电压并输出一调节电压；
一偏压电压产生器，设置以接收一偏压电流并输出一参考栅极电压，该偏压电压产生器包含串联连接的一电阻器及一二极管连接NMOS晶体管及一低通滤波器；及
多个开关负载电路，所述多个开关负载电路中的每一者包含：
一负载；
一上电开关，通过一逻辑信号控制；
一去耦合电容器；及
一共漏极NMOS晶体管，其中，该共漏极NMOS晶体管的漏极连接至该调节电压，该共漏极NMOS晶体管的栅极经由该上电开关连接至该参考栅极电压，该共漏极NMOS晶体管的源极连接至该负载及该去耦合电容器，该共漏极NMOS晶体管的长度等于该二极管连接NMOS晶体管的长度，并且，该共漏极NMOS晶体管的宽度等于该二极管连接NMOS晶体管的宽度乘以负载电流与偏压电流之间的一比值。
7.一种电压调节方法，包含：
纳入一电压调节器，以根据一第一参考电压输出一调节电压；
纳入一偏压电压产生器，以根据一偏压电流输出一参考栅极电压，该偏压电压产生器包含串联连接的一电阻器及一二极管连接NMOS晶体管及一低通滤波器；及
纳入多个开关负载电压，所述多个开关负载电压中的每一者包含一负载、通过一逻辑信号控制的一上电开关、一去耦合电容器及一共漏极NMOS晶体管，其中，该共漏极NMOS晶体管的漏极连接至该调节电压，该共漏极NMOS晶体管的栅极通过该上电开关连接至该参考栅极电压，该共漏极NMOS晶体管的源极连接至该负载及该去耦合电容器，该共漏极NMOS晶体管的长度等于该二极管连接NMOS晶体管的长度，并且，该共漏极NMOS晶体管的宽度等于该二极管连接NMOS晶体管的宽度乘以负载电流与偏压电流之间的一比值。
8.如权利要求7所述的电压调节方法，其中，该电压调节器包含一功率晶体管及设置以形成具有负反馈的一控制回路，以使该调节电压近似等于该第一参考电压。
9.如权利要求7所述的电压调节方法，其中，该电阻器及该二极管串联连接建立一偏压电压，该偏压电压等于该二极管连接NMOS晶体管的一阈值电压加上该二极管连接NMOS晶体管的一过驱动电压加上一偏置电流与该电阻器的电阻值的乘积。
10.如权利要求7所述的电压调节方法，其中，该低通滤波器设置以将该偏压电压滤波至该参考栅极电压。
CN202011162340.6A 2020-04-27 2020-10-27 电压调节系统及其方法 Active CN113641200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/858,830 2020-04-27
US16/858,830 US11720129B2 (en) 2020-04-27 2020-04-27 Voltage regulation system resistant to load changes and method thereof

Publications (2)

Publication Number Publication Date
CN113641200A true CN113641200A (zh) 2021-11-12
CN113641200B CN113641200B (zh) 2023-01-20

Family

ID=78222152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011162340.6A Active CN113641200B (zh) 2020-04-27 2020-10-27 电压调节系统及其方法

Country Status (3)

Country Link
US (1) US11720129B2 (zh)
CN (1) CN113641200B (zh)
TW (1) TWI739521B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6793886B2 (ja) * 2018-07-12 2020-12-02 三菱電機株式会社 光受信回路
US11881171B2 (en) 2021-12-09 2024-01-23 Innolux Corporation Electronic device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261856A (ja) * 1996-03-22 1997-10-03 Advantest Corp 高速応答電源回路
US20050242796A1 (en) * 2004-05-03 2005-11-03 Ta-Yung Yang Low dropout voltage regulator providing adaptive compensation
US20060232327A1 (en) * 2005-04-04 2006-10-19 Yoshiki Takagi Constant voltage circuit capable of quickly responding to a sudden change of load current
US7265607B1 (en) * 2004-08-31 2007-09-04 Intel Corporation Voltage regulator
US20120176107A1 (en) * 2011-01-11 2012-07-12 Freescale Semiconductor, Inc Ldo linear regulator with improved transient response
US8773105B1 (en) * 2011-01-19 2014-07-08 Marvell International Ltd. Voltage regulators with large spike rejection
US20140239929A1 (en) * 2013-02-27 2014-08-28 Ams Ag Low dropout regulator
CN104734634A (zh) * 2013-12-24 2015-06-24 瑞昱半导体股份有限公司 可控式振荡器及可控式振荡方法
CN207650682U (zh) * 2016-08-31 2018-07-24 意法半导体股份有限公司 用于米勒补偿的电路、电压调节器和电压调节器系统
CN108780334A (zh) * 2016-03-02 2018-11-09 高通股份有限公司 多输入多输出调节器控制器系统
US20190041885A1 (en) * 2017-08-02 2019-02-07 Vidatronic Inc. Adaptive bulk-bias technique to improve supply noise rejection, load regulation and transient performance of voltage regulators
CN110737298A (zh) * 2018-07-19 2020-01-31 瑞昱半导体股份有限公司 一种参考电压产生电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414537B1 (en) * 2000-09-12 2002-07-02 National Semiconductor Corporation Voltage reference circuit with fast disable
US6465994B1 (en) * 2002-03-27 2002-10-15 Texas Instruments Incorporated Low dropout voltage regulator with variable bandwidth based on load current
US7106033B1 (en) * 2005-06-06 2006-09-12 Sitronix Technology Corp. Quick-recovery low dropout linear regulator
US9030186B2 (en) * 2012-07-12 2015-05-12 Freescale Semiconductor, Inc. Bandgap reference circuit and regulator circuit with common amplifier
US9477246B2 (en) * 2014-02-19 2016-10-25 Texas Instruments Incorporated Low dropout voltage regulator circuits
US9874889B1 (en) * 2015-07-07 2018-01-23 Marvell International Ltd. Voltage regulator
US10459465B2 (en) * 2015-07-16 2019-10-29 Semiconductor Components Industries, Llc Power-down discharger
US10133287B2 (en) * 2015-12-07 2018-11-20 Macronix International Co., Ltd. Semiconductor device having output compensation
CN108885474B (zh) * 2016-03-25 2020-05-19 松下知识产权经营株式会社 调节器电路
US10534386B2 (en) * 2016-11-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low-dropout voltage regulator circuit
US10234883B1 (en) * 2017-12-18 2019-03-19 Apple Inc. Dual loop adaptive LDO voltage regulator
TWI665543B (zh) * 2018-04-11 2019-07-11 晶豪科技股份有限公司 低壓降電壓穩壓器
TWI666538B (zh) * 2018-04-24 2019-07-21 瑞昱半導體股份有限公司 穩壓器與穩壓方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261856A (ja) * 1996-03-22 1997-10-03 Advantest Corp 高速応答電源回路
US20050242796A1 (en) * 2004-05-03 2005-11-03 Ta-Yung Yang Low dropout voltage regulator providing adaptive compensation
US7265607B1 (en) * 2004-08-31 2007-09-04 Intel Corporation Voltage regulator
US20060232327A1 (en) * 2005-04-04 2006-10-19 Yoshiki Takagi Constant voltage circuit capable of quickly responding to a sudden change of load current
US20120176107A1 (en) * 2011-01-11 2012-07-12 Freescale Semiconductor, Inc Ldo linear regulator with improved transient response
US8773105B1 (en) * 2011-01-19 2014-07-08 Marvell International Ltd. Voltage regulators with large spike rejection
US20140239929A1 (en) * 2013-02-27 2014-08-28 Ams Ag Low dropout regulator
CN104734634A (zh) * 2013-12-24 2015-06-24 瑞昱半导体股份有限公司 可控式振荡器及可控式振荡方法
CN108780334A (zh) * 2016-03-02 2018-11-09 高通股份有限公司 多输入多输出调节器控制器系统
CN207650682U (zh) * 2016-08-31 2018-07-24 意法半导体股份有限公司 用于米勒补偿的电路、电压调节器和电压调节器系统
US20190041885A1 (en) * 2017-08-02 2019-02-07 Vidatronic Inc. Adaptive bulk-bias technique to improve supply noise rejection, load regulation and transient performance of voltage regulators
CN110737298A (zh) * 2018-07-19 2020-01-31 瑞昱半导体股份有限公司 一种参考电压产生电路

Also Published As

Publication number Publication date
US11720129B2 (en) 2023-08-08
TWI739521B (zh) 2021-09-11
TW202141904A (zh) 2021-11-01
US20210333813A1 (en) 2021-10-28
CN113641200B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
US7602162B2 (en) Voltage regulator with over-current protection
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
US8164378B2 (en) Device and technique for transistor well biasing
JP5279544B2 (ja) ボルテージレギュレータ
US6756839B2 (en) Low voltage amplifying circuit
CN113641200B (zh) 电压调节系统及其方法
JP2008537405A (ja) 適応トリップ点検出のための装置および方法
CN115268542B (zh) 输入/输出器件、低压差稳压器电路及其操作方法
US7330056B1 (en) Low power CMOS LVDS driver
JP2017126259A (ja) 電源装置
CN107171650B (zh) 可变增益放大电路
US6157178A (en) Voltage conversion/regulator circuit and method
Xu et al. 5.10 A 1A LDO regulator driven by a 0.0013 mm 2 class-D controller
JP2000505987A (ja) 内部電圧基準出力ドライバ
US7696791B2 (en) High-speed amplitude detector with a digital output
US10126769B2 (en) Class-D driven low-drop-output (LDO) regulator
US8493137B2 (en) PSRR in a voltage reference circuit
JP2001318724A (ja) 電圧発生方式、電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器
US6175267B1 (en) Current compensating bias generator and method therefor
US7394308B1 (en) Circuit and method for implementing a low supply voltage current reference
US9698787B1 (en) Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
JP4238106B2 (ja) 論理回路
JP3855810B2 (ja) 差動増幅回路
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路
US20190079550A1 (en) Devices and methods for dynamic overvoltage protection in regulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant