CN113628958A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN113628958A
CN113628958A CN202110862274.1A CN202110862274A CN113628958A CN 113628958 A CN113628958 A CN 113628958A CN 202110862274 A CN202110862274 A CN 202110862274A CN 113628958 A CN113628958 A CN 113628958A
Authority
CN
China
Prior art keywords
voltage
stage
wafer
power
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110862274.1A
Other languages
English (en)
Other versions
CN113628958B (zh
Inventor
马莉娜
姚道州
肖培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110862274.1A priority Critical patent/CN113628958B/zh
Publication of CN113628958A publication Critical patent/CN113628958A/zh
Application granted granted Critical
Publication of CN113628958B publication Critical patent/CN113628958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请公开了一种半导体器件的制备方法，包括：通过静电吸盘吸附晶圆，晶圆用于制备半导体器件；对晶圆进行预设的制备工序，该制备工序包括第一阶段和第二阶段，第一阶段中的功率为第一功率，第二阶段中的功率为第二功率，第一功率大于第二功率；通过静电吸盘释放晶圆；其中，在第一阶段中施加于静电吸盘的电压为第一电压，在第二阶段中施加于静电吸盘的电压为第二电压，第一电压的绝对值小于第二电压的绝对值。本申请通过在半导体器件的制造过程中，在预设的制备工艺的不同功率阶段在静电吸盘上施加不同的电压吸附晶圆，能够保证晶圆在工艺过程中具有合适的吸附力，降低了晶圆“跳片”几率，提高了产品的良率。

Description

半导体器件的制备方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种半导体器件的制备方法。
背景技术
在半导体制造业中，静电吸盘(electrostatic chuck，ESC)由于可通过异性电荷的吸力来承载工艺过程中的晶圆，被广泛应用于光刻、离子注入、刻蚀、薄膜沉积等工艺中。
随着晶圆尺寸的增大，同时，对于某些特殊应用的产品其薄膜层的厚度的增加，晶圆本身的弯曲度越来越大，从而影响到静电吸盘承载晶圆的能力，甚至造成“跳片”(晶圆从静电吸盘上挣脱弹起)现象，从而降低了晶圆产品的质量，降低了静电吸盘的寿命。
发明内容
本申请提供了一种半导体器件的制备方法，可以解决相关技术中提供的半导体制作工艺在使用静电吸盘时容易引起“跳片”从而降低了晶圆产品的质量的问题。
一方面，本申请实施例提供了一种半导体器件的制备方法，其特征在于，包括：
通过静电吸盘吸附晶圆，所述晶圆用于制备所述半导体器件；
对所述晶圆进行预设的制备工序，所述制备工序包括第一阶段和第二阶段，所述第一阶段中的功率为第一功率，所述第二阶段中的功率为第二功率，所述第一功率大于所述第二功率；
通过所述静电吸盘释放所述晶圆；
其中，在所述第一阶段中施加于所述静电吸盘的电压为第一电压，在所述第二阶段中施加于所述静电吸盘的电压为第二电压，所述所述第一电压的绝对值小于所述第二电压的绝对值。
可选的，所述制备工序还包括第三阶段，所述第三阶段位于所述第一阶段和所述第二阶段之后，在所述第三阶段中施加于所述静电吸盘的电压为第三电压，所述第三电压的绝对值小于所述第二电压的绝对值。
可选的，所述第一电压为-300伏特至-600伏特。
可选的，所述第二电压为-600伏特至-800伏特。
可选的，所述第三电压为-300伏特至-600伏特。
可选的，所述预设的制备工序为刻蚀工序。
可选的，所述预设的制备工序为沉积工序。
本申请技术方案，至少包括如下优点：
通过在半导体器件的制造过程中，在预设的制备工艺的不同功率阶段在静电吸盘上施加不同的电压吸附晶圆，能够保证晶圆在工艺过程中具有合适的吸附力，降低了晶圆“跳片”几率，提高了产品的良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的半导体器件的制备方法的流程图；
图2是静电吸盘吸附晶圆的剖面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的半导体器件的制备方法的流程图，该方法应用于包含静电吸盘的半导体制备工艺中，该方法包括：
步骤101，通过静电吸盘吸附晶圆，该晶圆用于制备所需的半导体器件。
可将晶圆放置于静电吸盘上，通过对静电吸盘施加电压吸附晶圆。该静电吸盘可以是设置于光刻设备、离子注入设备、刻蚀设备或沉积设备中的静电吸盘。
参考图2，其示出了静电吸盘吸附晶圆的剖面示意图。如图2所示，静电吸盘包括电介质210和电极220。当设备工作时，通过电极220施加电压吸附晶圆200。
步骤102，对晶圆进行预设的制备工序，该制备工序包括第一阶段和第二阶段，第一阶段中的功率为第一功率，第二阶段中的功率为第二功率，第一功率大于第二功率，在第一阶段中施加于静电吸盘的电压为第一电压，在第二阶段中施加于静电吸盘的电压为第二电压，第一电压的绝对值小于第二电压的绝对值。
其中，该预设的制备工序可以是刻蚀工序或沉积工序。该制备工序可分为多个阶段，其包括第一阶段和第二阶段，第一阶段中的功率为第一功率，第二阶段中的功率为第二功率，第一功率大于第二功率；同时，在第一阶段中施加于静电吸盘的电压为第一电压，在第二阶段中施加于静电吸盘的电压为第二电压，第一电压的绝对值小于第二电压的绝对值。
示例性的，制备工序可包括第一阶段、第二阶段和第三阶段，第三阶段位于第一阶段和第二阶段之后，在第一阶段中施加于静电吸盘的电压为第一电压，在第二阶段中施加于静电吸盘的电压为第二电压，在第三阶段中施加于静电吸盘的电压为第三电压，第一阶段中的功率为第一功率，第二阶段中的功率为第二功率，第一功率大于第二功率。其中，第一电压的绝对值小于第二电压的绝对值，第三电压的绝对值小于第二电压的绝对值。
可选的，第一电压为-300伏特至-600伏特，第二电压为-600伏特至-800伏特，第三电压为-300伏特至-600伏特。第一电压、第二电压和第三电压可在上述取值范围内设定，满足第一电压的绝对值和第三电压的绝对值小于第二电压的绝对值即可。
通过在第二阶段施加较高的电压，能够防止晶圆跳片，通过在第三阶段施加较低的电压，能够有利于电荷的释放，防止在步骤103中释放晶圆的过程中造成碎片，从而提高了
步骤103，通过静电吸盘释放晶圆。
综上所述，本申请实施例中，通过在半导体器件的制造过程中，在预设的制备工艺的不同功率阶段在静电吸盘上施加不同的电压吸附晶圆，能够保证晶圆在工艺过程中具有合适的吸附力，降低了晶圆“跳片”几率，提高了产品的良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种半导体器件的制备方法，其特征在于，包括：
通过静电吸盘吸附晶圆，所述晶圆用于制备所述半导体器件；
对所述晶圆进行预设的制备工序，所述制备工序包括第一阶段和第二阶段，所述第一阶段中的功率为第一功率，所述第二阶段中的功率为第二功率，所述第一功率大于所述第二功率；
通过所述静电吸盘释放所述晶圆；
其中，在所述第一阶段中施加于所述静电吸盘的电压为第一电压，在所述第二阶段中施加于所述静电吸盘的电压为第二电压，所述第一电压的绝对值小于所述第二电压的绝对值。
2.根据权利要求1所述的方法，其特征在于，所述制备工序还包括第三阶段，所述第三阶段位于所述第一阶段和所述第二阶段之后，在所述第三阶段中施加于所述静电吸盘的电压为第三电压，所述第三电压的绝对值小于所述第二电压的绝对值。
3.根据权利要求2所述的方法，其特征在于，所述第一电压为-300伏特至-600伏特。
4.根据权利要求3所述的方法，其特征在于，所述第二电压为-600伏特至-800伏特。
5.根据权利要求4所述的方法，其特征在于，所述第三电压为-300伏特至-600伏特。
6.根据权利要求1至5任一所述的方法，其特征在于，所述预设的制备工序为刻蚀工序。
7.根据权利要求1至5任一所述的方法，其特征在于，所述预设的制备工序为沉积工序。
CN202110862274.1A 2021-07-29 2021-07-29 半导体器件的制备方法 Active CN113628958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110862274.1A CN113628958B (zh) 2021-07-29 2021-07-29 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110862274.1A CN113628958B (zh) 2021-07-29 2021-07-29 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN113628958A true CN113628958A (zh) 2021-11-09
CN113628958B CN113628958B (zh) 2024-04-23

Family

ID=78381495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110862274.1A Active CN113628958B (zh) 2021-07-29 2021-07-29 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN113628958B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107132A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 静電チャック
US20010002871A1 (en) * 1998-07-06 2001-06-07 Ngk Insulators, Ltd. Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
US20060081558A1 (en) * 2000-08-11 2006-04-20 Applied Materials, Inc. Plasma immersion ion implantation process
CN101740339A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 刻蚀方法
US20130100572A1 (en) * 2011-10-19 2013-04-25 Semiconductor Manufacturing International Corp. Apparatus and method for holding a wafer
CN105470191A (zh) * 2014-09-11 2016-04-06 中微半导体设备(上海)有限公司 一种等离子体处理装置中的静电夹持系统及吸附电压控制方法
JP2019099912A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
US20200312695A1 (en) * 2019-03-29 2020-10-01 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
CN113130286A (zh) * 2019-12-31 2021-07-16 中微半导体设备(上海)股份有限公司 一种静电夹盘的陈化处理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107132A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 静電チャック
US20010002871A1 (en) * 1998-07-06 2001-06-07 Ngk Insulators, Ltd. Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
US20060081558A1 (en) * 2000-08-11 2006-04-20 Applied Materials, Inc. Plasma immersion ion implantation process
CN101740339A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 刻蚀方法
US20130100572A1 (en) * 2011-10-19 2013-04-25 Semiconductor Manufacturing International Corp. Apparatus and method for holding a wafer
CN105470191A (zh) * 2014-09-11 2016-04-06 中微半导体设备(上海)有限公司 一种等离子体处理装置中的静电夹持系统及吸附电压控制方法
JP2019099912A (ja) * 2017-11-29 2019-06-24 キヤノントッキ株式会社 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
US20200312695A1 (en) * 2019-03-29 2020-10-01 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
CN113130286A (zh) * 2019-12-31 2021-07-16 中微半导体设备(上海)股份有限公司 一种静电夹盘的陈化处理方法

Also Published As

Publication number Publication date
CN113628958B (zh) 2024-04-23

Similar Documents

Publication Publication Date Title
KR101415551B1 (ko) 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
US11823935B2 (en) Stacking apparatus and stacking method
US8357587B2 (en) Method for routing a chamfered substrate
TWI654696B (zh) 晶圓形物品的液體處理設備
US10090507B2 (en) Secondary battery-mounted circuit chip and manufacturing method thereof
US20150044856A1 (en) Method of separating semiconductor die using material modification
EP2317546A1 (en) Method of making a support structure
WO2021016584A1 (en) Grounding mechanism for multi-layer for electrostatic chuck, and related methods
CN113628958A (zh) 半导体器件的制备方法
CN114121770A (zh) 一种taiko取环固定装置及固定方法
CN111524784B (zh) 等离子体设备和半导体器件的制备方法
KR101816201B1 (ko) 마이크로렌즈 제조방법
EP3016133A1 (en) Method for manufacturing bonded wafer
KR20170036165A (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
CN110571123B (zh) 改善刻蚀腔体缺陷的方法
US7652384B2 (en) Fabricating tall micro structures
CN108735648B (zh) 静电吸盘
JP2010186820A (ja) 半導体装置の製造方法
CN107078075A (zh) 用于对产品衬底进行涂层的方法和装置
JP4313656B2 (ja) 半導体装置の製造方法
CN107316795B (zh) 一种聚焦环和等离子体处理装置
CN107949661B (zh) 用于制造金刚石电极的方法和金刚石电极
Whulanza et al. Seedless-electroplating Process Development for Micro-features Realization
KR100943494B1 (ko) 반도체 소자의 식각 장치
JP2005294654A (ja) 基板ホルダ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant