CN101740339A - 刻蚀方法 - Google Patents
刻蚀方法 Download PDFInfo
- Publication number
- CN101740339A CN101740339A CN200810227178A CN200810227178A CN101740339A CN 101740339 A CN101740339 A CN 101740339A CN 200810227178 A CN200810227178 A CN 200810227178A CN 200810227178 A CN200810227178 A CN 200810227178A CN 101740339 A CN101740339 A CN 101740339A
- Authority
- CN
- China
- Prior art keywords
- substrate
- etching
- lithographic method
- direct voltage
- radio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种刻蚀方法,包括步骤:提供已形成待刻蚀图形的衬底;将所述衬底放入处理室内;在承载台上施加第一直流电压,以吸附所述衬底;通入刻蚀气体和辅助气体;对所述处理室施加射频电压,以在所述衬底上形成刻蚀开口;停止通入所述刻蚀气体;在所述承载台上施加第二直流电压,以解吸附所述衬底,且所述第二直流电压与所述第一直流电压极性相反;停止施加所述射频电压及所述第二直流电压;停止通入所述辅助气体;取出所述衬底。采用本发明的刻蚀方法,可以有效防止因刻蚀后衬底带静电而导致的球状缺陷的产生。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种刻蚀方法。
背景技术
半导体集成电路芯片的工艺制作利用批量处理技术,在同一硅衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。其中,任一步工艺中所产生的缺陷,都可能会导致电路的制作失败。一旦在生产过程中引入了颗粒等污染源,就可能引起电路的开路或断路,因而在半导体工艺制造中,如何避免在工艺制造中的污染是必须要关注的问题。尤其是随着集成电路的飞速发展,器件的集成度越来越高,器件尺寸越来越小,对控制晶片表面玷污的要求也越来越严格。
另外,一些现有的工艺制作方法,在制作大尺寸器件时不会出现缺陷或不会出现能影响到器件性能的缺陷,但在制作小尺寸器件时则可能会产生一些会对小尺寸器件的性能、成品率等造成较大影响的缺陷,有必要对现有的工艺制作方法进行改进。
以刻蚀形成通孔的工艺为例。在刻蚀形成通孔时常会出现一些球状缺陷,令器件的成品率下降。图1为现有的刻蚀形成通孔时出现的球状缺陷图,如图1所示,在刻蚀形成的大量通孔101中,有部分通孔附近会出现球状缺陷110。该缺陷在大尺寸器件中出现得较少,对器件的制作影响不大。但随着器件尺寸的缩小,该球状缺陷出现的数量越来越多,尤其当器件尺寸缩小至65nm以下时,这一球状缺陷问题已严重影响到器件的成品率,必须加以解决。
图2为现有的清洗刻蚀形成的通孔之后测得的衬底缺陷检测图,如图2所示,在衬底200上检测到了大量的缺陷201。
为解决刻蚀后在晶片表面存在缺陷的问题,于2007年5月9日公开的公开号为CN1959931A的中国专利申请提出了一种干法刻蚀后的清洗工艺,其将不活泼的气体导入反应室中,以清洗反应室,然后抽除该反应室的所有气体,以有效去除干法刻蚀工艺后所形成的副产物,防止该副产物残留在刻蚀开口中,进而防止良率降低。但该专利申请中的清洗方法无法解决上述球状缺陷的问题。
发明内容
本发明提供一种刻蚀方法,以改善利用现有刻蚀方法进行刻蚀后的衬底上出现球状缺陷的现象。
为达到上述目的,本发明提供的一种刻蚀方法,包括步骤:
提供已形成待刻蚀图形的衬底;
将所述衬底放入处理室内;
在承载台上施加第一直流电压,以吸附所述衬底;
通入刻蚀气体和辅助气体;
对所述处理室施加射频电压,以在所述衬底上形成刻蚀开口;
停止通入所述刻蚀气体;
在所述承载台上施加第二直流电压,以解吸附所述衬底,且所述第二直流电压与所述第一直流电压极性相反;
停止施加所述射频电压及所述第二直流电压;
停止通入所述辅助气体;
取出所述衬底。
与现有技术相比,本发明具有以下优点:
本发明的刻蚀方法,在刻蚀形成刻蚀开口后,停止通入刻蚀气体,保持辅助气体的通入及射频电源的开启,令处理室内维持等离子体气氛,并且在用于承载衬底的承载台上施加第二直流电压(其与用于吸附衬底的第一直流电压极性相反)。采用本发明的刻蚀方法,利用等离子体气体和第二直流电压去除了因第一直流电压对衬底造成的静电吸附,并防止了因第二直流电压造成的反向吸附情况的发生,有效避免了因刻蚀后衬底带静电而导致的球状缺陷的产生。
附图说明
图1为现有的刻蚀形成通孔时出现的球状缺陷图;
图2为现有的清洗刻蚀形成的通孔之后测得的衬底缺陷检测图;
图3为现有的刻蚀设备的结构示意图;
图4为现有的刻蚀形成通孔之后,清洗之前测得的衬底缺陷检测图;
图5为本发明具体实施例中的刻蚀方法的流程图;
图6为本发明具体实施例中刻蚀形成通孔之后,清洗之前测得的衬底缺陷检测图;
图7为本发明具体实施例中清洗刻蚀形成的通孔之后测得的衬底缺陷检测图;
图8为采用传统刻蚀方法形成的通孔开口图;
图9为采用本发明具体实施的刻蚀方法形成的通孔开口图;
图10为采用传统刻蚀方法及本发明具体实施例方法形成的通孔的接触电阻检测结果。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中,并且可利用许多适当的材料制作,下面是通过具体的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定。
为解决上述刻蚀后衬底上出现的球状缺陷问题,先对其的形成原因进行了分析。
图3为现有的刻蚀设备的结构示意图,如图3所示,该刻蚀设备主要包括:处理室301,射频电源302,气体供给装置307,真空系统308,承载台305,位于处理室301顶部的上电极303,以及与承载台相连的下电极304。
该刻蚀设备在工作过程中,先将衬底放置在处理室301内的承载台305上,再通过与承载台305相连的下电极304向承载台305施加第一直流电压,以吸附所述衬底;然后,利用加热系统(图中未示出)和真空系统308对处理室301进行加热和抽真空的处理;接着,通过气体供给装置307将刻蚀气体和辅助气体通入处理室301内,开启射频电源302,对刻蚀气体及辅助气体进行离子化处理,并通过上电极303令形成的等离子体具有一定的方向性,以在衬底上各向异性地刻蚀形成刻蚀开口。
待达到预定的刻蚀深度后(或检测得到刻蚀终点后),停止刻蚀。具体操作步骤通常为:先停止通入所述刻蚀气体及所述辅助气体,停止施加所述射频电压;再在所述承载台305上施加短时间的第二直流电压,以解吸附所述衬底,其中,所述第二直流电压与所述第一直流电压极性相反。
最后,取出所述衬底,完成刻蚀。
完成上述刻蚀之后,清洗之前,对衬底上的缺陷情况进行了检测,发现此时衬底上还未出现球状缺陷。图4为现有的刻蚀形成通孔之后,清洗之前测得的衬底缺陷检测图,如图4所示,图中衬底200为在刻蚀形成通孔开口之后,清洗之前,对图2中所示衬底进行检测得到的缺陷检测图。与图2对比后发现,在清洗之前衬底上还没有出现大量的球状缺陷,这表明该球状缺陷是在清洗过程中形成的。
结合上述球状缺陷的出现情况及现有的刻蚀方法做进一步分析后认为,虽然理想情况下,对承载台305施加第一直流电压时在衬底上产生的静电,会在施加反向的第二直流电压时被去除,使衬底处于无静电状态。但实际生产中难以实现准确的去静电过程,常会出现去静电不彻底或过彻底(在衬底上产生了反向的静电)的情况。
此时,刻蚀后的衬底会因吸附了电荷而带有静电。在对该衬底进行清洗时,清洗液中的杂质会被衬底上的静电所吸附,就在衬底表面形成了球状缺陷。
另外,在刻蚀形成通孔时,因通孔尺寸小时衬底表面可导电区域也小,刻蚀后衬底上积累的静电量会更大,这使得球状缺陷问题随着器件尺寸(或说通孔尺寸)的缩小而越发严重,尤其当器件尺寸缩小至65nm技术结点以下时,这一球状缺陷问题变得不可忽略,必须加以解决。
为解决上述球状缺陷问题,本发明提供了一种新的刻蚀方法,包括步骤:提供已形成待刻蚀图形的衬底;将所述衬底放入处理室内;在承载台上施加第一直流电压,以吸附所述衬底;通入刻蚀气体和辅助气体;对所述处理室施加射频电压,以在所述衬底上形成刻蚀开口;停止通入所述刻蚀气体;在所述承载台上施加第二直流电压,以解吸附所述衬底,且所述第二直流电压与所述第一直流电压极性相反;停止施加所述射频电压及所述第二直流电压;停止通入所述辅助气体;取出所述衬底。
其中,所述辅助气体包括氮气、氩气或氦气中的任一种或其组合,且所述辅助气体的流量可以设置在50至500sccm之间。
其中,所述射频电压的功率在100至500W之间,所述第二直流电压在功率在400至1200W之间,施加所述第二直流电压的时间在2至10秒之间。
其中,在停止通入所述刻蚀气体的同时,或在停止通入所述刻蚀气体之后,施加第二直流电压之前,还包括步骤:
减小射频电压功率值;
增大辅助气体流量。
其中,在减小射频电压功率值之前,射频电压功率值在1500W至2500W之间,且所述减小射频电压功率值至少分为两次实现。
其中,增大辅助气体流量之前,辅助气体流量在30至80sccm之间。
其中,所述衬底具有导电结构,且在所述导电结构上还具有介质层,所述待刻蚀图形形成于所述介质层上。
其中,所述待刻蚀图形为通孔图形,所述刻蚀开口为通孔开口,且所述通孔开口与所述导电结构相连通。
其中,所述介质层可以为黑钻石材料层。
图5为本发明具体实施例中的刻蚀方法的流程图,下面结合图5对本发明的具体实施例进行详细介绍。
步骤501:提供已形成待刻蚀图形的衬底。
其中的衬底可以为硅衬底,也可以为已形成金属氧化物半导体晶体管的衬底,或已形成底层金属连线结构的衬底。
本实施例中的衬底为具有导电结构的衬底,且在所述导电结构上还具有介质层,所述待刻蚀图形就形成于所述介质层上。
具体地,本实施例中的待刻蚀图形是利用光刻技术以光刻胶为掩膜形成于介质层上的通孔图形,本实施例中以该待刻蚀图形为掩膜,对所述介质层进行刻蚀,在其内形成与导电结构相连通的通孔开口。
其中,在65nm以下技术结点中,所述介质层通常可以采用低介电常数的材料层,如黑钻石材料层。
另外,在本发明的其它实施例中,所述导电结构之上,介质层之下还可以具有一层刻蚀停止层(其刻蚀速率要远小于介质层,通常可以选用氮化硅材料、氮氧化硅材料等,小尺寸器件中则常选用掺氮的碳化硅材料),以确保在刻蚀形成通孔时可以得到较为均匀一致的刻蚀结果。
在本发明的其它实施例中,所述介质层还可以由多层材料组成,如所述介质层可以包括第一介质层(黑钻石材料或掺磷的氧化硅材料)、第二介质层(以旋涂方式形成的DUO材料)、抗反射层(氮化硅或氮氧化硅材料)等。
在本发明人其它实施例中,当刻蚀的通孔较深时,为确保掩膜在刻蚀过程中的保护作用,也可以在介质层上再形成一层硬掩膜层,其的刻蚀速率与介质层相差较大(如可以为氮化硅层)。在利用光刻胶在该硬掩膜层上定义了通孔图形(或说待刻蚀图形)后,先对该硬掩膜层进行刻蚀,将通孔图形转移至该硬掩膜层内,然后,再利用光刻胶与该图形化后的硬掩膜一起对通孔的刻蚀进行掩膜保护。
步骤502:将所述衬底放入处理室内。
本实施例中的刻蚀设备为等离子体刻蚀设备,相应地,所述处理室为等离子体刻蚀设备的处理室301,其可以同时对一片或多片衬底进行刻蚀处理。
步骤503:在承载台上施加第一直流电压,以吸附所述衬底。
刻蚀过程中,为防止衬底滑动,在刻蚀过程中需要对处理室301内用于承载衬底的承载台305施加第一直流电压(也称吸附电压),以从衬底背面吸附衬底,确保刻蚀过程中衬底与承载台305之间的位置相对固定。
本实施例中,所述第一直流电压可以设置在70V至120V之间,如为70V、80V、100V或120V等。具体的数值选择可以根据衬底的不同而确定。
该第一直流电压可能会在衬底上产生吸附静电,因此在后面取出衬底之前,通常还会对该衬底进行去吸附操作。
步骤504:通入刻蚀气体和辅助气体。
本实施例中,所述刻蚀气体可以包括含碳氟气体或氯化气体,如CF4、CF8、C5F8、C4F6、CHF3、BCl3中的任一种或其组合,还可以包括氧气等其它物理刻蚀气体。具体的刻蚀气体选择可以根据所需刻蚀材料的不同而确定。
所述辅助气体可以包括氮气、氩气或氦气中的任一种或其组合,本步中的辅助气体的主要作用是稀释刻蚀气体。其流量可以设置在30至80sccm之间,如为30sccm、40sccm、50sccm、60sccm、70sccm或80sccm等,具体的流量大小可以根据刻蚀时对处理室腔室压力的要求、对刻蚀速率的要求等来确定。
步骤505:对所述处理室施加射频电压,以对所述衬底进行刻蚀。
通过射频电源302对所述处理室301施加射频电压,令刻蚀气体及辅助气体离子化,实现对衬底的刻蚀,在所述衬底上形成刻蚀开口。
本步中所施加的射频电压功率可以在1500至2500W之间,如为1500W、1800W、2000W、2200W或2500W等。具体施加的功率大小可以根据所需的刻蚀速率及刻蚀效果进行调整。
步骤506:停止通入所述刻蚀气体。
待达到预定的刻蚀深度后(或检测得到刻蚀终点后),停止刻蚀。与传统的同时停止通入刻蚀气体和停止输入射频电压不同。本实施例中,此时仅停止通入所述刻蚀气体,仍保持辅助气体的通入及射频电源的开启,以令处理室内维持等离子体气氛,其可以有效去除衬底上所带有的吸附电荷。
为在不损伤衬底结构的前提下达到更好的去吸附效果,本实施例中还对后续阶段的射频电源的功率大小及辅助气体的流量进行了调整。
步骤507:减小射频电压功率值,增大辅助气体流量。
本实施例中,停止通入刻蚀气体后,将射频(RF)电源的功率降至100W至500W之间,如为100W、200W、300W、400W或500W等。这一较小的RF功率可以确保已刻蚀至预定深度的衬底表面结构不会受到损伤。
另外,为了确保能平稳地从较大RF功率降至上述较小RF功率,还可以至少分两次对RF进行向下调整,如第一步从2000W降至1200W,第二步从1200W降至300W等。
同时,为更好的去除衬底上的静电,还可以加大辅助气体的流量,令处理室内可去除静电的等离子体更多。具体地,可以将辅助气体的流量增大至50至500sccm之间,如为50sccm、100sccm、200sccm、300sccm、400sccm或500sccm等。
其中,步骤506和507不分先后,既可以同时进行,也可以先进行其中任一步骤。
步骤508:在所述承载台上施加第二直流电压,以解吸附所述衬底,且所述第二直流电压与所述第一直流电压极性相反。
本步停止对承载台施加的用于吸附衬底的第一直流电压,而对其施加短时间的反向的第二直流电压(或称去吸附电压),以解吸附衬底。
传统刻蚀方法中,由于实际操作中难以通过该短时间的第二直流电压对衬底实现准确的去静电,常会出现去静电不彻底或过彻底(在衬底上产生了反向的静电)的情况,而这些情况会导致在后面清洗时,因衬底所带静电吸附了液体中的杂质,在衬底表面出现大量球状缺陷的问题。
但采用本实施例所述的方法,在本步施加第二直流电压时,处理室内仍处于等离子体气氛下,其可以有效清除衬底上的吸附静电,并防止因第二直流电压施加不当而导致的反向吸附,从而确保刻蚀后的衬底不带或仅带很少量的静电,避免了在后续清洗步骤中因衬底带静电而引起的球状缺陷问题。
为确保衬底不再带有静电,本实施例中还加大了本步第二直流电压大小,将其的施加范围调整至400至1200V之间,如为400V、600V、800V、1000V或1200V等。
另外,注意到对第二直流电压大小的选择可结合其施加时间综合考虑,当选择较小的第二直流电压时,需适当延长其施加时间;当选择较大的第二直流电压时,可适当缩小其施加时间。如当选择第二直流电压为500V时,其所需施加时间较长,如为10秒左右;当选择第二直流电压为1000V时,其所需施加时间较短,如为3秒左右等。通常第二直流电压的施加时间不能过长,常设置在2秒至10秒之间。
本实施例中,为达到更好的去静电效果,还对第二直流电压及其施加时间做了进一步的优化处理,如可将第二直流电压设置在800至1000V,施加时间设置在3至5秒之间。
步骤509:停止施加所述射频电压及所述第二直流电压。
在等离子体气氛下利用第二直流电压进行短时间处理后,衬底上的静电已基本被去除,并防止了潜在的因第二直流电压造成的反向吸附情况的发生,有效避免了因刻蚀后衬底带静电而导致的清洗后衬底上球状缺陷的产生。
步骤510:停止通入所述辅助气体。
其中,步骤509和510不分先后,既可以同时进行,也可以先进行其中任一步骤。
步骤511:取出所述衬底,完成刻蚀。
图6为本发明具体实施例中刻蚀形成通孔之后,清洗之前测得的衬底缺陷检测图,如图6所示,在刻蚀后、清洗前,衬底600上仅有少量缺陷,经检测其中没有球状缺陷。
图7为本发明具体实施例中清洗刻蚀形成的通孔之后测得的衬底缺陷检测图,如图7所示,在对刻蚀形成通孔后的衬底进行清洗之后,衬底600上未再出现图2中所示的大量缺陷,经检测,其衬底上已不存在球状缺陷,证明采用本实施例中的刻蚀方法确实避免了清洗后衬底上球状缺陷的产生。
另外,采用本实施例中的刻蚀方法对形成的刻蚀图形的质量没有影响。图8为采用传统刻蚀方法形成的通孔开口图,图中圆圈中所示801为采用传统方法形成的通孔开口。图9为采用本发明具体实施的刻蚀方法形成的通孔开口图,图中圆圈中所示901为采用本发明具体实施例方法形成的通孔开口。可以看到,二者之间没有明显区别。
图10为采用传统刻蚀方法及本发明具体实施例方法形成的通孔的接触电阻检测结果,如图10所示,图中横坐标为片号,纵坐标为检测得到的通孔的相对接触电阻值。其中,1001为三片采用传统方法形成通孔的衬底上的通孔接触电阻检测结果的相对值,1002为三片在其它工艺条件相同的情况下,采用本发明具体实施例方法形成通孔的衬底上的通孔接触电阻检测结果的相对值。可以看到,二者之间也没有明显区别。
另外,还对采用传统刻蚀方法和本发明具体实施例方法形成的刻蚀图形的关键尺寸(CD)进行了检测对比,同样发现二者之间没有明显区别。
上述检测结果证实,本发明具体实施例的刻蚀方法对刻蚀图形的各方面参数均没有明显影响,但却可以明显改善传统刻蚀方法易产生球状缺陷的问题。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (13)
1.一种刻蚀方法,其特征在于,包括步骤:
提供已形成待刻蚀图形的衬底;
将所述衬底放入处理室内;
在承载台上施加第一直流电压,以吸附所述衬底;
通入刻蚀气体和辅助气体;
对所述处理室施加射频电压,以在所述衬底上形成刻蚀开口;
停止通入所述刻蚀气体;
在所述承载台上施加第二直流电压,以解吸附所述衬底,且所述第二直流电压与所述第一直流电压极性相反;
停止施加所述射频电压及所述第二直流电压;
停止通入所述辅助气体;
取出所述衬底。
2.如权利要求1所述的刻蚀方法,其特征在于:所述辅助气体包括氮气、氩气或氦气中的任一种或其组合。
3.如权利要求1或2所述的刻蚀方法,其特征在于:所述辅助气体的流量在50至500sccm之间。
4.如权利要求1所述的刻蚀方法,其特征在于:所述射频电压的功率在100至500W之间。
5.如权利要求1所述的刻蚀方法,其特征在于:所述第二直流电压在功率在400至1200W之间。
6.如权利要求1或5所述的刻蚀方法,其特征在于:施加所述第二直流电压的时间在2至10秒之间。
7.如权利要求1所述的刻蚀方法,其特征在于:在停止通入所述刻蚀气体的同时,或在停止通入所述刻蚀气体之后,施加第二直流电压之前,还包括步骤:
减小射频电压功率值;
增大辅助气体流量。
8.如权利要求7所述的刻蚀方法,其特征在于:减小射频电压功率值之前,射频电压功率值在1500W至2500W之间。
9.如权利要求7所述的刻蚀方法,其特征在于:所述减小射频电压功率值至少分为两次实现。
10.如权利要求7所述的刻蚀方法,其特征在于:增大辅助气体流量之前,辅助气体流量在30至80sccm之间。
11.如权利要求1所述的刻蚀方法,其特征在于:所述衬底具有导电结构,且在所述导电结构上还具有介质层,所述待刻蚀图形形成于所述介质层上。
12.如权利要求11所述的刻蚀方法,其特征在于:所述待刻蚀图形为通孔图形,所述刻蚀开口为通孔开口,且所述通孔开口与所述导电结构相连通。
13.如权利要求12所述的刻蚀方法,其特征在于:所述介质层为黑钻石材料层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102271784A CN101740339B (zh) | 2008-11-24 | 2008-11-24 | 刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102271784A CN101740339B (zh) | 2008-11-24 | 2008-11-24 | 刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101740339A true CN101740339A (zh) | 2010-06-16 |
CN101740339B CN101740339B (zh) | 2012-08-22 |
Family
ID=42463619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102271784A Active CN101740339B (zh) | 2008-11-24 | 2008-11-24 | 刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101740339B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103996621A (zh) * | 2014-04-25 | 2014-08-20 | 京东方科技集团股份有限公司 | 干法刻蚀方法 |
CN109107987A (zh) * | 2017-06-22 | 2019-01-01 | 北京北方华创微电子装备有限公司 | 一种吹扫方法 |
CN113628958A (zh) * | 2021-07-29 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 半导体器件的制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100416758C (zh) * | 2005-12-09 | 2008-09-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种在晶片刻蚀设备中彻底释放静电卡盘静电的方法 |
-
2008
- 2008-11-24 CN CN2008102271784A patent/CN101740339B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103996621A (zh) * | 2014-04-25 | 2014-08-20 | 京东方科技集团股份有限公司 | 干法刻蚀方法 |
CN109107987A (zh) * | 2017-06-22 | 2019-01-01 | 北京北方华创微电子装备有限公司 | 一种吹扫方法 |
CN113628958A (zh) * | 2021-07-29 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 半导体器件的制备方法 |
CN113628958B (zh) * | 2021-07-29 | 2024-04-23 | 华虹半导体(无锡)有限公司 | 半导体器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101740339B (zh) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI427684B (zh) | 用於現場基底處理之方法及裝置 | |
CN101393842B (zh) | 沟槽的形成方法 | |
US7344993B2 (en) | Low-pressure removal of photoresist and etch residue | |
CN101536155B (zh) | 一种具有原位背侧聚合物去除的等离子体蚀刻工艺 | |
CN100375247C (zh) | 等离子体处理方法和等离子体处理装置 | |
TWI508162B (zh) | Plasma processing methods and computer readable memory media | |
US6235640B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
US7244313B1 (en) | Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps | |
US20060051965A1 (en) | Methods of etching photoresist on substrates | |
CN1956618B (zh) | 干蚀刻方法 | |
JP2626913B2 (ja) | シリコン表面の処理方法 | |
JP2011049360A (ja) | プラズマエッチング方法 | |
CN101740339B (zh) | 刻蚀方法 | |
JPH06177092A (ja) | 半導体装置の製造方法 | |
CN103077880B (zh) | 一种处理铝焊垫上的氮化钛残留物的工艺方法 | |
KR100593826B1 (ko) | 드라이 에칭 방법 | |
US6374832B2 (en) | Waferless seasoning process | |
JP4387801B2 (ja) | 半導体ウェーハの乾式蝕刻方法 | |
CN113614891A (zh) | 干蚀刻方法及半导体装置的制造方法 | |
CN102903667B (zh) | 半导体器件的形成方法 | |
JPH0794483A (ja) | プラズマエッチング方法 | |
JP2003007674A (ja) | 半導体装置の製造方法 | |
US20030153193A1 (en) | Etching method | |
JP5052313B2 (ja) | 半導体装置の製造方法 | |
JP2003017475A (ja) | ドライエッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |