CN113608406A - 光掩模结构 - Google Patents

光掩模结构 Download PDF

Info

Publication number
CN113608406A
CN113608406A CN202110584768.8A CN202110584768A CN113608406A CN 113608406 A CN113608406 A CN 113608406A CN 202110584768 A CN202110584768 A CN 202110584768A CN 113608406 A CN113608406 A CN 113608406A
Authority
CN
China
Prior art keywords
substrate
photomask structure
pattern
dpp
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110584768.8A
Other languages
English (en)
Inventor
何熊武
徐伟国
白源吉
谈文毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Original Assignee
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Semi Integrated Circuit Manufacture Xiamen Co ltd filed Critical United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority to CN202110584768.8A priority Critical patent/CN113608406A/zh
Publication of CN113608406A publication Critical patent/CN113608406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Abstract

本发明公开一种光掩模结构，包括一基板；一主动电路区域，位于所述基板上；至少一个目标图案，位于所述主动电路区域内；以及至少一虚设图案分布在所述基板上，以将所述光掩模结构的透射率保持在一预定范围内。

Description

光掩模结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种光掩模结构。
背景技术
曝光设备用于将电路图案的图像转印到晶片上，用于制造半导体元件，并将半导体元件集成在芯片上。曝光设备包括投影透镜单元，该投影透镜单元将形成在光掩模上的电路图案的图像转印到芯片上。
透镜加热是由高功率激光驱动的现象，该高功率激光被透镜材料吸收，并且通常是由于光掩模上的高度周期性结构导致透镜中的热负载不平衡而引起的。透镜加热和光掩模加热是半导体工业中的常见问题，透镜加热和光掩模加热导致的叠对偏移(overlayimpact)仍有待进一步解决。
发明内容
本发明的主要目的在于提供一种改良的光掩模结构，可以解决上述现有技术的不足与缺点。
本发明一方面提供一种光掩模结构，包括一基板；一主动电路区域，位于所述基板上；至少一个目标图案，位于所述主动电路区域内；以及至少一虚设图案分布在所述基板上，以将所述光掩模结构的透射率保持在一预定范围内。
根据本发明实施例，所述预定范围在
Figure BDA0003086744190000011
之间。
根据本发明实施例，所述至少一虚设图案配置在所述主动电路区域之外。
根据本发明实施例，所述至少一虚设图案不被转印到一晶片上。
根据本发明实施例，所述至少一虚设图案包括形成在一铬层中的一孔洞图案。
根据本发明实施例，所述至少一虚设图案的尺寸与所述目标图案的尺寸不同。
根据本发明实施例，所述至少一虚设图案的尺寸小于所述目标图案的尺寸。
根据本发明实施例，所述基板是石英基板。
附图说明
图1是本发明实施例所绘示的一种光掩模结构上视示意图；
图2是沿着图1中切线I-I’所示的剖面示意图；
图3是光掩模温度变化、透镜温度变化和透射率(RT％)的关系图。
主要元件符号说明
1 光掩模结构
100 基板
100a 正面
100b 背面
110 铬层
A、B 尺寸
C、D 距离
CD 目标尺寸
AC 主动(有源)电路区域
DP 虚设图案区
DPP、DPP-1、DPP-2、DPP-3 虚设图案
TCP 目标图案
具体实施方式
在下文中，将参照附图说明细节，该些附图中的内容也构成说明书细节描述的一部分，并且以可实行该实施例的特例描述方式来绘示。下文实施例已描述足够的细节使该领域的一般技术人士得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
请参阅图1和图2，图1是根据本发明实施例所绘示的一种光掩模结构上视示意图，图2是沿着图1中切线I-I’所示的剖面示意图。如图1和图2所示，本发明一种光掩模结构1包括一基板100。根据本发明实施例，基板100可以是石英基板，但不限于此。根据本发明实施例，基板100包括一正面100a和一背面100b。
根据本发明实施例，在基板100上设有一主动电路区域AC。根据本发明实施例，至少一个目标图案TCP位于主动电路区域AC内。根据本发明实施例，至少一虚设图案DPP分布在基板100上，用以将光掩模结构1的透射率(reticle transmission rate，RT％)保持在一预定范围内。根据本发明实施例，所述虚设图案DPP配置在主动电路区域AC之外的虚设图案区DP内。
根据本发明实施例，所述透射率(RT％)的预定范围较佳可以在
Figure BDA0003086744190000032
Figure BDA0003086744190000031
之间。
请参阅图3，其显示光掩模温度变化、透镜温度变化和透射率(RT％)的关系。图3显示透射率(RT％)较佳在
Figure BDA0003086744190000033
的范围，能够达到降低透镜加热和光掩模加热导致的叠对偏移(overlay impact)的效果。
根据本发明实施例，所述目标图案TCP可以是形成在一铬层110中的一孔洞图案。根据本发明实施例，所述虚设图案DPP可以是形成在铬层110中的一孔洞图案。根据本发明实施例，铬层110位于基板100的正面100a上。根据本发明实施例，上述虚设图案DPP可以矩阵方式排列在上述目标图案TCP附近，但不限于此。
根据本发明实施例，所述虚设图案DPP不会被转印到一晶片上。
根据本发明实施例，所述虚设图案DPP的尺寸与所述目标图案TCP的尺寸不同。根据本发明实施例，所述虚设图案DPP的尺寸小于所述目标图案TCP的尺寸。
举例来说，图1和图2中在x方向上的两个相邻的虚设图案DPP-1和DPP-2的距离是C，在y方向上的两个相邻的虚设图案DPP-1和DPP-3的距离是D，虚设图案DPP-1、DPP-2和DPP-3的尺寸分别是A(y方向)和B(x方向)，而所述目标图案TCP的尺寸是CD，也就是目标尺寸，则虚设图案DPP-1、DPP-2和DPP-3的尺寸A和B均小于三分之二的CD，且距离是C和D均大于虚设图案DPP-1、DPP-2和DPP-3的尺寸A和B。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (8)

1.一种光掩模结构，包括：
基板；
主动电路区域，位于所述基板上；
至少一个目标图案，位于所述主动电路区域内；以及
至少一虚设图案分布在所述基板上，以将所述光掩模结构的透射率保持在预定范围内。
2.根据权利要求1所述的光掩模结构，其中，所述预定范围在
Figure FDA0003086744180000011
Figure FDA0003086744180000012
之间。
3.根据权利要求1所述的光掩模结构，其中，所述至少一虚设图案配置在所述主动电路区域之外。
4.根据权利要求1所述的光掩模结构，其中，所述至少一虚设图案不被转印到晶片上。
5.根据权利要求1所述的光掩模结构，其中，所述至少一虚设图案包括形成在铬层中的孔洞图案。
6.根据权利要求1所述的光掩模结构，其中，所述至少一虚设图案的尺寸与所述目标图案的尺寸不同。
7.根据权利要求1所述的光掩模结构，其中，所述至少一虚设图案的尺寸小于所述目标图案的尺寸。
8.根据权利要求1所述的光掩模结构，其中，所述基板是石英基板。
CN202110584768.8A 2021-05-27 2021-05-27 光掩模结构 Pending CN113608406A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110584768.8A CN113608406A (zh) 2021-05-27 2021-05-27 光掩模结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110584768.8A CN113608406A (zh) 2021-05-27 2021-05-27 光掩模结构

Publications (1)

Publication Number Publication Date
CN113608406A true CN113608406A (zh) 2021-11-05

Family

ID=78303393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110584768.8A Pending CN113608406A (zh) 2021-05-27 2021-05-27 光掩模结构

Country Status (1)

Country Link
CN (1) CN113608406A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118179A (ja) * 1997-06-17 1999-01-12 Hitachi Ltd パタン形成方法
CN1423168A (zh) * 1994-06-29 2003-06-11 株式会社日立制作所 光掩模及其制造方法
CN103293846A (zh) * 2012-02-22 2013-09-11 南亚科技股份有限公司 用来减低镜片加热现象的光掩膜
CN103777462A (zh) * 2012-10-25 2014-05-07 Hoya株式会社 显示装置制造用光掩模和图案转印方法
CN105629658A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 掩模版和半导体器件的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423168A (zh) * 1994-06-29 2003-06-11 株式会社日立制作所 光掩模及其制造方法
JPH118179A (ja) * 1997-06-17 1999-01-12 Hitachi Ltd パタン形成方法
CN103293846A (zh) * 2012-02-22 2013-09-11 南亚科技股份有限公司 用来减低镜片加热现象的光掩膜
CN103777462A (zh) * 2012-10-25 2014-05-07 Hoya株式会社 显示装置制造用光掩模和图案转印方法
CN105629658A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 掩模版和半导体器件的形成方法

Similar Documents

Publication Publication Date Title
EP1094366B1 (en) Method and system for optical proximity correction
US9268209B2 (en) Mask and method of forming pattern by using the same
CN101458442B (zh) 布局、光掩模版的制作及图形化方法
JP3987246B2 (ja) 露光用マスク及び半導体装置の製造方法
CN1312529C (zh) 用于轴外照射的光掩模及其制造方法
TWI753152B (zh) 光罩以及形成圖案的方法
US6787272B2 (en) Assist feature for random, isolated, semi-dense, and other non-dense contacts
CN113608406A (zh) 光掩模结构
US6569584B1 (en) Methods and structures for protecting reticles from electrostatic damage
JPH06301192A (ja) ホトマスク
KR101061357B1 (ko) 포토 마스크
TW200842509A (en) Hybrid mask and method of forming same
JPS63216052A (ja) 露光方法
US8822104B2 (en) Photomask
JP2003302739A (ja) フォトマスク
US7781126B2 (en) Mask and pattern forming method by using the same
JP2002116529A (ja) 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
TWI545391B (zh) 光罩及形成圖案的方法
US20070298329A1 (en) Photomask and method for using the same
CN108535953B (zh) 光刻掩模版
KR100236075B1 (ko) 마스크 패턴
JP3434593B2 (ja) 半導体装置の製造方法
TW514984B (en) Substrate exposure device
KR20060041547A (ko) Ｏｐｃ 마스크 제조 방법
KR100989706B1 (ko) 마스크 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination