CN113595512A - 高线性度低噪声放大器 - Google Patents

高线性度低噪声放大器 Download PDF

Info

Publication number
CN113595512A
CN113595512A CN202110896777.0A CN202110896777A CN113595512A CN 113595512 A CN113595512 A CN 113595512A CN 202110896777 A CN202110896777 A CN 202110896777A CN 113595512 A CN113595512 A CN 113595512A
Authority
CN
China
Prior art keywords
inverter
output
signal
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110896777.0A
Other languages
English (en)
Other versions
CN113595512B (zh
Inventor
穆斯塔法·埃尔马拉
艾哈迈德·埃米拉
穆罕默德·阿布迪纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN113595512A publication Critical patent/CN113595512A/zh
Application granted granted Critical
Publication of CN113595512B publication Critical patent/CN113595512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45148—At least one reactive element being added at the input of a dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

公开了一种放大器电路。放大电路包括：输入端，被配置为接收输入信号；输出端，被配置为传输输出信号；以及第一信号路径，包括第一放大电路，其中所述第一放大电路被配置为接收所述输入信号并将第一经放大的输出传输到输出端，并且其中所述第一经放大的输出包括第一放大器电路谐波噪声。放大器电路还包括第二信号路径，包括第二放大电路，其中所述第二放大电路被配置为接收所述输入信号并将第二经放大的输出传输到输出端，并且其中所述第二经放大的输出包括第二放大器电路谐波噪声。所述输出信号包括所述第一经放大的输出和所述第二经放大的输出，并且在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消。

Description

高线性度低噪声放大器
技术领域
本文所描述的主题涉及一种低噪声放大器(LNA)电路，并且更特别地涉及一种具有改进的线性度的LNA电路。
背景技术
LNA电路至少部分地由于具有非线性跨导(gm)的晶体管而遭受低于理想的线性度。本领域需要使用非线性晶体管来产生更高线性度输出的电路技术。
发明内容
一个发明方面是一种放大器电路。放大器电路包括：输入端，被配置为接收输入信号；输出端，被配置为传输输出信号；以及第一信号路径，包括第一放大电路，其中所述第一放大电路被配置为接收所述输入信号并将第一经放大的输出传输到输出端，并且其中所述第一经放大的输出包括第一放大器电路谐波噪声。放大器电路还包括第二信号路径，包括第二放大电路，其中所述第二放大电路被配置为接收所述输入信号并将第二经放大的输出传输到输出端，并且其中所述第二经放大的输出包括第二放大器电路谐波噪声。所述输出信号包括所述第一经放大的输出和所述第二经放大的输出，并且其中在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消。
在一些实施例中，所述放大器电路还包括输入电容器，被配置为将所述输入信号耦合到所述第一信号路径和所述第二信号路径中的每个。
在一些实施例中，所述放大器电路还包括输入电容器，被配置为将所述输入信号耦合到所述第一放大电路和所述第二放大电路中的每个。
在一些实施例中，所述第一放大电路包括第一反相电路，并且所述第二放大电路包括第二反相电路。
在一些实施例中，所述第一反相电路包括：第一反相器输入，第一反相器输出，和第一反馈组件，所述第一反馈组件连接到所述第一反相器输入和所述第一反相器输出；并且所述第二反相电路包括：第二反相器输入，第二反相器输出，和第二反馈组件，所述第二反馈组件连接到所述第二反相器输入和所述第二反相器输出。
在一些实施例中，所述第一反相电路包括：一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且所述第二反相电路包括：一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，其中所述第一PMOS器件的单位宽度的跨导不同于所述第二PMOS器件的单位宽度的跨导，并且其中，所述第一NMOS器件的单位宽度的跨导不同于所述第二NMOS器件的单位宽度的跨导。
在一些实施例中，所述第一反相电路包括：一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且所述第二反相电路包括：一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，其中所述第一PMOS器件的漏极和源极之间的电压差不同于所述第二PMOS器件的漏极和源极之间的电压差，并且其中，所述第一NMOS器件的漏极和源极之间的电压差不同于所述第二NMOS器件的漏极和源极之间的电压差。
在一些实施例中，所述第一信号路径包括第一输出电容器，其中所述第一输出电容器被配置为将所述第一经放大的输出耦合到所述输出端；并且所述第二信号路径包括第二输出电容器，其中所述第二输出电容器被配置为将第二经放大的输出耦合到所述输出端。
另一发明方面是一种使用放大器电路的方法。所述方法包括：利用输入端来接收输入信号；利用输出端来传输输出信号；利用第一信号路径的第一放大电路来接收所述输入信号；以及利用所述第一放大电路将第一经放大的输出传输到所述输出端，其中所述第一经放大的输出包括第一放大器电路谐波噪声；所述方法还包括利用第二信号路径的第二放大电路来接收所述输入信号；并且利用所述第二放大电路将第二经放大的输出传输到所述输出端，其中所述第二经放大的输出包括第二放大器电路谐波噪声，其中所述输出信号包括第一经放大的输出和第二经放大的输出，并且其中在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消。
在一些实施例中，所述方法还包括利用输入电容器将所述输入信号耦合到所述第一信号路径和所述第二信号路径中的每个。
在一些实施例中，所述方法还包括利用输入电容器将所述输入信号耦合到所述第一放大电路和所述第二放大电路中的每个。
在一些实施例中，所述第一放大电路包括第一反相电路，并且所述第二放大电路包括第二反相电路。
在一些实施例中，所述第一反相电路包括：第一反相器输入，第一反相器输出，以及第一反馈组件，所述第一反馈组件连接到所述第一反相器输入和所述第一反相器输出；并且所述第二反相电路包括：第二反相器输入，第二反相器输出，和第二反馈组件，所述第二反馈组件连接到所述第二反相器输入和所述第二反相器输出。
在一些实施例中，所述第一反相电路包括：一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且所述第二反相电路包括：一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，其中所述第一PMOS器件的单位宽度的跨导不同于所述第二PMOS器件的单位宽度的跨导，并且其中，所述第一NMOS器件的单位宽度的跨导不同于所述第二NMOS器件的单位宽度的跨导。
在一些实施例中，所述第一反相电路包括：一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且所述第二反相电路包括：一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，其中所述第一PMOS器件的漏极和源极之间的电压差不同于所述第二PMOS器件的漏极和源极之间的电压差，并且其中，所述第一NMOS器件的漏极和源极之间的电压差不同于所述第二NMOS器件的漏极和源极之间的电压差。
在一些实施例中，所述方法还包括：利用所述第一信号路径的第一输出电容器，将所述第一经放大的输出耦合到所述输出端；和利用所述第二信号路径的第二输出电容器，将第二经放大的输出耦合到所述输出端。
另一发明方面是一种接收器电路。所述接收器电路包括：低噪声放大器电路(LNA)，包括：输入端，被配置为接收输入信号；输出端，被配置为传输输出信号；和第一信号路径，包括第一放大电路，其中所述第一放大电路被配置为接收所述输入信号并将第一经放大的输出传输到输出端，并且其中所述第一经放大的输出包括第一放大器电路谐波噪声；第二信号路径，包括第二放大电路，其中所述第二放大电路被配置为接收所述输入信号并将第二经放大的输出传输到输出端，并且其中所述第二经放大的输出包括第二放大器电路谐波噪声，其中所述输出信号包括所述第一经放大的输出和所述第二经放大的输出，并且其中在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消。所述接收器电路还包括模数转换器(ADC)，被配置为基于LNA的输出信号来接收模拟信号，并基于接收到的模拟信号来生成数字信号；以及控制器，被配置为接收所述数字信号。
在一些实施例中，第一放大电路包括第一反相电路，并且其中所述第二放大电路包括第二反相电路，其中：所述第一反相电路包括：第一反相器输入，第一反相器输出，和第一反馈组件，所述第一反馈组件连接到所述第一反相器输入和所述第一反相器输出；并且所述第二反相电路包括：第二反相器输入，第二反相器输出，和第二反馈组件，所述第二反馈组件连接到所述第二反相器输入和所述第二反相器输出。
在一些实施例中，所述第一反相电路包括：一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且所述第二反相电路包括：一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出。所述第一PMOS器件的单位宽度的跨导不同于所述第二PMOS器件的单位宽度的跨导，并且所述第一NMOS器件的单位宽度的跨导不同于所述第二NMOS器件的单位宽度的跨导。
在一些实施例中，所述第一反相电路包括：一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且所述第二反相电路包括：一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，其中所述第一PMOS器件的漏极和源极之间的电压差不同于所述第二PMOS器件的漏极和源极之间的电压差，并且其中，所述第一NMOS器件的漏极和源极之间的电压差不同于所述第二NMOS器件的漏极和源极之间的电压差。
附图说明
并入并构成本说明书的一部分的附图示出了本文公开的主题的某些方面，并且与描述一起帮助解释了与所公开的实施方式相关联的一些原理。
图1是具有LNA电路的接收器电路的实施例的示意图。
图2是LNA电路的实施例的示意图。
图3是LNA电路的实施例的示意图。
图4是LNA电路的实施例的示意图。
图5是可编程NMOS块的示意图。
图6是可编程PMOS块的示意图。
图7是示出图2的LNA电路在具有和没有附加晶体管MPA和MNA的情况下的仿真结果图。
在实际应用时，相似的附图标记表示相似的结构、特征或元件。
具体实施方式
本文结合附图示出了本发明的特定实施例。
本文阐述了各种细节，因为它们涉及某些实施例。然而，本发明也可以以与本文描述的方式不同的方式来实施。在不脱离本发明的情况下，本领域技术人员可以对所讨论的实施例进行修改。因此，本发明不限于本文公开的特定实施例。
本文参考某些实施例描述了具有良好线度性性能的LNA电路的电路特征。一些特征在图中示出。图1示出了具有LNA电路的接收器电路，该LNA电路可以具有导致高线性度性能的一个或多个特征。图2-6示出了LNA电路及其子电路，其具有导致高LNA线性度性能的一个或多个特征。图7示出了仿真结果，示出了由所讨论的各种特征导致的线性度改进。
图1是具有LNA电路110的接收器电路100的实施例的示意图，LNA电路110可以具有导致高线性度性能的一个或多个特征。接收器电路100还包括从振荡器(LO)130接收振荡器信号的混频器120、低通滤波器(LPF)140、可变增益放大器(VGA)150、模数转换器(ADC)160和控制器170。
低噪声放大器110被配置为以载波频率接收高频载波信号并且利用低频信息信号来调制。接收信号还可以包括在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号。LNA电路110的非线性度导致LNA 110的输出具有在载波频率下的来自谐波噪声源信号的噪声。例如，载波频率的1/2下的谐波噪声源信号的二次谐波在载波频率下出现，并且载波频率的1/3下的谐波噪声源信号的三次谐波在载波频率下出现。LNA电路110具有特别高的线性度，使得由于接收到的谐波噪声源信号而在载波频率下出现的噪声特别低。LNA110的实施例及其导致高线性度的各种特征在下面讨论。
响应于来自低噪声放大器110的输出和振荡器信号，混频器120对来自低噪声放大器110的信号进行下变频。所得的基带信号包括低频信息信号的信息并且可以包括来自谐波噪声源信号的谐波噪声。
然后由低通滤波器140对基带信号进行滤波。低通滤波器140可以具有本领域已知的任何低通滤波器拓扑和对应的功能。
经滤波的基带信号然后由可变增益放大器150放大。可变增益放大器150可以具有本领域已知的任何可变增益放大器拓扑和对应的功能。
经放大的基带信号然后由模数转换器160处理。可变增益放大器150可以具有本领域已知的任何可变增益放大器拓扑和对应的功能。
如本领域技术人员所理解的，使用图1中未示出的通信连接性，来自控制器170的控制信号可以控制LNA 110、混频器120、低通滤波器(LPF)140、可变增益放大器(VGA)150和模数转换器(ADC)160的特定可变功能。
例如，控制器170使接收器100的一个或多个增益元件放大或衰减高频或基带信号。附加地或替选地，如本领域技术人员所理解的，来自控制器170的控制信号可以使一个或多个滤波元件通过例如移动一个或多个滤波元件的极点来修改高频或基带信号的滤波。
图2是LNA电路200的实施例的示意图。LNA电路200可用作图1的低噪声放大器110。LNA电路200可用在其他接收器电路中。LNA电路200可以用在使用LNA电路的其他电路中。其他LNA电路可以用作图1的低噪声放大器110。其他LNA电路可以具有与LNA电路200的特征相似或相同的特征。
LNA 200包括输入端I N、输入电容器C i n、第一信号路径210、第二信号路径220和输出端OUT。
输入I N接收输入信号。例如，输入端I N可以接收RF输入信号。LNA 200基于接收到的输入信号在输出端OUT处生成输出信号。输出信号可以是输入信号的放大或衰减版本。在一些实施例中，放大或衰减是可编程的。
输入信号具有载波频率并且利用低频信息信号来调制。因此，输入信号包括在载波频率下的信号频带中的信息信号。输入信号还可以包括在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号。LNA电路200的非线性度使输出信号具有在载波频率下的来自谐波噪声源信号的噪声。例如，载波频率的1/2下的谐波噪声源信号的二次谐波在载波频率下出现，并且载波频率的1/3下的谐波噪声源信号的三次谐波在载波频率下出现。LNA电路200具有特别高的线性度，使得由于接收到的谐波噪声源信号而在载波频率下出现的噪声特别低。
输入端IN处的输入信号通过输入电容器Cin耦合到第一信号路径210和第二信号路径220两者。第一信号路径210和第二信号路径220共同在输出端OUT处生成输出信号。
第一信号路径210包括第一反相器，该第一反相器包括晶体管MNl、MPl和MPA，以及N偏置电路Bl。第一反相器连接在正电源和负电源之间，并且在节点INVI处具有输入并且在节点INV1O处具有输出。第一信号路径210还包括电阻器R1，其在节点INVI处连接到第一反相器的输入并且在节点INV10处连接到第一反相器的输出。第一信号路径210还包括电容器CO1，其在节点INV10处连接到第一反相器的输出并连接到输出端OUT。
N偏置电路B1可以包括耦合电容器，该耦合电容器具有连接到输入端IN的第一端和连接到晶体管MN1的栅极的第二端。此外，N偏置电路B1还可以包括栅极偏置电压发生器。例如，N偏置电路B1还可以包括栅极偏置电压发生器，其包括连接到固定参考电压且连接到晶体管MN1的栅极的电阻器。可替选地，如由本领域技术人员所理解的，N偏置电路B1的栅极偏置电压发生器可以包括连接在正负电源之间并连接到晶体管MN1的栅极的分压器，并且被配置为在晶体管MN1的栅极处设置偏置电压。在一些实施例中，如本领域技术人员所理解的，分压器包括第一和第二电阻器。在一些实施例中，如本领域技术人员所理解的，分压器包括电流源和二极管连接的N型晶体管，并且晶体管MN1的栅极处的偏置电压约等于N型晶体管的阈值电压。可以使用其他偏置电路。
第二信号路径220包括第二反相器，该第二反相器包括晶体管MN2、MNA和MP2，以及N偏置电路B2。第二反相器连接在正电源和负电源之间，并且在节点INVI处具有输入并且在节点INV2O处具有输出。第二信号路径220还包括电阻器R2，其在节点INVI处连接到第二反相器的输入和在节点INV2O处连接到第二反相器的输出。第二信号路径220还包括电容器CO2，其在节点INV2O处连接到第二反相器的输出并且连接到输出端OUT。
N偏置电路B2可以包括耦合电容器，该耦合电容器具有连接到输入端IN的第一端和连接到晶体管MN2和MNA的栅极的第二端。此外，N偏置电路B2还可以包括栅极偏置电压发生器。例如，N偏置电路B2还可以包括栅极偏置电压发生器，其包括连接到固定参考电压和晶体管MN2和MNA的栅极的电阻器。可替选地，如本领域技术人员所理解的，N偏置电路B2的栅极偏置电压发生器可以包括分压器，分压器连接在正负电源之间并连接到晶体管MN2和MNA的栅极，并被配置为在晶体管MN2和MNA的栅极处设置偏置电压。在一些实施例中，如本领域技术人员所理解的，分压器包括第一和第二电阻器。在一些实施例中，如本领域技术人员所理解的，分压器包括电流源和二极管连接的N型晶体管，并且晶体管MN2和MNA的栅极处的偏置电压约等于N型晶体管的阈值电压。可以使用其他偏置电路。
在一些实施例中，N偏置电路B2示意性地与N偏置电路B1相同。在一些实施例中，晶体管MN1的栅极处的N偏置电压基本上与晶体管MN2和MNA的栅极处的N偏置电压相同。在一些实施例中，N偏置电路B2示意性地与N偏置电路B1不同。在一些实施例中，晶体管MN1的栅极处的N偏置电压不同于晶体管MN2和MNA的栅极处的N偏置电压。
在一些实施例中，晶体管MPl和MP2的尺寸示意性地相同，使得晶体管MPl和MP2的尺寸之间的任何差异是布局差异和/或制造可变性的结果。类似地，晶体管MN1和MN2的尺寸可以示意性地相同。
由于电阻器Rl，第一反相器在节点INV10处的输出被偏置在第一DC偏置电压。由于电阻器R2，第二反相器在节点INV2O处的输出被偏置在第二DC偏置电压。第一DC偏置电压是在节点INV1O处的第一反相器输出处出现的电压，其使来自晶体管MP1和MPA的电流等于通过晶体管MN1和电阻器R1和R2的电流，而晶体管MN1的栅极被偏置为由N偏置电路B1生成的N偏置电压。第二DC偏置电压是在节点INV2O处的第二反相器输出处出现的电压，其使来自晶体管MP2以及来自电阻器R1和R2的电流等于通过晶体管MN2和MNA的电流，同时晶体管MN2的栅极被偏置为由N偏置电路B2生成的N偏置电压。
在一些实施例中，电阻器Rl和R2的值是相同的。在一些实施例中，电阻器R1和R2的值是不同的。
因为第一和第二反相器的晶体管MPl、MPA和MP2的栅极和源极分别连接，所以晶体管MPl、MPA和MP2的Vgs相同。在一些实施例中，第一和第二反相器的晶体管MN1、MN2和MNA的栅极和源极分别连接到基本相同的电压，使得晶体管MN1、MN2和MNA的Vgs也可以相同或基本相同。因此，由于额外的晶体管MPA和MNA，节点INV1O处的第一DC偏置电压大于节点INV2O处的第二DC偏置电压。因此，偏置电流从节点INV1O处的第一反相器输出通过电阻器R1和R2流到节点INV2O处的第二反相器输出。
输入电容器Cin接收LNA电路200的输入信号，并将输入信号耦合到第一和第二反相器在节点INVI处的输入。此外，偏置电路B1将输入信号耦合到晶体管MN1的栅极，并且偏置电路B2将输入信号耦合到晶体管MN2和MNA的栅极。
在节点INVI处的第一和第二反相器输入处的信号具有等于第三DC偏置电压的DC值，其中第三DC偏置电压是在第一和第二DC偏置电压之间。此外，在节点INVI处的第一和第二反相器输入处的信号具有与输入端IN处的输入信号的频率分量对应的频率分量。在一些实施例中，晶体管MN1、MN2和MNA的栅极处的信号也具有与输入端IN处的输入信号的频率分量对应的频率分量。
此外，与输入端IN处的输入信号相比，在节点INVI处的第一和第二反相器输入处的信号可以根据由在节点INVI处的第一反相器输入处的寄生电容或其他电容引起的输入端IN处的信号的电容耦合分路引起的衰减而衰减。此外，与输入端IN处的输入信号相比，在节点INVI处的第一和第二反相器的输入处的信号可以根据由第一和第二反相器引起的衰减被衰减。
在节点INV10处的第一反相器的输出处的信号在上述第一DC偏置电压处具有DC值。此外，在节点INV1O处的第一反相器的输出处的信号具有与输入端IN处的输入信号的频率分量对应或相同的频率分量。
此外，与节点INVI处的第一反相器的输入处的输入信号相比，在节点INV10处的第一反相器的输出处的信号根据由第一反相器引起的衰减或放大而衰减或放大。
在节点INV20处的第二反相器的输出处的信号在上述第二DC偏置电压处具有DC值。此外，在节点INV2O处的第二反相器的输出处的信号具有与输入端IN处的输入信号的频率分量对应或相同的频率分量。
此外，与在节点INVI处的第二反相器的输入处的输入信号相比，在节点INV20处的第二反相器的输出处的信号根据由第二反相器引起的衰减或放大而衰减或放大。
至少因为晶体管MPl、MPA和MNl的跨导(gm)的非线性度，在节点INVlO处的第一反相器的输出处的信号具有输入端IN处的输入信号的谐波分量。例如，至少因为晶体管MP1、MPA和MN1的gm的非线性度，在节点INV10处的第一反相器的输出处的信号具有上述输入信号的谐波噪声源信号的谐波分量。因此，第一信号路径的非线性度使在节点INV10处的第一反相器的输出处的信号具有在载波频率下的信号频带中的噪声。例如，如本领域技术人员所理解的，在节点INV10处的第一反相器的输出处的信号被使得具有由在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号的谐波产生的在载波频率下的噪声。
类似地，至少因为晶体管MP2、MN2和MNA的跨导(gm)的非线性度，在节点INV2O处的第二反相器的输出处的信号具有在输入端IN处的输入信号的谐波分量。例如，至少因为晶体管MP2、MN2和MNA的gm的非线性度，在节点INV2O处的第二反相器的输出处的信号具有上面所讨论的输入信号的谐波噪声源信号的谐波分量。因此，第二信号路径的非线性度使在节点INV2O处的第二反相器的输出处的信号具有在载波频率下的信号频带中的噪声。例如，如本领域技术人员所理解的，在节点INV2O处的第二反相器的输出处的信号被使得具有由载波频率的整数分数(例如，1/2、1/3)频率下的谐波噪声源信号的谐波引起的在载波频率下的噪声。
在节点INV10处的第一反相器的输出处的信号通过电容器COl耦合到输出端OUT，并且在节点INV20处的第二反相器的输出处的信号通过电容器CO2耦合到输出端OUT。因此，在输出端OUT处的信号中，将在节点INV10处的第一反相器的输出处的信号中的谐波噪声源信号的谐波分量与在节点INV2O处的第二反相器的输出处的信号中的谐波噪声源信号的谐波分量相加。
因为在节点INV10处的第一反相器的输出处的第一DC偏置电压不同于在节点INV20处的第二反相器的输出处的第二DC偏置电压，所述MPl和MPA晶体管的漏-源电压(Vds)与MP2晶体管的Vds不同，并且MN1晶体管的Vds与MN2和MNA晶体管的Vds不同。至少部分地由于不同的Vds电压，第一反相器的晶体管MP1和MPA的单位宽度值的瞬时跨导不同于第二反相器的晶体管MP2的单位宽度值的对应瞬时跨导。此外，至少部分由于不同的Vds电压，第一反相器的晶体管MN1的单位宽度值的瞬时跨导不同于第二反相器的晶体管MN2和MNA的单位宽度值的对应瞬时跨导。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消。类似地，在一些实施例中，第一反相器的晶体管MP1、MPA和MN1的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消，并且由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。类似地，在一些实施例中，第一反相器的晶体管MP1、MPA和MN1的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消，以及由第一反相器的晶体管MN1的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消。
图3是LNA电路300的实施例的示意图。LNA电路300可用作图1的低噪声放大器110。LNA电路300可用在其他接收器电路中。LNA电路300可用在使用LNA电路的其他电路中。其他LNA电路可以用作图1的低噪声放大器110。其他LNA电路可以具有与LNA电路300的特征相似或相同的特征。
LNA300包括输入端IN、输入电容器Cin、第一信号路径310、第二信号路径320和输出端OUT。
输入IN接收输入信号。例如，输入端IN可以接收RF输入信号。LNA300基于接收到的输入信号在输出端OUT处生成输出信号。输出信号可以是输入信号的放大或衰减版本。在一些实施例中，放大或衰减是可编程的。
输入信号具有载波频率并且利用低频信息信号来调制。因此，输入信号包括在载波频率下的信号频带中的信息信号。输入信号还可以包括在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号。LNA电路300的非线性度使输出信号具有在载波频率下的来自谐波噪声源信号的噪声。例如，载波频率的1/2下的谐波噪声源信号的二次谐波在载波频率下出现，并且载波频率的1/3下的谐波噪声源信号的三次谐波在载波频率下出现。LNA电路300具有特别高的线性度，使得由于接收到的谐波噪声源信号而在载波频率下出现的噪声特别低。
输入端IN处的输入信号通过输入电容器Cin耦合到第一信号路径310和第二信号路径320两者。第一信号路径310和第二信号路径320共同在输出端OUT处生成输出信号。
第一信号路径310包括第一反相器，该第一反相器包括晶体管MNl、MPl和MPA，以及N偏置电路Bl。第一反相器连接在正电源和负电源之间，并且在节点INVI处具有输入并且在节点INV1O处具有输出。第一信号路径310还包括电阻器R1，其在节点INVI处连接到第一反相器的输入并且在节点INV10处连接到第一反相器的输出。第一信号路径310还包括电容器CO1，其在节点INV10处连接到第一反相器的输出并连接到输出端OUT。
N偏置电路B1可以包括耦合电容器，该耦合电容器具有连接到输入端IN的第一端和连接到晶体管MN1的栅极的第二端。此外，N偏置电路B1还可以包括栅极偏置电压发生器。例如，N偏置电路B1还可以包括栅极偏置电压发生器，其包括连接到固定参考电压且连接到晶体管MN1的栅极的电阻器。可替选地，如由本领域技术人员所理解的，N偏置电路B1的栅极偏置电压发生器可以包括连接在正负电源之间并连接到晶体管MN1的栅极的分压器，并且被配置为在晶体管MN1的栅极处设置偏置电压。在一些实施例中，如本领域技术人员所理解的，分压器包括第一和第二电阻器。在一些实施例中，如本领域技术人员所理解的，分压器包括电流源和二极管连接的N型晶体管，并且晶体管MN1的栅极处的偏置电压约等于N型晶体管的阈值电压。可以使用其他偏置电路。
第二信号路径320包括第二反相器，该第二反相器包括晶体管MN2、MNA和MP2，以及N偏置电路B2。第二反相器连接在正电源和负电源之间，并且在节点INVI处具有输入并且在节点INV2O处具有输出。第二信号路径320还包括电阻器R2，其在节点INVI处连接到第二反相器的输入和在节点INV2O处连接到第二反相器的输出。第二信号路径320还包括电容器CO2，其在节点INV2O处连接到第二反相器的输出并且连接到输出端OUT。
N偏置电路B2可以包括耦合电容器，该耦合电容器具有连接到输入端IN的第一端和连接到晶体管MN2的栅极的第二端。此外，N偏置电路B2还可以包括栅极偏置电压发生器。例如，N偏置电路B2还可以包括栅极偏置电压发生器，其包括连接到固定参考电压和晶体管MN2的栅极的电阻器。可替选地，如本领域技术人员所理解的，N偏置电路B2的栅极偏置电压发生器可以包括分压器，分压器连接在正负电源之间并连接到晶体管MN2的栅极，并被配置为在晶体管MN2的栅极处设置偏置电压。在一些实施例中，如本领域技术人员所理解的，分压器包括第一和第二电阻器。在一些实施例中，如本领域技术人员所理解的，分压器包括电流源和二极管连接的N型晶体管，并且晶体管MN2的栅极处的偏置电压约等于N型晶体管的阈值电压。可以使用其他偏置电路。
在一些实施例中，N偏置电路B2示意性地与N偏置电路B1相同。在一些实施例中，晶体管MN1的栅极处的N偏置电压基本上与晶体管MN2的栅极处的N偏置电压相同。在一些实施例中，N偏置电路B2示意性地与N偏置电路B1不同。在一些实施例中，晶体管MN1的栅极处的N偏置电压不同于晶体管MN2的栅极处的N偏置电压。
在一些实施例中，晶体管MPl和MP2的尺寸示意性地相同，使得晶体管MPl和MP2的尺寸之间的任何差异是布局差异和/或制造可变性的结果。类似地，晶体管MN1和MN2的尺寸可以示意性地相同。
由于电阻器Rl，第一反相器在节点INV10处的输出被偏置在第一DC偏置电压。由于电阻器R2，第二反相器在节点INV2O处的输出被偏置在第二DC偏置电压。第一DC偏置电压是在节点INV1O处的第一反相器输出处出现的电压，其使来自晶体管MP1和MPA的电流等于通过晶体管MN1和电阻器R1和R2的电流，而晶体管MN1的栅极被偏置为由N偏置电路B1生成的N偏置电压。第二DC偏置电压是在节点INV2O处的第二反相器输出处出现的电压，其使来自晶体管MP2以及来自电阻器R1和R2的电流等于通过晶体管MN2的电流，同时晶体管MN2的栅极被偏置为由N偏置电路B2生成的N偏置电压。
在一些实施例中，电阻器Rl和R2的值是相同的。在一些实施例中，电阻器R1和R2的值是不同的。
因为第一和第二反相器的晶体管MPl、MPA和MP2的栅极和源极分别连接，所以晶体管MPl、MPA和MP2的Vgs相同。在一些实施例中，第一和第二反相器的晶体管MN1和MN2的栅极和源极分别连接到基本相同的电压，使得晶体管MN1和MN2的Vgs也可以相同或基本相同。因此，由于额外的晶体管MPA，节点INV1O处的第一DC偏置电压大于节点INV2O处的第二DC偏置电压。因此，偏置电流从节点INV1O处的第一反相器输出通过电阻器R1和R2流到节点INV2O处的第二反相器输出。
输入电容器Cin接收LNA电路300的输入信号，并将输入信号耦合到第一和第二反相器在节点INVI处的输入。此外，偏置电路B1将输入信号耦合到晶体管MN1的栅极，并且偏置电路B2将输入信号耦合到晶体管MN2的栅极。
在节点INVI处的第一和第二反相器的输入处的信号具有等于第三DC偏置电压的DC值，其中第三DC偏置电压是在第一和第二DC偏置电压之间。此外，在节点INVI处的第一和第二反相器输入处的信号具有与输入端IN处的输入信号的频率分量对应的频率分量。在一些实施例中，晶体管MN1和MN2的栅极处的信号也具有与输入端IN处的输入信号的频率分量对应的频率分量。
此外，与输入端IN处的输入信号相比，在节点INVI处的第一和第二反相器输入处的信号可以根据由在节点INVI处的第一反相器输入处的寄生电容或其他电容引起的输入端IN处的信号的电容耦合分路引起的衰减而衰减。此外，与输入端IN处的输入信号相比，在节点INVI处的第一和第二反相器的输入处的信号可以根据由第一和第二反相器引起的衰减被衰减。
在节点INV10处的第一反相器的输出处的信号在上述第一DC偏置电压处具有DC值。此外，在节点INV1O处的第一反相器的输出处的信号具有与输入端IN处的输入信号的频率分量对应或相同的频率分量。
此外，与节点INVI处的第一反相器的输入处的输入信号相比，在节点INV10处的第一反相器的输出处的信号根据由第一反相器引起的衰减或放大而衰减或放大。
在节点INV20处的第二反相器的输出处的信号在上述第二DC偏置电压处具有DC值。此外，在节点INV2O处的第二反相器的输出处的信号具有与输入端IN处的输入信号的频率分量对应或相同的频率分量。
此外，与在节点INVI处的第二反相器的输入处的输入信号相比，在节点INV20处的第二反相器的输出处的信号根据由第二反相器引起的衰减或放大而衰减或放大。
至少因为晶体管MPl、MPA和MNl的跨导(gm)的非线性度，在节点INVlO处的第一反相器的输出处的信号具有输入端IN处的输入信号的谐波分量。例如，至少因为晶体管MP1、MPA和MN1的gm的非线性度，在节点INV10处的第一反相器的输出处的信号具有上述输入信号的谐波噪声源信号的谐波分量。因此，第一信号路径的非线性度使在节点INV10处的第一反相器的输出处的信号具有在载波频率下的信号频带中的噪声。例如，如本领域技术人员所理解的，在节点INV10处的第一反相器的输出处的信号被使得具有由在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号的谐波产生的在载波频率下的噪声。
类似地，至少因为晶体管MP2和MN2的跨导(gm)的非线性度，在节点INV2O处的第二反相器的输出处的信号具有在输入端IN处的输入信号的谐波分量。例如，至少因为晶体管MP2和MN2的gm的非线性度，在节点INV2O处的第二反相器的输出处的信号具有上面所讨论的输入信号的谐波噪声源信号的谐波分量。因此，第二信号路径的非线性度使在节点INV2O处的第二反相器的输出处的信号具有在载波频率下的信号频带中的噪声。例如，如本领域技术人员所理解的，在节点INV2O处的第二反相器的输出处的信号被使得具有由载波频率的整数分数(例如，1/2、1/3)频率下的谐波噪声源信号的谐波引起的在载波频率下的噪声。
在节点INV10处的第一反相器的输出处的信号通过电容器COl耦合到输出端OUT，并且在节点INV10处的第一反相器的输出处的信号通过电容器COl耦合到输出端OUT。因此，在输出端OUT处的信号中，将在节点INV10处的第一反相器的输出处的信号中的谐波噪声源信号的谐波分量与在节点INV2O处的第二反相器的输出处的信号中的谐波噪声源信号的谐波分量相加。
因为在节点INV10处的第一反相器的输出处的第一DC偏置电压不同于在节点INV20处的第二反相器的输出处的第二DC偏置电压，所述MPl和MPA晶体管的漏-源电压(Vds)与MP2晶体管的Vds不同，并且MN1晶体管的Vds与MN2晶体管的Vds不同。至少部分地由于不同的Vds电压，第一反相器的晶体管MP1和MPA的单位宽度值的瞬时跨导不同于第二反相器的晶体管MP2的单位宽度值的对应瞬时跨导。此外，至少部分由于不同的Vds电压，第一反相器的晶体管MN1的单位宽度值的瞬时跨导不同于第二反相器的晶体管MN2的单位宽度值的对应瞬时跨导。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2和MN2的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2的跨导的非线性度抵消或部分抵消。类似地，在一些实施例中，第一反相器的晶体管MP1、MPA和MN1的偏置电压和尺寸以及第二反相器的晶体管MP2和MN2的偏置电压和尺寸被选择为使得由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2和MN2的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2的跨导的非线性度抵消或部分抵消，并且由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2和MN2的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。类似地，在一些实施例中，第一反相器的晶体管MP1、MPA和MN1的偏置电压和尺寸以及第二反相器的晶体管MP2和MN2的偏置电压和尺寸被选择为使得由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl、MPA和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2和MN2的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1和MPA的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消，以及由第一反相器的晶体管MN1的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2的跨导的非线性度抵消或部分抵消。
图4是LNA电路400的实施例的示意图。LNA电路400可用作图1的低噪声放大器110。LNA电路400可用在其他接收器电路中。LNA电路400可以用在使用LNA电路的其他电路中。其他LNA电路可以用作图1的低噪声放大器110。其他LNA电路可以具有与LNA电路400的特征相似或相同的特征。
LNA400包括输入端IN、输入电容器Cin、第一信号路径410、第二信号路径420和输出端OUT。
输入IN接收输入信号。例如，输入端IN可以接收RF输入信号。LNA400基于接收到的输入信号在输出端OUT处生成输出信号。输出信号可以是输入信号的放大或衰减版本。在一些实施例中，放大或衰减是可编程的。
输入信号具有载波频率并且利用低频信息信号来调制。因此，输入信号包括在载波频率下的信号频带中的信息信号。输入信号还可以包括在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号。LNA电路400的非线性度使输出信号具有在载波频率下的来自谐波噪声源信号的噪声。例如，载波频率的1/2下的谐波噪声源信号的二次谐波在载波频率下出现，并且载波频率的1/3下的谐波噪声源信号的三次谐波在载波频率下出现。LNA电路400具有特别高的线性度，使得由于接收到的谐波噪声源信号而在载波频率下出现的噪声特别低。
输入端IN处的输入信号通过输入电容器Cin耦合到第一信号路径410和第二信号路径420两者。第一信号路径410和第二信号路径420共同在输出端OUT处生成输出信号。
第一信号路径410包括第一反相器，该第一反相器包括晶体管MNl、MPl以及N偏置电路Bl。第一反相器连接在正电源和负电源之间，并且在节点INVI处具有输入并且在节点INV1O处具有输出。第一信号路径410还包括电阻器R1，其在节点INVI处连接到第一反相器的输入并且在节点INV10处连接到第一反相器的输出。第一信号路径410还包括电容器CO1，其在节点INV10处连接到第一反相器的输出并连接到输出端OUT。
N偏置电路B1可以包括耦合电容器，该耦合电容器具有连接到输入端IN的第一端和连接到晶体管MN1的栅极的第二端。此外，N偏置电路B1还可以包括栅极偏置电压发生器。例如，N偏置电路B1还可以包括栅极偏置电压发生器，其包括连接到固定参考电压且连接到晶体管MN1的栅极的电阻器。可替选地，如由本领域技术人员所理解的，N偏置电路B1的栅极偏置电压发生器可以包括连接在正负电源之间并连接到晶体管MN1的栅极的分压器，并且被配置为在晶体管MN1的栅极处设置偏置电压。在一些实施例中，如本领域技术人员所理解的，分压器包括第一和第二电阻器。在一些实施例中，如本领域技术人员所理解的，分压器包括电流源和二极管连接的N型晶体管，并且晶体管MN1的栅极处的偏置电压约等于N型晶体管的阈值电压。可以使用其他偏置电路。
第二信号路径420包括第二反相器，该第二反相器包括晶体管MN2、MNA和MP2，以及N偏置电路B2。第二反相器连接在正电源和负电源之间，并且在节点INVI处具有输入并且在节点INV2O处具有输出。第二信号路径420还包括电阻器R2，其在节点INVI处连接到第二反相器的输入和在节点INV2O处连接到第二反相器的输出。第二信号路径420还包括电容器CO2，其在节点INV2O处连接到第二反相器的输出并且连接到输出端OUT。
N偏置电路B2可以包括耦合电容器，该耦合电容器具有连接到输入端IN的第一端和连接到晶体管MN2和MNA的栅极的第二端。此外，N偏置电路B2还可以包括栅极偏置电压发生器。例如，N偏置电路B2还可以包括栅极偏置电压发生器，其包括连接到固定参考电压和晶体管MN2和MNA的栅极的电阻器。可替选地，如本领域技术人员所理解的，N偏置电路B2的栅极偏置电压发生器可以包括分压器，分压器连接在正负电源之间并连接到晶体管MN2和MNA的栅极，并被配置为在晶体管MN2和MNA的栅极处设置偏置电压。在一些实施例中，如本领域技术人员所理解的，分压器包括第一和第二电阻器。在一些实施例中，如本领域技术人员所理解的，分压器包括电流源和二极管连接的N型晶体管，并且晶体管MN2和MNA的栅极处的偏置电压约等于N型晶体管的阈值电压。可以使用其他偏置电路。
在一些实施例中，N偏置电路B2示意性地与N偏置电路B1相同。在一些实施例中，晶体管MN1的栅极处的N偏置电压基本上与晶体管MN2和MNA的栅极处的N偏置电压相同。在一些实施例中，N偏置电路B2示意性地与N偏置电路B1不同。在一些实施例中，晶体管MN1的栅极处的N偏置电压不同于晶体管MN2和MNA的栅极处的N偏置电压。
在一些实施例中，晶体管MPl和MP2的尺寸示意性地相同，使得晶体管MPl和MP2的尺寸之间的任何差异是布局差异和/或制造可变性的结果。类似地，晶体管MN1和MN2的尺寸可以示意性地相同。
由于电阻器Rl，第一反相器在节点INV10处的输出被偏置在第一DC偏置电压。由于电阻器R2，第二反相器在节点INV2O处的输出被偏置在第二DC偏置电压。第一DC偏置电压是在节点INV1O处的第一反相器输出处出现的电压，其使来自晶体管MP1的电流等于通过晶体管MN1和电阻器R1和R2的电流，而晶体管MN1的栅极被偏置为由N偏置电路B1生成的N偏置电压。第二DC偏置电压是在节点INV2O处的第二反相器输出处出现的电压，其使来自晶体管MP2以及来自电阻器R1和R2的电流等于通过晶体管MN2和MNA的电流，同时晶体管MN2的栅极被偏置为由N偏置电路B2生成的N偏置电压。
在一些实施例中，电阻器Rl和R2的值是相同的。在一些实施例中，电阻器R1和R2的值是不同的。
因为第一和第二反相器的晶体管MPl和MP2的栅极和源极分别连接，所以晶体管MPl和MP2的Vgs相同。在一些实施例中，第一和第二反相器的晶体管MN1、MN2和MNA的栅极和源极分别连接到基本相同的电压，使得晶体管MN1、MN2和MNA的Vgs也可以相同或基本相同。因此，由于额外的晶体管MNA，节点INV1O处的第一DC偏置电压大于节点INV2O处的第二DC偏置电压。因此，偏置电流从节点INV1O处的第一反相器输出通过电阻器R1和R2流到节点INV2O处的第二反相器输出。
输入电容器Cin接收LNA电路200的输入信号，并将输入信号耦合到第一和第二反相器在节点INVI处的输入。此外，偏置电路B1将输入信号耦合到晶体管MN1的栅极，并且偏置电路B2将输入信号耦合到晶体管MN2和MNA的栅极。
在节点INVI处的第一和第二反相器输入处的信号具有等于第三DC偏置电压的DC值，其中第三DC偏置电压是在第一和第二DC偏置电压之间。此外，在节点INVI处的第一和第二反相器输入处的信号具有与输入端IN处的输入信号的频率分量对应的频率分量。在一些实施例中，晶体管MN1、MN2和MNA的栅极处的信号也具有与输入端IN处的输入信号的频率分量对应的频率分量。
此外，与输入端IN处的输入信号相比，在节点INVI处的第一和第二反相器输入处的信号可以根据由在节点INVI处的第一反相器输入处的寄生电容或其他电容引起的输入端IN处的信号的电容耦合分路引起的衰减而衰减。此外，与输入端IN处的输入信号相比，在节点INVI处的第一和第二反相器的输入处的信号可以根据由第一和第二反相器引起的衰减被衰减。
在节点INV10处的第一反相器的输出处的信号在上述第一DC偏置电压处具有DC值。此外，在节点INV1O处的第一反相器的输出处的信号具有与输入端IN处的输入信号的频率分量对应或相同的频率分量。
此外，与节点INVI处的第一反相器的输入处的输入信号相比，在节点INV10处的第一反相器的输出处的信号根据由第一反相器引起的衰减或放大而衰减或放大。
在节点INV20处的第二反相器的输出处的信号在上述第二DC偏置电压处具有DC值。此外，在节点INV2O处的第二反相器的输出处的信号具有与输入端IN处的输入信号的频率分量对应或相同的频率分量。
此外，与在节点INVI处的第二反相器的输入处的输入信号相比，在节点INV20处的第二反相器的输出处的信号根据由第二反相器引起的衰减或放大而衰减或放大。
至少因为晶体管MPl和MNl的跨导(gm)的非线性度，在节点INVlO处的第一反相器的输出处的信号具有输入端IN处的输入信号的谐波分量。例如，至少因为晶体管MP1和MN1的gm的非线性度，在节点INV10处的第一反相器的输出处的信号具有上述输入信号的谐波噪声源信号的谐波分量。因此，第一信号路径的非线性度使在节点INV10处的第一反相器的输出处的信号具有在载波频率下的信号频带中的噪声。例如，如本领域技术人员所理解的，在节点INV10处的第一反相器的输出处的信号被使得具有由在载波频率的整数分数(例如1/2、1/3)频率下的谐波噪声源信号的谐波产生的在载波频率下的噪声。
类似地，至少因为晶体管MP2、MN2和MNA的跨导(gm)的非线性度，在节点INV2O处的第二反相器的输出处的信号具有在输入端IN处的输入信号的谐波分量。例如，至少因为晶体管MP2、MN2和MNA的gm的非线性度，在节点INV2O处的第二反相器的输出处的信号具有上面所讨论的输入信号的谐波噪声源信号的谐波分量。因此，第二信号路径的非线性度使在节点INV2O处的第二反相器的输出处的信号具有在载波频率下的信号频带中的噪声。例如，如本领域技术人员所理解的，在节点INV2O处的第二反相器的输出处的信号被使得具有由载波频率的整数分数(例如，1/2、1/3)频率下的谐波噪声源信号的谐波引起的在载波频率下的噪声。
在节点INV10处的第一反相器的输出处的信号通过电容器COl耦合到输出端OUT，并且在节点INV10处的第一反相器的输出处的信号通过电容器CO1耦合到输出端OUT。因此，在输出端OUT处的信号中，将在节点INV10处的第一反相器的输出处的信号中的谐波噪声源信号的谐波分量与在节点INV2O处的第二反相器的输出处的信号中的谐波噪声源信号的谐波分量相加。
因为在节点INV10处的第一反相器的输出处的第一DC偏置电压不同于在节点INV20处的第二反相器的输出处的第二DC偏置电压，所述MPl晶体管的漏-源电压(Vds)与MP2晶体管的Vds不同，并且MN1晶体管的Vds与MN2和MNA晶体管的Vds不同。至少部分地由于不同的Vds电压，第一反相器的晶体管MP1的单位宽度值的瞬时跨导不同于第二反相器的晶体管MP2的单位宽度值的对应瞬时跨导。此外，至少部分由于不同的Vds电压，第一反相器的晶体管MN1的单位宽度值的瞬时跨导不同于第二反相器的晶体管MN2和MNA的单位宽度值的对应瞬时跨导。
在一些实施例中，第一反相器的晶体管MPl和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消。类似地，在一些实施例中，第一反相器的晶体管MP1和MN1的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消，并且由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消。类似地，在一些实施例中，第一反相器的晶体管MP1和MN1的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MN1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消。
在一些实施例中，第一反相器的晶体管MPl和MNl的偏置电压和尺寸以及第二反相器的晶体管MP2、MN2和MNA的偏置电压和尺寸被选择为使得由第一反相器的晶体管MP1的跨导的非线性度引起的输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MP2的跨导的非线性度抵消或部分抵消，以及由第一反相器的晶体管MN1的跨导的非线性度引起的在输出节点OUT处的输出信号的非线性度被第二反相器的晶体管MN2和MNA的跨导的非线性度抵消或部分抵消。
图5是可编程NMOS块500的示意图，其可用作图2、3和4的LNA电路200、300或400的NMOS晶体管MN1、MNA和MN2中的任何一个。当用作LNA电路200、300或400的NMOS晶体管MN1、MNA和MN2中的任何一个时，除了本文别处讨论的特征之外，可编程NMOS块500被用作的NMOS晶体管MN1、MNA和MN2是也可编程的。在一些实施例中，LNA电路200、300或400的MN1和MN2都是可编程的。在一些实施例中，MNA是可编程的。在一些实施例中，LNA电路200、300或400的MN1、MNA和MN2均是可编程的。在一些实施例中，LNA电路200、300或400的MNA是不可编程的。在一些实施例中，LNA电路200、300或400的MN1、MNA和MN2是不可编程的。
可编程NMOS块500包括反相器晶体管MN0-MNN和选择晶体管MNS0-MNSN。如图所示，反相器晶体管MN0–MNN和选择晶体管MNS0–MNSN以串联成对形式连接在接地与它们是其组成部分的反相器的输出之间。可以存在任意数量N个串联成对。在一些实施例中，所有成对具有相同尺寸的反相器晶体管。在一些实施例中，所有成对具有相同尺寸的选择晶体管。在一些实施例中，反相器晶体管MN0-MNN的尺寸被二元加权，使得每个成对具有不同尺寸的反相器晶体管。在一些实施例中，选择晶体管MNS0-MNSN的尺寸被二元加权，使得每个成对具有不同尺寸的选择晶体管。
在一些实施例中，反相器晶体管MN0-MNN和选择晶体管MNS0-MNSN以如图所示的相反顺序以串联成对形式连接在接地和它们是其组成部分的反相器的输出之间。
如图所示，反相器晶体管MN0-MNN的栅极连接到它们是其组成部分的反相器的输入INVI。选择晶体管MNS0–MNSN的栅极均连接到来自控制器(未显示)的控制信号SELN[0]–SELN[N]，该控制信号选择性地使它们是其一部分的成对的导电性受到它们是其组成部分的反相器的输入的控制。此外，选择晶体管MNS0–MNSN的漏极均连接到它们是其组成部分的反相器的输出INVO。
如本领域技术人员所理解的，为了对NMOS块500进行编程，控制器通过将适当的栅极控制信号驱动到选择晶体管MNS0-MNSN的栅极来选择性地使选定数量的选择晶体管MNS0-MNSN导电。
图6是可编程PMOS块600的示意图，其可用作图2、3和4的LNA电路200、300或400的PMOS晶体管MP1、MPA和MP2中的任何一个。当用作LNA电路200、300或400的PMOS晶体管MP1、MPA和MP2中的任何一个时，除了本文别处讨论的特征之外，可编程PMOS块600被用作的PMOS晶体管MP1、MPA和MP2是也可编程的。在一些实施例中，LNA电路200、300或400的MP1和MP2都是可编程的。在一些实施例中，MPA是可编程的。在一些实施例中，LNA电路200、300或400的MP1、MPA和MP2均是可编程的。在一些实施例中，LNA电路200、300或400的MPA是不可编程的。在一些实施例中，LNA电路200、300或400的MP1、MPA和MP2是不可编程的。
可编程PMOS块600包括反相器晶体管MP0-MPN和选择晶体管MPS0-MPSN。如图所示，反相器晶体管MP0–MPN和选择晶体管MPS0–MPSN以串联成对形式连接在电源与它们是其组成部分的反相器的输出之间。可以存在任意数量N个串联成对。在一些实施例中，所有成对具有相同尺寸的反相器晶体管。在一些实施例中，所有成对具有相同尺寸的选择晶体管。在一些实施例中，反相器晶体管MP0-MPN的尺寸被二元加权，使得每个成对具有不同尺寸的反相器晶体管。在一些实施例中，选择晶体管MPS0-MPSN的尺寸被二元加权，使得每个成对具有不同尺寸的选择晶体管。
在一些实施例中，反相器晶体管MP0-MPN和选择晶体管MPS0-MPSN以如图所示的相反顺序以串联成对形式连接在电源和它们是其组成部分的反相器的输出之间。
如图所示，反相器晶体管MP0-MPN的栅极连接到它们是其组成部分的反相器的输入INVI。选择晶体管MPS0–MPSN的栅极均连接到来自控制器(未显示)的控制信号SELP[0]–SELP[N]，该控制信号选择性地使它们是其一部分的成对的导电性受到它们是其组成部分的反相器的输入的控制。此外，选择晶体管MPS0–MPSN的漏极均连接到它们是其组成部分的反相器的输出INVO。
如本领域技术人员所理解的，为了对PMOS块600进行编程，控制器通过将适当的栅极控制信号驱动到选择晶体管MPS0-MPSN的栅极来选择性地使选定数量的选择晶体管MPS0-MPSN导电。
图7是示出图2的LNA电路200在具有和没有附加晶体管MPA和MNA的情况下的仿真结果的图。
如图所示，二次和三次谐波在没有MPA和MNA晶体管的仿真中显著高于在具有MPA和MNA晶体管的仿真中。
下表示出了在典型仿真条件下具有MPA和MNA晶体管的LNA电路200的仿真结果和谐波失真改善。
Figure BDA0003198263420000201
在以上描述和权利要求中，诸如“至少一个”或“一个或多个”之类的短语可以出现在元素或特征的组合列表之后。术语“和/或”也可以出现在两个或更多个元素或特征的列表中。除非与其所使用的上下文另有隐含或明确矛盾，否则这样的短语旨在表示单独列出的任何元素或特征或者与任何其他记载的元素或特征组合的任何所述记载的元素或特征。例如，短语“A和B中的至少一个；”“A和B中的一个或多个；”以及“A和/或B”均表示“单独A、单独B或A和B一起”。类似的解释也适用于包含三个或更多个项目的列表。例如，短语“A、B和C中的至少一个；”“A、B和C中的一个或多个；”以及“A、B和/或C”均表示“单独的A、单独的B、单独的C、A和B一起、A和C一起、B和C一起、或A和B和C一起”。上文和权利要求中使用的术语“基于”旨在表示“至少部分基于”，使得未记载的特征或元素也是允许的。
本文描述的主题可以根据期望的配置而在系统、设备、方法和/或物品中实现。前述描述中阐述的实施方式并不代表与本文所描述的主题一致的所有实施方式。相反，它们仅仅是与所描述的主题相关的方面一致的一些示例。尽管上面已经详细描述了一些变型，但是其他修改或添加也是可能的。特别地，除了本文所阐述的那些之外，还可以提供进一步的特征和/或变型。例如，上述实施方式可以涉及所公开的特征的各种组合和子组合和/或上述公开的多个另外的特征的组合和子组合。此外，在附图中描绘的和/或本文所描述的逻辑流程不一定需要所示出的特定顺序或序列顺序来实现期望的结果。其他实施方式可以在以下权利要求的范围内。

Claims (20)

1.一种放大器电路，包括：
输入端，被配置为接收输入信号；
输出端，被配置为传输输出信号；
第一信号路径，包括第一放大电路，其中所述第一放大电路被配置为接收所述输入信号并将第一经放大的输出传输到输出端，并且其中所述第一经放大的输出包括第一放大器电路谐波噪声；
第二信号路径，包括第二放大电路，其中所述第二放大电路被配置为接收所述输入信号并将第二经放大的输出传输到输出端，并且其中所述第二经放大的输出包括第二放大器电路谐波噪声；
其中所述输出信号包括所述第一经放大的输出和所述第二经放大的输出，并且其中在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消。
2.根据权利要求1所述的放大器电路，还包括输入电容器，被配置为将所述输入信号耦合到所述第一信号路径和所述第二信号路径中的每个。
3.根据权利要求1所述的放大器电路，还包括输入电容器，被配置为将所述输入信号耦合到所述第一放大电路和所述第二放大电路中的每个。
4.根据权利要求1所述的放大器电路，其中所述第一放大电路包括第一反相电路，并且其中所述第二放大电路包括第二反相电路。
5.根据权利要求4所述的放大器电路，其中，
所述第一反相电路包括：
第一反相器输入，
第一反相器输出，和
第一反馈组件，所述第一反馈组件连接到所述第一反相器输入和所述第一反相器输出；并且
所述第二反相电路包括：
第二反相器输入，
第二反相器输出，和
第二反馈组件，所述第二反馈组件连接到所述第二反相器输入和所述第二反相器输出。
6.根据权利要求5所述的放大器电路，其中，
所述第一反相电路包括：
一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及
一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且
所述第二反相电路包括：
一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及
一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，
其中所述第一PMOS器件的单位宽度的跨导不同于所述第二PMOS器件的单位宽度的跨导，并且
其中所述第一NMOS器件的单位宽度的跨导不同于所述第二NMOS器件的单位宽度的跨导。
7.根据权利要求5所述的放大器电路，其中，
所述第一反相电路包括：
一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及
一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且
所述第二反相电路包括：
一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及
一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，
其中所述第一PMOS器件的漏极和源极之间的电压差不同于所述第二PMOS器件的漏极和源极之间的电压差，并且
其中，所述第一NMOS器件的漏极和源极之间的电压差不同于所述第二NMOS器件的漏极和源极之间的电压差。
8.根据权利要求1所述的放大器电路，其中，
所述第一信号路径包括第一输出电容器，其中所述第一输出电容器被配置为将所述第一经放大的输出耦合到所述输出端；并且
所述第二信号路径包括第二输出电容器，其中所述第二输出电容器被配置为将第二经放大的输出耦合到所述输出端。
9.一种使用放大器电路的方法，所述方法包括：
利用输入端来接收输入信号；
利用输出端来传输输出信号；
利用第一信号路径的第一放大电路来接收所述输入信号；
利用所述第一放大电路将第一经放大的输出传输到所述输出端，其中所述第一经放大的输出包括第一放大器电路谐波噪声；
利用第二信号路径的第二放大电路来接收所述输入信号；
利用所述第二放大电路将第二经放大的输出传输到所述输出端，其中所述第二经放大的输出包括第二放大器电路谐波噪声；
其中所述输出信号包括第一经放大的输出和第二经放大的输出，并且其中在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消。
10.根据权利要求9所述的方法，还包括利用所述输入电容器将所述输入信号耦合到所述第一信号路径和所述第二信号路径中的每个。
11.根据权利要求9所述的方法，还包括利用输入电容器将所述输入信号耦合到所述第一放大电路和所述第二放大电路中的每个。
12.根据权利要求9所述的方法，其中所述第一放大电路包括第一反相电路，并且其中所述第二放大电路包括第二反相电路。
13.根据权利要求12所述的方法，其中：
所述第一反相电路包括：
第一反相器输入，
第一反相器输出，和
第一反馈组件，所述第一反馈组件连接到所述第一反相器输入和所述第一反相器输出；并且
所述第二反相电路包括：
第二反相器输入，
第二反相器输出，和
第二反馈组件，所述第二反馈组件连接到所述第二反相器输入和所述第二反相器输出。
14.根据权利要求13所述的方法，其中：
所述第一反相电路包括：
一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及
一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且
所述第二反相电路包括：
一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及
一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，
其中所述第一PMOS器件的单位宽度的跨导不同于所述第二PMOS器件的单位宽度的跨导，并且
其中所述第一NMOS器件的单位宽度的跨导不同于所述第二NMOS器件的单位宽度的跨导。
15.根据权利要求13所述的方法，其中：
所述第一反相电路包括：
一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，
一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且
所述第二反相电路包括：
一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，
一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，
其中所述第一PMOS器件的漏极和源极之间的电压差不同于所述第二PMOS器件的漏极和源极之间的电压差，并且
其中，所述第一NMOS器件的漏极和源极之间的电压差不同于所述第二NMOS器件的漏极和源极之间的电压差。
16.根据权利要求9所述的方法，还包括：
利用所述第一信号路径的第一输出电容器，将所述第一经放大的输出耦合到所述输出端；和
利用所述第二信号路径的第二输出电容器，将第二经放大的输出耦合到所述输出端。
17.一种接收器电路，包括：
低噪声放大器电路(LNA)，包括：
输入端，被配置为接收输入信号；
输出端，被配置为传输输出信号；
第一信号路径，包括第一放大电路，其中所述第一放大电路被配置为接收所述输入信号并将第一经放大的输出传输到输出端，并且其中所述第一经放大的输出包括第一放大器电路谐波噪声；
第二信号路径，包括第二放大电路，其中所述第二放大电路被配置为接收所述输入信号并将第二经放大的输出传输到输出端，并且其中所述第二经放大的输出包括第二放大器电路谐波噪声；
其中所述输出信号包括所述第一经放大的输出和所述第二经放大的输出，并且其中在所述输出信号中所述第一放大电路谐波噪声至少部分地被所述第二放大电路谐波噪声抵消；
模数转换器(ADC)，被配置为基于LNA的输出信号来接收模拟信号，并基于接收到的模拟信号来生成数字信号；以及
控制器，被配置为接收所述数字信号。
18.根据权利要求17所述的接收器，其中所述第一放大电路包括第一反相电路，并且其中所述第二放大电路包括第二反相电路，其中：
所述第一反相电路包括：
第一反相器输入，
第一反相器输出，和
第一反馈组件，所述第一反馈组件连接到所述第一反相器输入和所述第一反相器输出；并且
所述第二反相电路包括：
第二反相器输入，
第二反相器输出，和
第二反馈组件，所述第二反馈组件连接到所述第二反相器输入和所述第二反相器输出。
19.根据权利要求18所述的接收器，其中，
所述第一反相电路包括：
一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及
一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且
所述第二反相电路包括：
一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及
一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，
其中所述第一PMOS器件的单位宽度的跨导不同于所述第二PMOS器件的单位宽度的跨导，并且
其中所述第一NMOS器件的单位宽度的跨导不同于所述第二NMOS器件的单位宽度的跨导。
20.根据权利要求18所述的接收器，其中，
所述第一反相电路包括：
一个或多个第一PMOS器件，所述一个或多个第一PMOS器件连接到所述第一反相器输出，以及
一个或多个第一NMOS器件，所述一个或多个第一NMOS器件连接到所述第一反相器输出；并且
所述第二反相电路包括：
一个或多个第二PMOS器件，所述一个或多个第二PMOS器件连接到所述第二反相器输出，以及
一个或多个第二NMOS器件，所述一个或多个第二NMOS器件连接到所述第二反相器输出，
其中所述第一PMOS器件的漏极和源极之间的电压差不同于所述第二PMOS器件的漏极和源极之间的电压差，并且
其中所述第一NMOS器件的漏极和源极之间的电压差不同于所述第二NMOS器件的漏极和源极之间的电压差。
CN202110896777.0A 2020-08-09 2021-08-05 高线性度低噪声放大器 Active CN113595512B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/988,705 2020-08-09
US16/988,705 US11303250B2 (en) 2020-08-09 2020-08-09 High linearity low noise amplifier

Publications (2)

Publication Number Publication Date
CN113595512A true CN113595512A (zh) 2021-11-02
CN113595512B CN113595512B (zh) 2023-12-08

Family

ID=77179893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110896777.0A Active CN113595512B (zh) 2020-08-09 2021-08-05 高线性度低噪声放大器

Country Status (3)

Country Link
US (1) US11303250B2 (zh)
EP (1) EP3955459A1 (zh)
CN (1) CN113595512B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011427A1 (en) * 2001-06-28 2003-01-16 Cavers James K. Decorrelated power amplifier linearizers
US20050057305A1 (en) * 2003-09-15 2005-03-17 Krone Andrew W. Radio frequency low noise amplifier with automatic gain control
CN1892732A (zh) * 2005-07-05 2007-01-10 三星电机株式会社 用于超宽频带通信系统的混沌信号发生器
US20070195915A1 (en) * 2006-02-17 2007-08-23 Samsung Electro-Mechanics Co., Ltd. Clock noise canceling circuit
US20080061885A1 (en) * 2004-09-12 2008-03-13 Kasperkovitz Wolfdietrich G Tunable Low Noise Amplifier
US20130214857A1 (en) * 2009-05-04 2013-08-22 James Qiu Self-Calibrating Gain Control System
CN103532497A (zh) * 2013-10-18 2014-01-22 中国科学技术大学 一种采用电感补偿技术的超宽带低噪声放大器
US20140073280A1 (en) * 2012-09-10 2014-03-13 Broadcom Corporation Reciprocal mixing noise cancellation system
CN103905028A (zh) * 2012-12-25 2014-07-02 中芯国际集成电路制造(上海)有限公司 信号接收器和信号传输设备
CN105656473A (zh) * 2016-03-31 2016-06-08 华为技术有限公司 一种适用于硅光调制器的高速率高摆幅的驱动器电路
CN106059508A (zh) * 2015-04-01 2016-10-26 美国亚德诺半导体公司 并联放大器的装置和方法
CN109802638A (zh) * 2018-12-19 2019-05-24 北京航空航天大学青岛研究院 基于全局噪声抵消的低噪声放大器及其方法
CN109818582A (zh) * 2017-12-05 2019-05-28 恩智浦美国有限公司 具有谐波陷波器的宽带功率放大器
CN110797880A (zh) * 2018-08-01 2020-02-14 伊顿智能动力有限公司 有源谐波滤波器和再生能量控制装置及其操作方法
US20200106394A1 (en) * 2018-09-28 2020-04-02 Qualcomm Incorporated Reconfigurable broadband and noise cancellation low noise amplifier (lna) with intra-carrier aggregation (ca) capability
CN111213321A (zh) * 2017-10-11 2020-05-29 高通股份有限公司 可重新配置的宽带电流模式滤波器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0112411Y2 (zh) * 1980-09-22 1989-04-11
JP2008035487A (ja) * 2006-06-19 2008-02-14 Renesas Technology Corp Ｒｆ電力増幅器
US9348383B2 (en) * 2013-03-01 2016-05-24 Intel Corporation Apparatus for starting up switching voltage regulator

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011427A1 (en) * 2001-06-28 2003-01-16 Cavers James K. Decorrelated power amplifier linearizers
US20050057305A1 (en) * 2003-09-15 2005-03-17 Krone Andrew W. Radio frequency low noise amplifier with automatic gain control
US20080061885A1 (en) * 2004-09-12 2008-03-13 Kasperkovitz Wolfdietrich G Tunable Low Noise Amplifier
CN1892732A (zh) * 2005-07-05 2007-01-10 三星电机株式会社 用于超宽频带通信系统的混沌信号发生器
US20070195915A1 (en) * 2006-02-17 2007-08-23 Samsung Electro-Mechanics Co., Ltd. Clock noise canceling circuit
US20130214857A1 (en) * 2009-05-04 2013-08-22 James Qiu Self-Calibrating Gain Control System
US20140073280A1 (en) * 2012-09-10 2014-03-13 Broadcom Corporation Reciprocal mixing noise cancellation system
CN103905028A (zh) * 2012-12-25 2014-07-02 中芯国际集成电路制造(上海)有限公司 信号接收器和信号传输设备
CN103532497A (zh) * 2013-10-18 2014-01-22 中国科学技术大学 一种采用电感补偿技术的超宽带低噪声放大器
CN106059508A (zh) * 2015-04-01 2016-10-26 美国亚德诺半导体公司 并联放大器的装置和方法
CN105656473A (zh) * 2016-03-31 2016-06-08 华为技术有限公司 一种适用于硅光调制器的高速率高摆幅的驱动器电路
CN111213321A (zh) * 2017-10-11 2020-05-29 高通股份有限公司 可重新配置的宽带电流模式滤波器
CN109818582A (zh) * 2017-12-05 2019-05-28 恩智浦美国有限公司 具有谐波陷波器的宽带功率放大器
CN110797880A (zh) * 2018-08-01 2020-02-14 伊顿智能动力有限公司 有源谐波滤波器和再生能量控制装置及其操作方法
US20200106394A1 (en) * 2018-09-28 2020-04-02 Qualcomm Incorporated Reconfigurable broadband and noise cancellation low noise amplifier (lna) with intra-carrier aggregation (ca) capability
CN109802638A (zh) * 2018-12-19 2019-05-24 北京航空航天大学青岛研究院 基于全局噪声抵消的低噪声放大器及其方法

Also Published As

Publication number Publication date
EP3955459A1 (en) 2022-02-16
CN113595512B (zh) 2023-12-08
US20220045650A1 (en) 2022-02-10
US11303250B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US7898332B2 (en) Semiconductor integrated circuit device
US8536947B2 (en) Class AB amplifier with resistive level-shifting circuitry
EP1636901B1 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
US20080032646A1 (en) Circuits
EP2804313A1 (en) Transconductance amplifier
US9503053B1 (en) Active balun for wideband applications
US9531335B2 (en) Method and circuitry for CMOS transconductor linearization
US20160359521A1 (en) Circuits for reducing out-of-band-modulated transmitter self-interference
KR100703710B1 (ko) Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법
JP2008067157A (ja) 差動増幅回路、周波数変換回路、並びに無線通信装置
EP3254374A1 (en) High bandwidth amplifier
CN113595512B (zh) 高线性度低噪声放大器
KR101661848B1 (ko) 컴플리먼터리 ｃｍｏｓ 패러럴 푸시 풀을 이용한 저전력 쿼드러처 신호 발생 장치
JP2012204860A (ja) 半導体集積回路および受信装置
JP6349242B2 (ja) 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器
WO2021039279A1 (ja) 増幅器および信号処理装置
JP2006279745A (ja) 可変利得低雑音増幅器
CN108347227B (zh) 一种ab类放大器
US9748900B2 (en) Low noise amplifier
JP2008028766A (ja) 電子回路、増幅回路およびそれを搭載した通信システム
WO2013187037A1 (ja) ミキサ、ミキサ装置、およびこれらを備えた無線受信機
Hwang et al. A design of current reused CMOS mixer with CMFB for direct conversion receiver
KR100788223B1 (ko) 안정적인 효율을 가지는 차동 출력 회로
JP2008177862A (ja) ゲイン増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant