WO2021039279A1 - 増幅器および信号処理装置 - Google Patents

増幅器および信号処理装置 Download PDF

Info

Publication number
WO2021039279A1
WO2021039279A1 PCT/JP2020/029404 JP2020029404W WO2021039279A1 WO 2021039279 A1 WO2021039279 A1 WO 2021039279A1 JP 2020029404 W JP2020029404 W JP 2020029404W WO 2021039279 A1 WO2021039279 A1 WO 2021039279A1
Authority
WO
WIPO (PCT)
Prior art keywords
type transistor
amplifier
input terminal
variable attenuator
inverting input
Prior art date
Application number
PCT/JP2020/029404
Other languages
English (en)
French (fr)
Inventor
秀行 高野
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/637,067 priority Critical patent/US20220302882A1/en
Publication of WO2021039279A1 publication Critical patent/WO2021039279A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45251—Complementary Pl types having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element

Definitions

  • the common mode feedback circuit 12 has a resistor R2 and an operational amplifier AMP.
  • the operational amplifier AMP corresponds to a specific example of the "operational amplifier" of the present disclosure.
  • the operational amplifier AMP has an output terminal, an inverting input terminal ( ⁇ ), and a non-inverting input terminal (+).
  • the output terminal is connected to the gate side of the P-type transistor M2
  • the non-inverting input terminal (+) is connected to the drain side of both the P-type transistor M2 and the N-type transistor M1, and the inverting input terminal (-). ) Is applied with the reference voltage Vref.
  • the gate of the N-type transistor M4 is connected to the gate of the N-type transistor M1 via the resistor R1. Both the gate side of the N-type transistors M4 and M5 and the drain side of the N-type transistor M5 are connected to the variable current source I1.
  • the drain side of the most upstream N-type transistor is connected to the variable current source I2
  • the source side of the most downstream N-type transistor is connected to the variable resistor R5, and further, via the variable resistor R5. , It is connected to the power supply line to which the power supply voltage Vss is applied.
  • Rde2 is the resistance value of the source degeneration resistor Rde2.
  • Vdd ⁇ 3 ⁇ V_SAT + (R_Rde1 + R_Rde2) ⁇ I_BIAS + V_T ... (11)
  • a capacitor Cdc for cutting the DC component may be provided outside the low noise amplifier 10.
  • a capacitor Cdc is inserted between the antenna and the input terminal IN.
  • the bias voltage supply unit 13 may be provided outside the low noise amplifier 10.
  • the bias voltages V_BIAS1 and V_BIAS2 may not be applied to the gates of the N-type transistors M1 and M3. In this case, the bias voltage supply unit 13 becomes unnecessary.
  • the N-type transistors M1 and M3 and the P-type transistor M2 operate as an inverter, and function as an amplifier only in the vicinity of the inverting voltage. Therefore, it is desirable to provide the bias voltage supply unit 13.
  • the electronic device 130 is a signal output from the low noise amplifier 10 (specifically, a signal output from the drain side of both the P-type transistor M2 and the N-type transistor M1) or a signal generated based on the signal. Level is detected as the reception level. Then, the electronic device 130 controls the low noise amplifier 10 (for example, a controlled element such as the bias voltage supply unit 13 or the variable attenuator ATT) by the control signal according to the detected reception level.
  • the low noise amplifier 10 for example, a controlled element such as the bias voltage supply unit 13 or the variable attenuator ATT
  • the signal processing unit 50 when the reception level is higher than a predetermined threshold value, the signal processing unit 50 outputs a control signal for turning on the switch SW to the low noise amplifier 10. As a result, the switch SW is turned on, and the source of the N-type transistor M1 is AC grounded by the bypass capacitor Cbp. As a result, a sufficient amount of attenuation for the AC signal is obtained in the variable attenuator ATT.
  • the signal processing unit 50 outputs a control signal for turning off the switch SW to the low noise amplifier 10. As a result, the switch SW is turned off, and the electrical connection between the bypass capacitor Cbp and the source of the N-type transistor M1 is cut off. As a result, it is possible to prevent the AC signal from being attenuated by the bypass capacitor Cbp.
  • the control unit is a signal processing device that controls the variable attenuator with a control signal corresponding to the reception level of the signal output from the amplifier or the signal generated based on the signal. (9) When the reception level is higher than a predetermined threshold value, the control unit relatively increases the attenuation amount of the variable attenuator, and when the reception level is equal to or lower than the predetermined threshold value, the attenuation amount of the variable attenuator is increased.
  • the signal processing apparatus according to (8).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

増幅器は、直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、演算増幅器と、トランスと、可変アッテネータとを備えている。演算増幅器において、出力端子がＰ型トランジスタおよびＮ型トランジスタの一方のゲート側に接続され、反転入力端子および非反転入力端子の一方がＰ型トランジスタおよびＮ型トランジスタの両方のドレイン側に接続され、反転入力端子および非反転入力端子の他方に参照電圧が印加される。トランスにおいて、１次側コイルがＰ型トランジスタおよびＮ型トランジスタの一方のソース側に接続されている。可変アッテネータは、２次側コイルと、Ｎ型トランジスタおよびＰ型トランジスタの両方のゲート端子との間に設けられている。

Description

増幅器および信号処理装置
　本開示は、増幅器および信号処理装置に関する。
　従来より、無線信号の受信機などにおいて、微弱な信号を増幅するために増幅器が用いられている。この増幅器の利得や受信感度を向上させる方策が、例えば、特許文献１や非特許文献１に開示されている。
国際公開ＷＯ２０１６／１５２２６７
Gm-Boosted Common-Gate LNA and Differential Colpitts VCO#QVCO in 0.18um CMOS,IEEE Journal of Solid-State Circuits (Vol. 40, Issue 12, Dec. 2005 )
　ところで、上述の増幅器では、低電圧動作が可能で、過大入力時であっても、適切な利得に制御でき、かつ高い線形性が得られることが望まれている。低電圧動作が可能で、過大入力時であっても、適切な利得に制御でき、かつ高い線形性を得ることの可能な増幅器および信号処理装置を提供することが望ましい。
　本開示の一実施の形態に係る増幅器は、直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、演算増幅器と、トランスと、可変アッテネータとを備えている。演算増幅器は、出力端子、反転入力端子および非反転入力端子を有している。演算増幅器において、出力端子がＰ型トランジスタおよびＮ型トランジスタの一方のゲート側に接続され、反転入力端子および非反転入力端子の一方がＰ型トランジスタおよびＮ型トランジスタの両方のドレイン側に接続され、反転入力端子および非反転入力端子の他方に参照電圧が印加される。トランスは、１次側コイルおよび２次側コイルを有している。トランスにおいて、１次側コイルがＰ型トランジスタおよびＮ型トランジスタの一方のソース側に接続されている。可変アッテネータは、２次側コイルと、Ｎ型トランジスタおよびＰ型トランジスタの両方のゲート端子との間に設けられている。
　本開示の一実施の形態に係る信号処理装置は、上述の増幅器と、増幅器を制御する制御部とを備えている。制御部は、増幅器から出力された信号もしくはその信号に基づいて生成された信号の受信レベルに応じた制御信号により、可変アッテネータを制御する、
　本開示の一実施の形態に係る増幅器および信号処理装置では、１次側コイルがＰ型トランジスタおよびＮ型トランジスタの一方のソース側に接続されたトランスが設けられるとともに、２次側コイルと、Ｎ型トランジスタおよびＰ型トランジスタの両方のゲート端子との間に可変アッテネータが設けられている。これにより、過大入力時は可変アッテネータによってトランスの２次側コイルの出力を減衰させ、増幅器の線形性を向上させることが可能である。また、増幅器を過大入力から保護することも可能である。
本開示の第１の実施の形態に係る低雑音増幅器の回路構成の一例を表す図である。 図１の可変アッテネータの回路構成の一例を表す図である。 図２の可変アッテネータに入力される制御信号と、その制御信号に対応する減衰量の一例とを表す図である。 図１の低雑音増幅器の回路構成の一変形例を表す図である。 本開示の第２の実施の形態に係る信号処理装置の機能ブロックの一例を表す図である。 図５の信号処理装置の機能ブロックの一変形例を表す図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

　１．第１の実施の形態（低雑音増幅器）
　２．変形例（低雑音増幅器）
　３．第２の実施の形態（信号処理装置）
＜１．第１の実施の形態＞
[構成]
　本開示の第１の実施の形態に係る低雑音増幅器１０について説明する。図１は、低雑音増幅器１０の回路構成の一例を表したものである。低雑音増幅器１０は、入力端子ＩＮ、出力端子ＯＵＴ、コンデンサＣｄｃ、トランス１１、同相帰還回路１２、バイアス電圧供給部１３、Ｎ型トランジスタＭ１，Ｍ３、およびＰ型トランジスタＭ２を備えている。低雑音増幅器１０は、さらに、可変アッテネータＡＴＴ、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２、バイパスコンデンサＣｂｐ、およびスイッチＳＷを備えている。
　Ｎ型トランジスタＭ１が、本開示の「Ｎ型トランジスタ」の一具体例に相当する。Ｐ型トランジスタＭ２が、本開示の「Ｐ型トランジスタ」の一具体例に相当する。トランス１１が、本開示の「トランス」の一具体例に相当する。可変アッテネータＡＴＴが、本開示の「可変アッテネータ」の一具体例に相当する。ソースディジェネレーション抵抗Ｒｄｅ１が、本開示の「ソースディジェネレーション抵抗」の一具体例に相当する。バイパスコンデンサＣｂｐが、本開示の「バイパスコンデンサ」の一具体例に相当する。スイッチＳＷが、本開示の「スイッチ」の一具体例に相当する。
　同相帰還回路１２は、抵抗Ｒ２および演算増幅器ＡＭＰを有している。演算増幅器ＡＭＰが、本開示の「演算増幅器」の一具体例に相当する。演算増幅器ＡＭＰは、出力端子、反転入力端子（－）および非反転入力端子（＋）を有している。演算増幅器ＡＭＰにおいて、出力端子がＰ型トランジスタＭ２のゲート側に接続され、非反転入力端子（＋）がＰ型トランジスタＭ２およびＮ型トランジスタＭ１の両方のドレイン側に接続され、反転入力端子（－）に参照電圧Ｖｒｅｆが印加される。演算増幅器ＡＭＰの出力端子に抵抗Ｒ２が接続されており、演算増幅器ＡＭＰの出力端子は、抵抗Ｒ２を介してＰ型トランジスタＭ２のゲートに接続されている。抵抗Ｒ２は、演算増幅器ＡＭＰの出力端子と、Ｐ型トランジスタＭ２のゲート側とに接続されている。つまり、抵抗Ｒ２は、演算増幅器ＡＭＰの出力端子と、Ｐ型トランジスタＭ２のゲート端子との間に設けられている。演算増幅器ＡＭＰの非反転入力端子（＋）は、Ｐ型トランジスタＭ２のドレインおよびＮ型トランジスタＭ３のドレインに接続されている。
　バイアス電圧供給部１３は、バイアス電圧をＮ型トランジスタＭ１，Ｍ３のゲートに供給する。バイアス電圧供給部１３は、例えば、可変抵抗Ｒ４，Ｒ５、Ｎ型トランジスタＭ４，Ｍ５およびＮ型トランジスタ群Ｍ６を有している。Ｎ型トランジスタ群Ｍ６では、複数のＮ型トランジスタが直列に接続されている。Ｎ型トランジスタＭ４，Ｍ５および可変抵抗Ｒ４が直列に接続されている。Ｎ型トランジスタＭ５のソースにＮ型トランジスタＭ４のドレインが接続され、Ｎ型トランジスタＭ４のソースに可変抵抗Ｒ４が接続されている。Ｎ型トランジスタＭ５のゲートは、抵抗Ｒ３を介して、Ｎ型トランジスタＭ３のゲートに接続されている。Ｎ型トランジスタＭ４のゲートは、抵抗Ｒ１を介して、Ｎ型トランジスタＭ１のゲートに接続されている。Ｎ型トランジスタＭ４，Ｍ５の両方のゲート側と、Ｎ型トランジスタＭ５のドレイン側とが可変電流源Ｉ１に接続されている。Ｎ型トランジスタ群Ｍ６において、最上流のＮ型トランジスタのドレイン側が可変電流源Ｉ２に接続され、最下流のＮ型トランジスタのソース側が可変抵抗Ｒ５に接続されており、さらに、可変抵抗Ｒ５を介して、電源電圧Ｖｓｓが印加される電源線に接続されている。Ｎ型トランジスタ群Ｍ６において、全てのＮ型トランジスタのゲートが、Ｎ型トランジスタ群Ｍ６における最上流のＮ型トランジスタのドレイン側と、Ｎ型トランジスタＭ５のゲート側とに接続されており、さらに、可変電流源Ｉ２に接続されている。Ｎ型トランジスタ群Ｍ６において、全てのＮ型トランジスタが、例えば、ＭＯＳトランジスタによって構成されている。
　Ｐ型トランジスタＭ２およびＮ型トランジスタＭ１は、低雑音増幅器１０の逆方向アイソレーション特性を高めるため、Ｎ型トランジスタＭ３を介して直列に接続されている。Ｐ型トランジスタＭ２のソース側がソースディジェネレーション抵抗Ｒｄｅ２に接続されており、さらに、ソースディジェネレーション抵抗Ｒｄｅ２を介して、電源電圧Ｖｄｄが印加される電源線に接続されている。Ｐ型トランジスタＭ２のドレイン側がＮ型トランジスタＭ３のドレイン側に接続されており、さらに、Ｎ型トランジスタＭ３を介して、Ｎ型トランジスタＭ１のドレイン側に接続されている。Ｎ型トランジスタＭ１のソース側がソースディジェネレーション抵抗Ｒｄｅ１に接続されており、さらに、ソースディジェネレーション抵抗Ｒｄｅ１を介して、トランス１１の１次側コイルＬ１に接続されている。つまり、ソースディジェネレーション抵抗Ｒｄｅ１は、Ｎ型トランジスタＭ１のソースと、トランス１１の１次側コイルＬ１との間に設けられている。Ｎ型トランジスタＭ１のドレイン側がＮ型トランジスタＭ３のソース側に接続されている。Ｎ型トランジスタＭ１，Ｍ２およびＰ型トランジスタＭ２は、例えば、ＭＯＳトランジスタによって構成されている。
　ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２は、可変抵抗となっている。ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２は、過大入力の無い時は相対的に低抵抗に設定可能に構成されている。ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２は、過大入力の有る時は相対的に高抵抗に設定可能に構成されている。
　トランス１１は、１次側コイルＬ１および２次側コイルＬ２を有している。トランス１１は、空芯であってもよいし、磁心を有していてもよい。１次側コイルＬ１および２次側コイルＬ２は、半導体ウェーハ上もしくはインターポーザ基板上の金属配線層を用いて形成されていてもよく、また、半導体チップ外に設けられていてもよい。１次側コイルＬ１および２次側コイルＬ２の巻数比は、１：Ｎ（Ｎ＞１，Ｎは実数）となっている。つまり、トランス１１は、昇圧型のトランスである。トランス１１において、１次側コイルＬ１が、ソースディジェネレーション抵抗Ｒｄｅ１に接続され、さらに、ソースディジェネレーション抵抗Ｒｄｅ１を介してＮ型トランジスタＭ１のソース側に接続されている。１次側コイルＬ１と、ソースディジェネレーション抵抗Ｒｄｅ１とを接続する経路が、コンデンサＣｄｃに接続され、コンデンサＣｄｃを介して入力端子ＩＮに接続されている。従って、コンデンサＣｄｃは、入力端子ＩＮに入力される信号に含まれる直流成分をブロックする機能を有している。
　トランス１１において、２次側コイルＬ２が、可変アッテネータＡＴＴに接続されている。２次側コイルＬ２は、さらに、可変アッテネータＡＴＴおよびコンデンサＣ２を介して、Ｐ型トランジスタＭ２のゲート側と、抵抗Ｒ２とに接続されている。つまり、可変アッテネータＡＴＴは、トランス１１の２次側コイルＬ２とＰ型トランジスタＭ２のゲート端子との間に設けられ、さらに、トランス１１の２次側コイルＬ２と演算増幅器ＡＭＰの出力端子との間に設けられている。可変アッテネータＡＴＴにおいて、演算増幅器ＡＭＰの出力端子側の端子は、コンデンサＣ１に接続され、さらに、コンデンサＣ１を介してＮ型トランジスタＭ１のゲート側に接続されている。つまり、可変アッテネータＡＴＴは、トランス１１の２次側コイルＬ２とＮ型トランジスタＭ１のゲート端子との間に設けられ、
　バイパスコンデンサＣｂｐは、Ｎ型トランジスタＭ１のソース側に接続されるとともに、ソースディジェネレーション抵抗Ｒｄｅ１およびトランス１１の１次側コイルＬ１を含む経路と並列に接続されている。スイッチＳＷは、バイパスコンデンサＣｂｐと、Ｎ型トランジスタＭ１のソース端子との間に設けられている。スイッチＳＷは、過大入力の無い時は、Ｎ型トランジスタＭ１のソース側とバイパスコンデンサＣｂｐとの電気的な接続を切断する。スイッチＳＷは、過大入力の有る時は、Ｎ型トランジスタＭ１のソース側とバイパスコンデンサＣｂｐとを電気的に接続する。これにより、過大入力の有る時は、バイパスコンデンサＣｂｐによって、Ｎ型トランジスタＭ１のソースが交流接地される。なお、バイパスコンデンサＣｂｐが設けられていない場合、入力端子ＩＮから入力された信号が可変アッテネータＡＴＴを介さずにＮ型トランジスタＭ１およびＰ型トランジスタＭ２のソース端子へフィードスルーしてしまい、十分な減衰量が得られない可能性がある。
　図２は、可変アッテネータＡＴＴの回路構成の一例を表したものである。可変アッテネータＡＴＴは、例えば、複数のコンデンサによって構成された容量式アッテネータである。可変アッテネータＡＴＴは、容量式アッテネータに限定されるものではなく、例えば、抵抗式アッテネータであってもよい。なお、抵抗式アッテネータは、接続されるトランスのＱ値を低下させ、さらに抵抗によって生じる雑音が雑音特性を劣化させる可能性もある。そのため、可変アッテネータＡＴＴとしては、抵抗式アッテネータよりも容量式アッテネータの方が望ましい。
　可変アッテネータＡＴＴは、過大入力の無い時はパススルー（減衰量０ｄＢ）もしくは低減衰量に設定可能に構成されている。可変アッテネータＡＴＴは、過大入力の有る時は高減衰量に設定可能に構成されている。可変アッテネータＡＴＴは、例えば、入力端子ＩＮ１と、出力端子ＯＵＴ１と、入力端子ＩＮ１と出力端子ＯＵＴ１との間に２Ｃ－Ｃのラダー型に接続された複数のコンデンサと、ラダーの各段の出力のうち、いずれか１つを選択して出力するための複数のＮ型トランジスタからなるスイッチＳＷ１～ＳＷ６とを有している。可変アッテネータＡＴＴは、例えば、さらに、入力端子ＩＮ１と出力端子ＯＵＴ１との間に直列に接続されたＮ型トランジスタからなるパススルー用のスイッチＳＷ７と、各コンデンサの、入力端子ＩＮ１、出力端子ＯＵＴ１およびＮ型トランジスタとは未接続の端子と、電源電圧Ｖｓｓが印加される電源線とを接続する配線Ｌａとを有している。ここで、Ｐ型トランジスタよりもＮ型トランジスタの方が一般にオン抵抗が小さいため、可変アッテネータＡＴＴにおいて、Ｎ型トランジスタを用いた方が、Ｐ型トランジスタを用いた場合と比べて、可変アッテネータＡＴＴの挿入損失を低くすることができる。
　図３は、図２の可変アッテネータＡＴＴに入力される制御信号ＳＥＬ１～ＳＥＬ７と、その制御信号ＳＥＬ１～ＳＥＬ７に対応する減衰量の一例とを表したものである。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ１だけがＨｉレベルとなることにより、－３６ｄＢのアッテネータとなる。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ２だけがＨｉレベルとなることにより、－３０ｄＢのアッテネータとなる。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ３だけがＨｉレベルとなることにより、－２４ｄＢのアッテネータとなる。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ４だけがＨｉレベルとなることにより、－１８ｄＢのアッテネータとなる。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ５だけがＨｉレベルとなることにより、－１２ｄＢのアッテネータとなる。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ６だけがＨｉレベルとなることにより、－６ｄＢのアッテネータとなる。可変アッテネータＡＴＴは、例えば、制御信号ＳＥＬ７だけがＨｉレベルとなることにより、０ｄＢのアッテネータとなる。
　バイアス電圧供給部１３は、一定のバイアス電圧Ｖ＿ＢＩＡＳ１をＮ型トランジスタＭ３のゲートに供給するとともに、一定のバイアス電圧Ｖ＿ＢＩＡＳ２をＮ型トランジスタＭ１のゲートに供給する。バイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２の単位は、例えば、ボルト（Ｖ）である。以下、それ以外の電圧の単位についても同様である。バイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２が、それぞれ、次の式（１），式（２）を満たす値となるように、トランジスタＭ４，Ｍ５，Ｍ６のアスペクト比、ソースディジェネレーション抵抗Ｒｄｅ１の抵抗値Ｒ＿Ｒｄｅ１、可変抵抗Ｒ４，Ｒ５の抵抗値Ｒ＿Ｒ４，Ｒ＿Ｒ５、可変電流源Ｉ１，Ｉ２の電流値Ｉ＿Ｉ１，Ｉ＿Ｉ２が設定されるものとする。
　Ｖ＿ＢＩＡＳ１＝Ｖ＿ＳＡＴ＋Ｖ＿Ｔ＋Ｒ＿Ｒ４×Ｉ＿Ｉ１…（１）
　Ｖ＿ＢＩＡＳ２＝２×Ｖ＿ＳＡＴ＋Ｖ＿Ｔ＋Ｒ＿Ｒ５×Ｉ＿Ｉ２…（２）
　式（１），式（２）において、Ｖ＿Ｔは、Ｎ型トランジスタＭ１，Ｍ３の閾値電圧である。Ｖ＿ＳＡＴは、Ｎ型トランジスタＭ１，Ｍ３およびＰ型トランジスタＭ２の飽和ドレイン電圧である。なお、式（１），式（２）では、Ｎ型トランジスタＭ１，Ｍ３およびＰ型トランジスタＭ２のそれぞれの閾値電圧が同一であるものとし、Ｎ型トランジスタＭ１，Ｍ３およびＰ型トランジスタＭ２のそれぞれの飽和ドレイン電圧が同一であるものとする。
　また、ソースディジェネレーション抵抗Ｒｄｅ１の抵抗値Ｒ＿Ｒｄｅ１および可変抵抗Ｒ４，Ｒ５の抵抗値Ｒ＿Ｒ４，Ｒ＿Ｒ５にかかる電圧Ｖ＿Ｒは、式（３）を満たすように設定されるものとする。式（３）において、Ｉ＿ＢＩＡＳはＮ型トランジスタＭ１，Ｍ３およびＰ型トランジスタＭ２のドレインバイアス電流である。
　Ｖ＿Ｒ＝Ｒ＿Ｒｄｅ１×Ｉ＿ＢＩＡＳ
　　　　　　＝Ｒ＿Ｒ４×Ｉ＿Ｉ１＝Ｒ＿Ｒ５×Ｉ＿Ｉ２…（３）
　式（３）より、式（１），　（２）は、それぞれ、次の式（４），式（５）のように変形できる。
　Ｖ＿ＢＩＡＳ１＝Ｖ＿ＳＡＴ＋Ｖ＿Ｔ＋Ｒ＿Ｒｄｅ１×Ｉ＿ＢＩＡＳ…（４）
　Ｖ＿ＢＩＡＳ２＝２×Ｖ＿ＳＡＴ＋Ｖ＿Ｔ＋Ｒ＿Ｒｄｅ１×Ｉ＿ＢＩＡＳ…（５）
　上記のバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２がＮ型トランジスタＭ１，Ｍ３のゲートに供給されるとき、出力端子ＯＵＴの電圧（出力電圧）Ｖ＿ＯＵＴは次の式（６）で求められる値となる。
　Ｖ＿ＯＵＴ＝２×Ｖ＿ＳＡＴ＋Ｒ＿Ｒｄｅ１×Ｉ＿ＢＩＡＳ…（６）
　上述の構成において、コンデンサＣｄｃ，Ｃ１，Ｃ２によりＲＦ信号の直流成分がカットされて、交流の信号成分がトランス１１および可変アッテネータＡＴＴを介して、Ｎ型トランジスタＭ１およびＰ型トランジスタＭ２のゲートに入力される。この信号成分は微弱であり、Ｎ型トランジスタＭ１およびＰ型トランジスタＭ２のゲートの電位は、ローレベルであるものとする。この場合、Ｐ型トランジスタＭ２はオン状態に移行して飽和領域で動作する。一方、Ｎ型トランジスタＭ１，Ｍ３も、バイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２の印加により、オン状態に移行する。これらのＰ型トランジスタＭ２およびＮ型トランジスタＭ１，Ｍ３により、信号成分が増幅される。
　ここで、Ｎ型トランジスタＭ１，Ｍ３およびＰ型トランジスタＭ２をオン状態で動作させるには、電源電圧Ｖｄｄは、次の式（７）を満たす必要がある。式（７）において、Ｒｄｅ２は、ソースディジェネレーション抵抗Ｒｄｅ２の抵抗値である。
　Ｖｄｄ－（Ｒ＿Ｒｄｅ２×Ｉ＿ＢＩＡＳ）－Ｖ＿ＯＵＴ≧Ｖ＿ＳＡＴ…（７）
　また、Ｐ型トランジスタＭ２がオン状態の際には、演算増幅器ＡＭＰの出力端子がＰ型トランジスタＭ２を介して非反転入力端子（＋）に接続され、非反転入力端子（＋）と反転入力端子（－）との間が仮想短絡される。これにより、非反転入力端子（＋）の電圧と反転入力端子（－）の電圧とが同一となり、次の式（８）が成立する。
　Ｖ＿ＯＵＴ＝Ｖｒｅｆ…（８）
　上式の参照電圧Ｖｒｅｆに式（６）の値を設定した場合、式（８）は、次の式（９）に置き換えることができる。式（９）を式（７）に代入すると、式（１０）が得られる。
　Ｖ＿ＯＵＴ＝２×Ｖ＿ＳＡＴ＋Ｒ＿Ｒｄｅ１×Ｉ＿ＢＩＡＳ…（９）
　Ｖｄｄ≧３×Ｖ＿ＳＡＴ＋（Ｒ＿Ｒｄｅ１＋Ｒ＿Ｒｄｅ２）×Ｉ＿ＢＩＡＳ…（１０）
　ここで、仮に、同相帰還回路１２を設けない構成とした場合、電源電圧Ｖｄｄは、次の式（１１）を満たす必要がある。
　Ｖｄｄ≧３×Ｖ＿ＳＡＴ
　　　　　　　＋（Ｒ＿Ｒｄｅ１＋Ｒ＿Ｒｄｅ２）×Ｉ＿ＢＩＡＳ＋Ｖ＿Ｔ…（１１）
　式（１１）より、同相帰還回路１２を設けない場合の最低動作電圧は、３×Ｖ＿ＳＡＴ＋（Ｒ＿Ｒｄｅ１＋Ｒ＿Ｒｄｅ２）×Ｉ＿ＢＩＡＳ＋Ｖ＿Ｔとなる。例えば、飽和ドレイン電圧Ｖ＿ＳＡＴが０．１Ｖ、閾値電圧Ｖ＿Ｔが０．３Ｖ、抵抗値Ｒ＿Ｒｄｅ１，Ｒ＿Ｒｄｅ２が１ｋΩ、バイアス電流Ｉ＿ＢＩＡＳが５０ｕＡである場合には、最低動作電圧は、０．７Ｖになる。これに対して、同相帰還回路１２を設けた低雑音増幅器１０では、式（１０）より、最低動作電圧は、３×Ｖ＿ＳＡＴ＋（Ｒ＿Ｒｄｅ１＋Ｒ＿Ｒｄｅ２）×Ｉ＿ＢＩＡＳ（＝０．４Ｖ）であり、同相帰還回路１２を設けない場合の０．７Ｖと比較して非常に低くなる。実際の回路では、理論上の最低動作電圧（３×Ｖ＿ＳＡＴ＋（Ｒ＿Ｒｄｅ１＋Ｒ＿Ｒｄｅ２）×Ｉ＿ＢＩＡＳ）に、マージンを加えた値が電源電圧Ｖｄｄとして用いられるが、マージンを考慮しても０．６Ｖや０．７Ｖなどの非常に低い電圧下において低雑音増幅器１０を、余裕をもって動作させることができる。
　また、過大入力の無い時は、式（１０）において抵抗値Ｒ＿Ｒｄｅ１，Ｒ＿Ｒｄｅ２を０Ωと設定することにより、（Ｒ＿Ｒｄｅ１＋Ｒ＿Ｒｄｅ２）×Ｉ＿ＢＩＡＳの項が消えて、最低動作電圧は次の式（１２）で表すことができる。この場合、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２による電圧の制限が生じないため、より多くのバイアス電流Ｉ＿ＢＩＡＳを流すことができ、利得、雑音等の特性を改善することができる。
Ｖｄｄ≧３×Ｖ＿ＳＡＴ…（１２）
　なお、直流成分をカットするためのコンデンサＣｄｃを低雑音増幅器１０の外部に設けてもよい。この場合、例えば、アンテナと入力端子ＩＮとの間にコンデンサＣｄｃが挿入される。また、バイアス電圧供給部１３を低雑音増幅器１０の外部に設けてもよい。また、バイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２をＮ型トランジスタＭ１，Ｍ３のゲートに印加しない構成としてもよい。この場合、バイアス電圧供給部１３が不要となる。ただし、この構成では、Ｎ型トランジスタＭ１，Ｍ３およびＰ型トランジスタＭ２がインバータとして動作し、反転する電圧の付近でしか、増幅器として機能しなくなる。このため、バイアス電圧供給部１３を設けることが望ましい。
[効果]
　次に、本実施の形態に係る低雑音増幅器１０の効果について説明する。
　上記非特許文献１には、ゲート接地型の低雑音増幅器にオンチップトランスでフィードフォワードを施すことが開示されている。この低雑音増幅器は、低インピーダンス入力による高い線形性を備えている。さらに、トランスを介したフィードフォワード経路からなるノイズ抑圧効果によって、比較的低い雑音指数を実現することができる。上記非特許文献1では、具体的な用途は明示されていないが、受信信号のダイナミックレンジが大きい無線規格等への適用が考えられる。
　しかしながら、上記非特許文献1では、利得制御の手段が実装されておらず、過大入力時に(例えば、－１０ｄＢｍ以上)、トランスの昇圧作用によってトランジスタのゲートに大振幅の電圧が発生し、受信機後段の線形性が低下する。また、トランスにより昇圧を行うと、過大入力時に耐圧オーバーによりトランジスタのゲート酸化膜が破壊される恐れがある。これは近年の微細プロセスによる低電圧動作時おいては一層深刻な問題となり得る。
　また、上記特許文献１には、低電圧動作に適した回路構成の低雑音増幅器が開示されている。この構成では、バイアス電流を減少させることでゲインを低下させることができる。しかしながら、バイアス電流を減少させることは同時に回路のダイナミックレンジを減少させてしまうため、線形性の向上という観点では適していない。
　一方、本実施の形態では、１次側コイルＬ１がＮ型トランジスタＭ１のソース側に接続されたトランス１１が設けられるとともに、２次側コイルＬ２と、Ｎ型トランジスタＭ１およびＰ型トランジスタＭ２の両方のゲート端子との間に可変アッテネータＡＴＴが設けられている。
　ところで、トランス１１の１次側は、５０Ωに整合され、低インピーダンスとなっている。そのため、トランス１１の１次側に可変アッテネータを設けた場合には、可変アッテネータを構成する抵抗に、数Ωから数十Ω程度の小さな抵抗を用いることが必要となる。そのため、このようにした場合には、可変アッテネータを用いて、入力端子ＩＮに入力された電圧を正確に分圧することは難しい。また、可変アッテネータを構成する抵抗に、数Ωから数十Ω程度の小さな抵抗を用いた場合、小さな抵抗を多数、並列に接続する必要がある。しかし、小さな抵抗を多数、集積回路に実装しようとすると、多数の抵抗の、集積回路に占める割合が大きくなってしまう。また、トランス１１の１次側に可変アッテネータを設けたときの、可変アッテネータのパススルー（減衰量ゼロ）時の挿入損失は、トランス１１の２次側に可変アッテネータＡＴＴを設けたときの、可変アッテネータＡＴＴのパススルー（減衰量ゼロ）時の挿入損失よりも大きくなってしまう。
　一方、トランス１１の２次側は、ハイインピーダンスとなっており、５０Ωに整合される必要がない。また、トランス１１の２次側に可変アッテネータＡＴＴを設けた場合、可変アッテネータＡＴＴを構成する抵抗に、数百Ω以上の大きな抵抗を用いることができる。そのため、可変アッテネータＡＴＴを用いて、入力端子ＩＮに入力された電圧を正確に分圧することができる。また、可変アッテネータＡＴＴとして、抵抗式のアッテネータだけでなく、容量式のアッテネータを用いることができる。そのため、可変アッテネータＡＴＴに対する設計の自由度が高い。
　従って、トランス１１の２次側に可変アッテネータＡＴＴを設けることにより、過大入力時は可変アッテネータＡＴＴによってトランス１１の２次側コイルＬ２の出力を減衰させ、低雑音増幅器１０の線形性を向上させることが可能である。また、低雑音増幅器１０を過大入力から保護することも可能である。その結果、過大入力時であっても、低雑音増幅器１０を適切な利得に制御でき、かつ低雑音増幅器１０において高い線形性を得ることができ、しかも、Ｎ型トランジスタＭ１のゲート酸化膜を過大入力から保護することができる。また、可変アッテネータＡＴＴのパススルー（減衰量ゼロ）時に、挿入損失を小さくすることができ、低雑音特性を保つこともできる。
　また、本実施の形態では、トランス１１の１次側コイルＬ１と、Ｎ型トランジスタＭ１のソースとの間に、ソースディジェネレーション抵抗Ｒｄｅ１が設けられている。ソースディジェネレーション抵抗Ｒｄｅ１は、過大入力の無い時は低抵抗に設定可能に構成されている。
　ところで、近年の微細プロセスにおけるトランジスタでは、低バイアス電流でも非常に利得が高い。そのため、単にバイアス電流を絞るだけでは、必要な利得可変レンジを取りにくい。低雑音増幅器の出力端子に別途、分流パスを設けて信号を減衰させる方法がある。しかし、この方法では、回路追加による寄生容量が増加する。しかも、低雑音増幅器の出力で信号を減衰させたとしても、低雑音増幅器の線形性の向上にはつながらない。
　一方、トランス１１の１次側コイルＬ１と、Ｎ型トランジスタＭ１のソースとの間に、ソースディジェネレーション抵抗Ｒｄｅ１を設けることで、Ｎ型トランジスタＭ１のトランスコンダクタンスを下げることができる。そのため、低雑音増幅器の出力端子に別途、分流パスを設けるよりも寄生容量の増大を抑えることができ、しかも、低雑音増幅器１０の線形性を高くすることができる。
　また、本実施の形態では、Ｎ型トランジスタＭ１のソース側に接続されるとともに、ソースディジェネレーション抵抗Ｒｄｅ１およびトランス１１の１次側コイルＬ１を含む経路と並列に接続されたバイパスコンデンサＣｂｐが設けられている。これにより、例えば、過大入力の有る時は、バイパスコンデンサＣｂｐによって、Ｎ型トランジスタＭ１のソースが交流接地される。その結果、過大入力が有る時に、入力端子ＩＮから入力された信号を十分に減衰させることが可能である。
　また、本実施の形態では、過大入力の無い時はパススルー（減衰量０ｄＢ）もしくは低減衰量に設定可能に構成された可変アッテネータＡＴＴが設けられている。これにより、例えば、受信レベルが所定の閾値より高い場合には、可変アッテネータＡＴＴの減衰量を相対的に大きくし、受信レベルが閾値以下の場合には、可変アッテネータＡＴＴの減衰量を相対的に小さくすることができる。従って、例えば、小信号入力時は、減衰量を相対的に小さくした可変アッテネータＡＴＴをパススルーさせることにより、低雑音性を保つことができる。また、入力端子ＩＮの直後にアッテネータを入れるよりも、パススルー時の損失が小さく、設計の自由度を高くすることができる。
　また、本実施の形態では、バイパスコンデンサＣｂｐと、過大入力の無い時は、バイパスコンデンサＣｂｐとＮ型トランジスタＭ１のソース側との電気的な接続を切断するスイッチＳＷが設けられている。これにより、例えば、受信レベルが所定の閾値より高い場合には、スイッチＳＷをオンして、バイパスコンデンサＣｂｐによって、Ｎ型トランジスタＭ１のソースを交流接地することにより、可変アッテネータＡＴＴにおいて交流信号に対する十分な減衰量を得ることができる。一方、例えば、受信レベルが閾値以下の場合には、スイッチＳＷをオフして、バイパスコンデンサＣｂｐと、Ｎ型トランジスタＭ１のソースとの電気的な接続を切断することにより、交流信号がバイパスコンデンサＣｂｐによって減衰されるのを防ぐことができる。従って、トランス１１によるフィードフォワードを受信レベルに応じて制御することができる。
＜２．変形例＞
　上記実施の形態において、低雑音増幅器１０が、例えば、図４に示したように、図１に示した、電源線Ｖｄｄ，Ｖｓｓ間の回路を、上下反転させた回路で構成されていてもよい。この場合、Ｎ型トランジスタＭ１，Ｍ３がＰ型トランジスタＭ７，Ｍ８に置き換えられるとともに、Ｐ型トランジスタＭ２がＮ型トランジスタＭ９に置き換えられる。さらに、Ｎ型トランジスタＭ４，Ｍ５がＰ型トランジスタＭ１０，Ｍ１１に置き換えられるとともに、Ｎ型トランジスタ群Ｍ６がＰ型トランジスタ群Ｍ１２に置き換えられる。このようにした場合であっても、上記第１の実施の形態と同様の効果が得られる。
＜３．第２の実施の形態＞
　次に、本開示の第２の実施の形態に係る信号処理装置１００について説明する。図５は、信号処理装置１００の回路構成の一例を表したものである。信号処理装置１００は、例えば、アンテナ１１０、無線受信機１２０および電子装置１３０を備えている。電子装置１３０が、本開示の「制御部」の一具体例に相当する。無線受信機１２０は、例えば、上記実施の形態およびその変形例に係る低雑音増幅器１０（以下、単に「低雑音増幅器１０」と称する。）、周波数ダウンコンバータ２０、低域通過フィルタ３０、ＡＤコンバータ４０および信号処理部５０を有している。
　低雑音増幅器１０の入力端子ＩＮがアンテナ１１０に接続されており、信号処理部５０から出力された信号が電子装置１３０に入力され、電子装置１３０から出力された制御信号が低雑音増幅器１０に入力される。低雑音増幅器１０に含まれる可変アッテネータＡＴＴ、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２、スイッチＳＷ、可変電流源Ｉ１，Ｉ２および可変抵抗Ｒ４，Ｒ５（以下、単に「被制御素子」と称する。）は、電子装置１３０から出力された制御信号によって制御される。
　周波数ダウンコンバータ２０は、低雑音増幅器１０から出力されたＲＦ信号を、そのＲＦ信号より周波数の低い信号（ベースバンド信号など）に変換する。周波数ダウンコンバータ２０は、変換後のベースバンド信号を、低域通過フィルタ３０を介してＡＤコンバータ４０に出力する。低域通過フィルタ３０は、ＲＦ信号に含まれる高周波ノイズを除去する。ＡＤコンバータ４０は、アナログのベースバンド信号をデジタル信号に変換して信号処理部５０に出力する。信号処理部５０は、デジタル信号に対して、復調処理などの所定の信号処理を実行する。信号処理部５０は、処理後の復調信号を電子装置１３０に出力する。
　電子装置１３０は、低雑音増幅器１０から出力された信号（具体的には、Ｐ型トランジスタＭ２およびＮ型トランジスタＭ１の両方のドレイン側から出力された信号）もしくはその信号に基づいて生成された信号のレベルを受信レベルとして検出する。そして、電子装置１３０は、検出した受信レベルに応じた制御信号により、低雑音増幅器１０（例えば、バイアス電圧供給部１３や可変アッテネータＡＴＴなどの被制御素子）を制御する。
　電子装置１３０は、例えば、検出した受信レベルに応じた制御信号により、低雑音増幅器１０内のバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２を制御する。電子装置１３０は、例えば、受信レベルが所定の閾値より高い場合には、可変電流源Ｉ１，Ｉ２の電流値を減少させることでバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２を相対的に低くする。これにより、低雑音増幅器１０の利得や雑音指数などの特性が低下するものの、低雑音増幅器１０の消費電流を小さくすることができる。一方、受信レベルが閾値以下の場合には、電子装置１３０は、可変電流源Ｉ１，Ｉ２の電流値を増加させることでバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２を相対的に高くする。これにより、低雑音増幅器１０の消費電流が大きくなるものの、利得等の特性が向上する。
　電子装置１３０は、例えば、検出した受信レベルに応じた制御信号により、可変アッテネータＡＴＴの減衰量を制御する。電子装置１３０は、例えば、受信レベルが所定の閾値より高い場合には、可変アッテネータＡＴＴの減衰量を相対的に大きくする制御信号を低雑音増幅器１０に出力する。これにより、可変アッテネータＡＴＴの減衰量が相対的に大きくなるので、低雑音増幅器１０の消費電流を小さくすることができる。一方、受信レベルが閾値以下の場合には、電子装置１３０は、可変アッテネータＡＴＴの減衰量を相対的に小さくする制御信号を低雑音増幅器１０に出力する。これにより、可変アッテネータＡＴＴの減衰量が相対的に小さくなるので、低雑音増幅器１０の消費電流が大きくなるものの、利得等の特性が向上する。
　電子装置１３０は、例えば、検出した受信レベルに応じた制御信号により、スイッチＳＷを制御する。電子装置１３０は、例えば、受信レベルが所定の閾値より高い場合には、スイッチＳＷをオンする制御信号を低雑音増幅器１０に出力する。これにより、スイッチＳＷがオンして、バイパスコンデンサＣｂｐによって、Ｎ型トランジスタＭ１のソースが交流接地される。その結果、可変アッテネータＡＴＴにおいて交流信号に対する十分な減衰量が得られる。一方、受信レベルが閾値以下の場合には、電子装置１３０は、スイッチＳＷをオフする制御信号を低雑音増幅器１０に出力する。これにより、スイッチＳＷがオフして、バイパスコンデンサＣｂｐと、Ｎ型トランジスタＭ１のソースとの電気的な接続が切断される。その結果、交流信号がバイパスコンデンサＣｂｐによって減衰されるのを防ぐことができる。
　電子装置１３０は、例えば、検出した受信レベルに応じた制御信号により、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２を制御する。電子装置１３０は、例えば、受信レベルが所定の閾値より高い場合には、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２の抵抗値を相対的に大きくする制御信号を低雑音増幅器１０に出力する。これにより、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２の抵抗値を相対的に大きくすることができる。その結果、低雑音増幅器１０の線形性を損なうことなく、十分な減衰量を得ることができる。
　本実施の形態では、無線受信機１２０に、低雑音増幅器１０が設けられている。これにより、上記第１の実施の形態と同様の効果が得られる。
　また、本実施の形態では、低雑音増幅器１０から出力された信号もしくはその信号に基づいて生成された信号の受信レベルに応じた制御信号により、可変アッテネータＡＴＴが制御される。これにより、例えば、受信レベルが所定の閾値より高い場合には、可変アッテネータＡＴＴの減衰量を相対的に大きくし、受信レベルが閾値以下の場合には、可変アッテネータＡＴＴの減衰量を相対的に小さくすることができる。従って、例えば、小信号入力時は、減衰量を相対的に小さくした可変アッテネータＡＴＴをパススルーさせることにより、低雑音性を保つことができる。また、入力端子ＩＮの直後にアッテネータを入れるよりも、パススルー時の損失が小さく、設計の自由度を高くすることができる。
　また、本実施の形態では、低雑音増幅器１０から出力された信号もしくはその信号に基づいて生成された信号の受信レベルに応じた制御信号により、スイッチＳＷが制御される。これにより、受信レベルが所定の閾値より高い場合には、スイッチＳＷがオンして、バイパスコンデンサＣｂｐによって、Ｎ型トランジスタＭ１のソースが交流接地されるので、可変アッテネータＡＴＴにおいて交流信号に対する十分な減衰量を得ることができる。一方、受信レベルが閾値以下の場合には、スイッチＳＷがオフして、バイパスコンデンサＣｂｐと、Ｎ型トランジスタＭ１のソースとの電気的な接続が切断されるので、交流信号がバイパスコンデンサＣｂｐによって減衰されるのを防ぐことができる。従って、トランス１１によるフィードフォワードを受信レベルに応じて制御することができる。
　また、本実施の形態では、低雑音増幅器１０から出力された信号もしくはその信号に基づいて生成された信号の受信レベルに応じた制御信号により、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２が制御される。これにより、受信レベルが所定の閾値より高い場合には、ソースディジェネレーション抵抗Ｒｄｅ１，Ｒｄｅ２の抵抗値を相対的に大きくすることができる。その結果、低雑音増幅器１０の線形性を損なうことなく、十分な減衰量を得ることができる。
　なお、本実施の形態において、信号処理部５０が、ＡＤコンバータ４０から入力されたデジタル信号のレベルを受信レベルとして検出してもよい。この場合、信号処理部５０は、検出した受信レベルに応じて、制御信号により、バイアス電圧供給部１３や可変アッテネータＡＴＴなどの被制御素子を制御することができる。
　信号処理部５０は、例えば、図６に示したように、検出した受信レベルに応じて、制御信号により、低雑音増幅器１０（例えば、バイアス電圧供給部１３や可変アッテネータＡＴＴなどの被制御素子）を制御する。信号処理部５０は、例えば、検出した受信レベルに応じて、制御信号により、低雑音増幅器１０内のバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２を制御する。信号処理部５０は、例えば、受信レベルが所定の閾値より高い場合には、可変電流源Ｉ１，Ｉ２の電流値を減少させることでバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２を相対的に低くする。これにより、低雑音増幅器１０の利得や雑音指数などの特性が低下するものの、低雑音増幅器１０の消費電流を小さくすることができる。一方、受信レベルが閾値以下の場合には、信号処理部５０は、可変電流源Ｉ１，Ｉ２の電流値を増加させることでバイアス電圧Ｖ＿ＢＩＡＳ１，Ｖ＿ＢＩＡＳ２を相対的に高くする。これにより、低雑音増幅器１０の消費電流が大きくなるものの、利得等の特性が向上する。
　信号処理部５０は、例えば、受信レベルが所定の閾値より高い場合には、可変アッテネータＡＴＴの減衰量を相対的に大きくする制御信号を低雑音増幅器１０に出力する。これにより、可変アッテネータＡＴＴの減衰量が相対的に大きくなるので、低雑音増幅器１０の消費電流を小さくすることができる。一方、受信レベルが閾値以下の場合には、信号処理部５０は、可変アッテネータＡＴＴの減衰量を相対的に小さくする制御信号を低雑音増幅器１０に出力する。これにより、可変アッテネータＡＴＴの減衰量が相対的に小さくなるので、低雑音増幅器１０の線形性は低下するものの、利得等の特性が向上する。
　信号処理部５０は、さらに、例えば、受信レベルが所定の閾値より高い場合には、スイッチＳＷをオンする制御信号を低雑音増幅器１０に出力する。これにより、スイッチＳＷがオンして、バイパスコンデンサＣｂｐによって、Ｎ型トランジスタＭ１のソースが交流接地される。その結果、可変アッテネータＡＴＴにおいて交流信号に対する十分な減衰量が得られる。一方、受信レベルが閾値以下の場合には、信号処理部５０は、スイッチＳＷをオフする制御信号を低雑音増幅器１０に出力する。これにより、スイッチＳＷがオフして、バイパスコンデンサＣｂｐと、Ｎ型トランジスタＭ１のソースとの電気的な接続が切断される。その結果、交流信号がバイパスコンデンサＣｂｐによって減衰されるのを防ぐことができる。
　また、本実施の形態において、低雑音増幅器１０および信号処理部５０を備えた無線受信機１２０の代わりに、低雑音増幅器１０および信号処理部５０を備えた、無線送信機や音響機器などの電子回路が設けられていてもよい。この場合、信号処理部５０は、低雑音増幅器１０から出力された信号（具体的には、Ｐ型トランジスタＭ２およびＮ型トランジスタＭ１の両方のドレイン側から出力された信号）を処理する。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、
　出力端子、反転入力端子および非反転入力端子を有し、前記出力端子が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側に接続され、前記反転入力端子および前記非反転入力端子の一方が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの両方のドレイン側に接続され、前記反転入力端子および前記非反転入力端子の他方に参照電圧が印加される演算増幅器と、
　１次側コイルおよび２次側コイルを有し、前記１次側コイルが前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側に接続されたトランスと、
　前記２次側コイルと、前記Ｎ型トランジスタおよび前記Ｐ型トランジスタの両方のゲート端子との間に設けられた可変アッテネータと
　を備えた
　増幅器。
（２）
　前記１次側コイルと、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソースとの間に設けられたソースディジェネレーション抵抗を更に備えた
　（１）に記載の増幅器。
（３）
　前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側に接続されるとともに、前記ソースディジェネレーション抵抗および前記１次側コイルを含む経路と並列に接続されたバイパスコンデンサを更に備えた
　（２）に記載の増幅器。
（４）
　前記可変アッテネータは、過大入力の無い時はパススルーもしくは低減衰量に設定可能に構成されている
　（１）ないし（３）のいずれか１つに記載の増幅器。
（５）
　前記ソースディジェネレーション抵抗は、過大入力の無い時は低抵抗に設定可能に構成されている
　（２）または（３）に記載の増幅器。
（６）
　前記バイパスコンデンサと、
　過大入力の無い時は、前記バイパスコンデンサと前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側との電気的な接続を切断するスイッチと
　を更に備えた
　（３）に記載の増幅器。
（７）
　前記演算増幅器の出力端子と、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側とに接続された抵抗を更に備えた
　（１）ないし（６）のいずれか１つに記載の増幅器。
（８）
　増幅器と、
　前記増幅器を制御する制御部と
　を備え、
　前記増幅器は、
　直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、
　出力端子、反転入力端子および非反転入力端子を有し、前記出力端子が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側に接続され、前記反転入力端子および前記非反転入力端子の一方が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの両方のドレイン側に接続され、前記反転入力端子および前記非反転入力端子の他方に参照電圧が印加される演算増幅器と、
　１次側コイルおよび２次側コイルを有し、前記１次側コイルが前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側に接続されたトランスと、
　前記２次側コイルと、前記Ｎ型トランジスタおよび前記Ｐ型トランジスタの両方のゲート端子との間に設けられた可変アッテネータと
　を有し、
　前記制御部は、前記増幅器から出力された信号もしくはその信号に基づいて生成された信号の受信レベルに応じた制御信号により、前記可変アッテネータを制御する
　信号処理装置。
（９）
　前記制御部は、前記受信レベルが所定の閾値より高い場合には、前記可変アッテネータの減衰量を相対的に大きくし、前記受信レベルが所定の閾値以下の場合には、前記可変アッテネータの減衰量を相対的に小さくする
　（８）に記載の信号処理装置。
（１０）
　前記増幅器は、前記演算増幅器の出力端子と、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側とに接続された抵抗を更に有する
　（８）または（９）に記載の信号処理装置。
　本開示の一実施の形態に係る増幅器および信号処理装置によれば、１次側コイルがＰ型トランジスタおよびＮ型トランジスタの一方のソース側に接続されたトランスを設けるとともに、２次側コイルと、Ｎ型トランジスタおよび前記Ｐ型トランジスタの両方のゲート端子との間に可変アッテネータを設けるようにしたので、低電圧動作が可能で、過大入力時であっても、低雑音増幅器を適切な利得に制御でき、かつ低雑音増幅器において高い線形性を得ることが可能である。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本出願は、日本国特許庁において２０１９年８月３０日に出願された日本特許出願番号第２０１９－１５８６０５号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

  1. 　直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、
    　出力端子、反転入力端子および非反転入力端子を有し、前記出力端子が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側に接続され、前記反転入力端子および前記非反転入力端子の一方が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの両方のドレイン側に接続され、前記反転入力端子および前記非反転入力端子の他方に参照電圧が印加される演算増幅器と、
    　１次側コイルおよび２次側コイルを有し、前記１次側コイルが前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側に接続されたトランスと、
    　前記２次側コイルと、前記Ｎ型トランジスタおよび前記Ｐ型トランジスタの両方のゲート端子との間に設けられた可変アッテネータと
    　を備えた
    　増幅器。
  2. 　前記１次側コイルと、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソースとの間に設けられたソースディジェネレーション抵抗を更に備えた
    　請求項１に記載の増幅器。
  3. 　前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側に接続されるとともに、前記ソースディジェネレーション抵抗および前記１次側コイルを含む経路と並列に接続されたバイパスコンデンサを更に備えた
    　請求項２に記載の増幅器。
  4. 　前記可変アッテネータは、過大入力の無い時はパススルーもしくは低減衰量に設定可能に構成されている
    　請求項１に記載の増幅器。
  5. 　前記ソースディジェネレーション抵抗は、過大入力の無い時は低抵抗に設定可能に構成されている
    　請求項２に記載の増幅器。
  6. 　前記バイパスコンデンサと、
    　過大入力の無い時は、前記バイパスコンデンサと前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側との電気的な接続を切断するスイッチと
    　を更に備えた
    　請求項３に記載の増幅器。
  7. 　前記演算増幅器の出力端子と、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側とに接続された抵抗を更に備えた
    　請求項１に記載の増幅器。
  8. 　増幅器と、
    　前記増幅器を制御する制御部と
    　を備え、
    　前記増幅器は、
    　直列に接続されたＰ型トランジスタおよびＮ型トランジスタと、
    　出力端子、反転入力端子および非反転入力端子を有し、前記出力端子が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側に接続され、前記反転入力端子および前記非反転入力端子の一方が前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの両方のドレイン側に接続され、前記反転入力端子および前記非反転入力端子の他方に参照電圧が印加される演算増幅器と、
    　１次側コイルおよび２次側コイルを有し、前記１次側コイルが前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のソース側に接続されたトランスと、
    　前記２次側コイルと、前記Ｎ型トランジスタおよび前記Ｐ型トランジスタの両方のゲート端子との間に設けられた可変アッテネータと
    　を有し、
    　前記制御部は、前記増幅器から出力された信号もしくはその信号に基づいて生成された信号の受信レベルに応じた制御信号により、前記可変アッテネータを制御する
    　信号処理装置。
  9. 　前記制御部は、前記受信レベルが所定の閾値より高い場合には、前記可変アッテネータの減衰量を相対的に大きくし、前記受信レベルが所定の閾値以下の場合には、前記可変アッテネータの減衰量を相対的に小さくする
    　請求項８に記載の信号処理装置。
  10. 　前記増幅器は、前記演算増幅器の出力端子と、前記Ｐ型トランジスタおよび前記Ｎ型トランジスタの一方のゲート側とに接続された抵抗を更に有する
    　請求項８に記載の信号処理装置。
PCT/JP2020/029404 2019-08-30 2020-07-31 増幅器および信号処理装置 WO2021039279A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/637,067 US20220302882A1 (en) 2019-08-30 2020-07-31 Amplifier and signal processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019158605 2019-08-30
JP2019-158605 2019-08-30

Publications (1)

Publication Number Publication Date
WO2021039279A1 true WO2021039279A1 (ja) 2021-03-04

Family

ID=74683420

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/029404 WO2021039279A1 (ja) 2019-08-30 2020-07-31 増幅器および信号処理装置

Country Status (2)

Country Link
US (1) US20220302882A1 (ja)
WO (1) WO2021039279A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016152267A1 (ja) * 2015-03-24 2016-09-29 ソニー株式会社 増幅器および電子回路
JP2017515356A (ja) * 2014-03-31 2017-06-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ スペクトルセンシング無線受信機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017515356A (ja) * 2014-03-31 2017-06-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ スペクトルセンシング無線受信機
WO2016152267A1 (ja) * 2015-03-24 2016-09-29 ソニー株式会社 増幅器および電子回路

Also Published As

Publication number Publication date
US20220302882A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US5945878A (en) Single-ended to differential converter
US6748204B1 (en) Mixer noise reduction technique
EP3468034B1 (en) System and method for biasing an rf circuit
Alzaher et al. A CMOS fully balanced second-generation current conveyor
EP1636901B1 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
US8786363B2 (en) Apparatus and methods for electronic amplification
US20090096527A1 (en) Automatic gain control circuit and low noise amplifying circuit
EP1364458A2 (en) Protection circuit for extending headroom with off-chip inductors
KR20060129531A (ko) 고도의 선형 가변이득 증폭기
Mostafa et al. A 60dB, 246MHz CMOS variable gain amplifier for subsampling GSM receivers
US9178549B2 (en) High performance, low cost receiver front end
US20020000882A1 (en) Protection circuit for extending headroom with off-chip inductors
KR100703710B1 (ko) Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법
US20190363686A1 (en) Differential Amplifier, Corresponding Integrated Circuit, System, Instrumentation Amplifier and Method
WO2021039279A1 (ja) 増幅器および信号処理装置
US20090137220A1 (en) Variable gain amplifier and receiver including the same
JP2012029206A (ja) トランスコンダクタ回路、ミキサ回路、無線機器
KR20030044444A (ko) 차동 선형 증폭기
GB2436651A (en) Variable gain low noise amplifier
EP1532732A2 (en) System and method for establishing the input impedance of an amplifier in a stacked configuration
JP5433614B2 (ja) 半導体集積回路および受信装置
WO2006095416A1 (ja) 減衰器を備えた高周波増幅器
Shirmohammadi et al. A Low Power Wideband Balun-LNA Employing Local Feedback, Modified Current-Bleeding Technique and Balanced Loads
KR101038854B1 (ko) 광대역 저잡음 증폭기
CN107276543B (zh) 无线通信系统接收器以及放大器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20857313

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20857313

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP