CN113595389B - 防止Buck电路上电穿通的高边管控制信号电位平移改进电路 - Google Patents

防止Buck电路上电穿通的高边管控制信号电位平移改进电路 Download PDF

Info

Publication number
CN113595389B
CN113595389B CN202010363956.3A CN202010363956A CN113595389B CN 113595389 B CN113595389 B CN 113595389B CN 202010363956 A CN202010363956 A CN 202010363956A CN 113595389 B CN113595389 B CN 113595389B
Authority
CN
China
Prior art keywords
circuit
terminal
tube
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010363956.3A
Other languages
English (en)
Other versions
CN113595389A (zh
Inventor
郑辰光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202010363956.3A priority Critical patent/CN113595389B/zh
Publication of CN113595389A publication Critical patent/CN113595389A/zh
Application granted granted Critical
Publication of CN113595389B publication Critical patent/CN113595389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种防止Buck电路上电穿通的高边管控制信号电位平移改进电路，通过在电位平移节点VA的接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容C1与第一电流源的并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管的并联电路，能够避免电位平移节点VA在Vin快速上升时造成的电压浮空现象，防止Buck电路上电穿通，从而有利于保护负载器件和保持输出信号的正常逻辑。

Description

防止Buck电路上电穿通的高边管控制信号电位平移改进电路
技术领域
本发明涉及Buck降压电路技术，特别是一种防止Buck电路上电穿通的高边管控制信号电位平移改进电路，通过在电位平移节点VA的接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容C1与第一电流源的并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管的并联电路，能够避免电位平移节点VA在Vin快速上升时造成的电压浮空现象，防止Buck电路上电穿通，从而有利于保护负载器件和保持输出信号的正常逻辑。
背景技术
Buck降压电路(又称Buck电路，或简称为Buck)在应用中有可能出现上电穿通现象。图1是现有技术中Buck降压电路的外接电路结构示意图。如图1所示，Buck电路输入端连接输入电压端IN，Buck电路地端接地，Buck电路升压端BOOT通过外置电容Cbt连接开关节点SW，Buck电路输出端连接开关节点SW，开关节点SW通过电感L连接输出电压端OUT，输出电压端OUT通过输出电容Cout接地。图1中所述Buck降压电路为自举型Buck电路，通过外置电容Cbt将升压端BOOT的电压自举升压以驱动Buck电路内部的高边NMOS管的栅端，例如，将BOOT电压自举到比输入电压Vin更高。但是，在输入电压Vin上电的应用中，上电过程中的Buck内部电平可能没有建立好而导致逻辑混乱，存在上电瞬间Vsw会被拉升到Vin或接近Vin的电平，这种情况称为上电穿通。即使经过L和Cout组成的LC电路会平抑，但Vout仍会跟随Vin上升。这导致Vout在上游电源上电瞬间过高，甚至超过负载器件的耐压值，导致负载器件失效。针对上电穿通现象，需要采用高边控制信号的电位平移解决方案，如图2所示。图2是针对图1中输出电压端OUT在Buck电路上电时可能出现上电穿通(开关节点SW电压Vsw接近输入电压端IN电压Vin)而采用的高边NMOS管M1控制信号电位平移电路结构示意图。图2中的虚框是电位平移模块，所述电位平移模块中的电位平移节点VA向外连接第二反相器INV2的输入端，INV2的输出端连接高边驱动逻辑电路的输入端，所述高边驱动逻辑电路的输出端连接高边NMOS管M1的栅端，M1的漏端连接输入电压端IN，M1的源端连接开关节点SW，所述高边驱动逻辑电路的电源轨和INV2的电源轨均连接升压端BOOT，所述高边驱动逻辑电路的地轨和INV2的地轨均连接所述开关节点SW。所述电位平移节点VA向内分为两路，第一路分别连接第七PMOS管M7的栅端、第八PMOS管M8的漏端和第六PMOS管M6的源端，第二路连接接地控制NMOS管M2的漏端，M2的源端接地，M2的栅端连接第三反相器INV3的输出端，INV3的输入端连接Buck电路使能信号端，INV3的电源轨连接电源电压端VDD(内部电源或内部偏置电源)，INV3的地轨接地。M7的源端和M8的源端均连接升压端BOOT，M7的漏端分别连接M8的栅端和第五PMOS管M5的源端，M5的栅端和M6的栅端均连接所述开关节点SW。M5的漏端连接第三NMOS管M3的漏端，M6的漏端连接第四NMOS管M4的漏端，M3的源端和M4的源端均接地，M3的栅端和M4的栅端均连接第一反相器INV1的输出端，INV1的电源轨连接电源电压端VDD，INV1的地轨接地，INV1的输入端连接高边控制信号ON。如图2示，在输入电压Vin快速上升时，BOOT端和SW端电压不确定，而内部电源VDD不能及时跟随Vin上升导致M2处于关断状态，这些都是造成VA节点电压浮空的原因。当SW端被Vin电压耦合上升后，因外置电容缘故BOOT也会跟随上升。VA节点寄生电容比M7漏端更多，所以更容易跟随BOOT上升，因此M7和M8组成的电路很容易锁住这个状态，即VA节点电压为高，M7漏端电压为低。VA节点为高表示要开启高边NMOS管M1，此信号经反相器INV2送到高边驱动模块(其电源轨接BOOT电压，地轨接SW电压)。此时当被耦合上升的BOOT电压一旦超过M1的栅源电压后将开启M1，如此便将IN端与SW端连接，并加速了SW和BOOT上升，最终导致IN端与SW穿通。本发明人认为，如果将电位平移节点VA向内分为两路中的第二路接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容与第一电流源的并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管的并联电路，则能够避免电位平移节点VA在Vin快速上升时造成的电压浮空现象，防止Buck电路上电穿通，从而有利于保护负载器件和保持输出信号的正常逻辑。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种防止Buck电路上电穿通的高边管控制信号电位平移改进电路，通过在电位平移节点VA的接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容C1与第一电流源I1的并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管的并联电路，能够避免电位平移节点VA在Vin快速上升时造成的电压浮空现象，防止Buck电路上电穿通，从而有利于保护负载器件和保持输出信号的正常逻辑。
本发明的技术方案如下：
防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，包括在电位平移节点VA的接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容C1与第一电流源I1的第一并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管M9的第二并联电路。
所述第一并联电路中的所述第一电流源I1的出端连接所述接地控制NMOS管M2的栅端，所述第一电流源I1的入端连接输入电压端IN，所述耦合电容C1的一端连接所述输入电压端IN，另一端连接所述接地控制NMOS管M2的栅端，所述接地控制NMOS管M2的漏端连接所述电位平移节点VA，所述接地控制NMOS管M2的源端接地。
所述第二并联电路中的所述第一齐纳二极管D1的负端和所述第九NMOS管的漏端均连接所述接地控制NMOS管M2的栅端，所述接地控制NMOS管M2的源端和所述第一齐纳二极管D1的正端均接地，所述接地控制NMOS管M2的漏端连接所述电位平移节点VA，所述接地控制NMOS管M2的源端接地。
电位平移节点VA向外连接第二反相器INV2的输入端，所述第二反相器INV2的输出端连接高边驱动逻辑电路的输入端，所述高边驱动逻辑电路的输出端连接高边NMOS管M1的栅端，所述高边NMOS管M1的漏端连接输入电压端IN，所述高边NMOS管M1的源端连接开关节点SW，所述高边驱动逻辑电路的电源轨和所述第二反相器INV2的电源轨均连接升压端BOOT，所述高边驱动逻辑电路的地轨和所述第二反相器INV2的地轨均连接所述开关节点SW。
电位平移节点VA向内分别连接第七PMOS管M7的栅端、第八PMOS管M8的漏端和第六PMOS管M6的源端，第七PMOS管M7的源端和第八PMOS管M8的源端均连接升压端BOOT，第七PMOS管M7的漏端分别连接第八PMOS管M8的栅端和第五PMOS管M5的源端，第五PMOS管M5的栅端和第六PMOS管M6的栅端均连接开关节点SW。
第五PMOS管M5的漏端连接第三NMOS管M3的漏端，第六PMOS管M6的漏端连接第四NMOS管M4的漏端，第三NMOS管M3的源端和第四NMOS管M4的源端均接地，第三NMOS管M3的栅端和第四NMOS管M4的栅端均连接第一反相器INV1的输出端，第一反相器INV1的电源轨连接电源电压端VDD，第一反相器INV1的地轨接地，第一反相器INV1的输入端连接高边控制信号ON。
所述高边控制信号ON在其逻辑高时，高边NMOS管M1开启，所述高边控制信号ON在其逻辑低时，高边NMOS管M1断开。
所述Buck电路使能信号EN在其逻辑高时，Buck电路使能，所述Buck电路使能信号EN在其逻辑低时，Buck电路关断。
所述耦合电容C1利用第九NMOS管M9上电期间断开时的等效阻抗直接将输入电压Vin耦合至所述接地控制NMOS管M2的栅端，使所述接地控制NMOS管M2导通，所述电位平移节点VA的电压被拉至地。
所述第一齐纳二极管D1反向稳压阈值不大于6V，能够保护所述接地控制NMOS管M2的栅源电压以防止其被上升的耦合电压击穿。
本发明的技术效果如下：本发明防止Buck电路上电穿通的高边管控制信号电位平移改进电路，对于背景技术中分析的VA节点浮空导致上电时M7和M8锁存错误状态进而开启M1的错误能够被避免，从而解决上电时Buck电路的IN端与SW端穿通的问题。
本发明具有以下特点：1.C1电容利用M9上电期间断开时等效阻抗较高的情况下，直接将电源电压VIN耦合至M2栅端。2.D1齐纳二极管保护M2的栅源电压，防止其被耦合上升后击穿。3.电流源I1和M9保证buck上电后能正常工作。4.可以应用在高压电路，也可应用在非高压电路，例如，图3中高压MOS管可改为5V MOS管，或者更低的3.3V MOS管。
附图说明
图1是现有技术中Buck降压电路的外接电路结构示意图。所述Buck降压电路(简称Buck或Buck电路)为自举型Buck电路，通过外置电容Cbt将升压端BOOT的电压自举升压以驱动Buck电路内部的高边NMOS管的栅端。
图2是针对图1中输出电压端OUT在Buck电路上电时可能出现上电穿通(开关节点SW电压Vsw接近输入电压端IN电压Vin)而采用的高边NMOS管M1控制信号电位平移电路结构示意图。
图3是实施本发明防止Buck电路上电穿通的高边管控制信号电位平移改进电路结构示意图。
附图标记列示如下：IN-输入电压端(对应的输入电压Vin)；OUT-输出电压端(对应的输出电压Vout)；Buck-Buck降压电路或Buck电路；BOOT-升压端；SW-开关节点(对应开关节点电压Vsw)；VDD-电源电压端(内部电源)；ON-高边控制信号(逻辑高则M1开启，逻辑低则M1断开)；EN-Buck电路使能信号端(逻辑高则则Buck使能，逻辑低则Buck关断)；VA-电位平移节点；I1-第一电流源；D1-第一齐纳二极管；Cbt-外置电容；C1-第一电容或耦合电容；L-电感；Cout-输出电容；M1-第一NMOS管或高边NMOS管；M2-第二NMOS管或接地控制NMOS管；M3～M4-第三至第四NMOS管；M5～M8-第五至第八PMOS管；M9-第九NMOS管；INV1～INV3-第一至第三反相器；
具体实施方式
下面结合附图(图3)对本发明进行说明。
图3是实施本发明防止Buck电路上电穿通的高边管控制信号电位平移改进电路结构示意图。如图3所示，防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，包括在电位平移节点VA的接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容C1与第一电流源I1的第一并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管M9的第二并联电路。所述第一并联电路中的所述第一电流源I1的出端连接所述接地控制NMOS管M2的栅端，所述第一电流源I1的入端连接输入电压端IN，所述耦合电容C1的一端连接所述输入电压端IN，另一端连接所述接地控制NMOS管M2的栅端，所述接地控制NMOS管M2的漏端连接所述电位平移节点VA，所述接地控制NMOS管M2的源端接地。所述第二并联电路中的所述第一齐纳二极管D1的负端和所述第九NMOS管的漏端均连接所述接地控制NMOS管M2的栅端，所述接地控制NMOS管M2的源端和所述第一齐纳二极管D1的正端均接地，所述接地控制NMOS管M2的漏端连接所述电位平移节点VA，所述接地控制NMOS管M2的源端接地。
电位平移节点VA向外连接第二反相器INV2的输入端，所述第二反相器INV2的输出端连接高边驱动逻辑电路的输入端，所述高边驱动逻辑电路的输出端连接高边NMOS管M1的栅端，所述高边NMOS管M1的漏端连接输入电压端IN，所述高边NMOS管M1的源端连接开关节点SW，所述高边驱动逻辑电路的电源轨和所述第二反相器INV2的电源轨均连接升压端BOOT，所述高边驱动逻辑电路的地轨和所述第二反相器INV2的地轨均连接所述开关节点SW。电位平移节点VA向内分别连接第七PMOS管M7的栅端、第八PMOS管M8的漏端和第六PMOS管M6的源端，第七PMOS管M7的源端和第八PMOS管M8的源端均连接升压端BOOT，第七PMOS管M7的漏端分别连接第八PMOS管M8的栅端和第五PMOS管M5的源端，第五PMOS管M5的栅端和第六PMOS管M6的栅端均连接开关节点SW。第五PMOS管M5的漏端连接第三NMOS管M3的漏端，第六PMOS管M6的漏端连接第四NMOS管M4的漏端，第三NMOS管M3的源端和第四NMOS管M4的源端均接地，第三NMOS管M3的栅端和第四NMOS管M4的栅端均连接第一反相器INV1的输出端，第一反相器INV1的电源轨连接电源电压端VDD，第一反相器INV1的地轨接地，第一反相器INV1的输入端连接高边控制信号ON。所述高边控制信号ON在其逻辑高时，高边NMOS管M1开启，所述高边控制信号ON在其逻辑低时，高边NMOS管M1断开。所述Buck电路使能信号EN在其逻辑高时，Buck电路使能，所述Buck电路使能信号EN在其逻辑低时，Buck电路关断。
所述耦合电容C1利用第九NMOS管M9上电期间断开时的等效阻抗直接将输入电压Vin耦合至所述接地控制NMOS管M2的栅端，使所述接地控制NMOS管M2导通，所述电位平移节点VA的电压被拉至地。所述第一齐纳二极管D1反向稳压阈值不大于6V，能够保护所述接地控制NMOS管M2的栅源电压以防止其被上升的耦合电压击穿。
参考图3所示，对本发明的具体工作原理做出如下进一步说明。
1.M1为大尺寸高边高压NMOS，其栅端接高边驱动输出，其漏端接IN端，其源端接SW端。2.M3和M4为高压NMOS，其连接如图3所示，受反相器INV1的输出信号控制。3.ON信号为高边控制信号，其逻辑高表示开启高边MOS管，其逻辑低代表断开高边MOS。4.反相器INV1的电源轨接VDD(内部偏置电源)，地轨仍接地。5.M5和M6为高压PMOS，二者栅端均连接SW端，其它连接如图3所示。
6.M7和M8为PMOS，二者源端均接BOOT端，其它连接如图3所示。7.M3、M4、M5、M6、M7和M8实现电位平移功能，M6的源端、M7的栅端和M8的漏端均接VA。8.M2是高压NMOS，其漏端接VA，其它连接如图3所示。9.D1为齐纳二极管，其反向稳压阈值一般小于6V，而负端接M2的栅端。10.I1为电流源，其正端接IN端，而负端接M2的栅端，在电源上电(VIN从0快速上升)时它往往不能及时产生电流。
11.C1为电容，一端接IN端，另一端接M2的栅端。12.M9为NMOS管，其漏端接M2栅端，其栅端接EN信号。13.EN为逻辑高时代表buck使能，反之关断buck。14.电源上电时，因为内部偏置VDD从0V起来所以EN此时为0，所以M9关闭，而M2栅极通过电容C1被耦合到VIN(IN端电压)，所以M2开启，同时由于D1的存在所以M2的栅源电压不会超过齐纳二极管的反向稳压阈值，这就保证了M2栅端不会随VIN上升而超过自身击穿电压。15.通过14描述，发现电源上电时M2被VIN耦合到高电平，所以M2是导通的。
16.因为电源上电时M2导通，所以VA在此过程中是存在明确低电平。17.高边驱动是由逻辑电路组成，在IN端上电过程中即使M1栅端被其耦合超过1V，通过高边驱动模块内部逻辑的PMOS寄生二极管就会传递到BOOT端，进而开启整个高边驱动模块，但因VA是低电平，所以M1仍然不会开启。18.当内部偏置电压VDD建立好后，电流源I1也建立好，因此正常工作时C1、I1、D1、M9和M2完全由EN信号控制，即EN为逻辑高时(代表buck使能)M2处于关断状态且不干涉VA电压，而EN为逻辑低时(代表buck关断)M2处于导通状态，将VA电压拉至地。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (7)

1.防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，包括在电位平移节点VA的接地控制NMOS管M2栅端设置基于输入电压Vin的耦合电容C1与第一电流源I1的第一并联电路和基于接地端的第一齐纳二极管D1与栅端由Buck电路使能信号EN所控制的第九NMOS管M9的第二并联电路；
电位平移节点VA向外连接第二反相器INV2的输入端，所述第二反相器INV2的输出端连接高边驱动逻辑电路的输入端，所述高边驱动逻辑电路的输出端连接高边NMOS管M1的栅端，所述高边NMOS管M1的漏端连接输入电压端IN，所述高边NMOS管M1的源端连接开关节点SW，所述高边驱动逻辑电路的电源轨和所述第二反相器INV2的电源轨均连接升压端BOOT，所述高边驱动逻辑电路的地轨和所述第二反相器INV2的地轨均连接所述开关节点SW；
电位平移节点VA向内分别连接第七PMOS管M7的栅端、第八PMOS管M8的漏端和第六PMOS管M6的源端，第七PMOS管M7的源端和第八PMOS管M8的源端均连接升压端BOOT，第七PMOS管M7的漏端分别连接第八PMOS管M8的栅端和第五PMOS管M5的源端，第五PMOS管M5的栅端和第六PMOS管M6的栅端均连接开关节点SW；
第五PMOS管M5的漏端连接第三NMOS管M3的漏端，第六PMOS管M6的漏端连接第四NMOS管M4的漏端，第三NMOS管M3的源端和第四NMOS管M4的源端均接地，第三NMOS管M3的栅端和第四NMOS管M4的栅端均连接第一反相器INV1的输出端，第一反相器INV1的电源轨连接电源电压端VDD，第一反相器INV1的地轨接地，第一反相器INV1的输入端连接高边控制信号ON。
2.根据权利要求1所述的防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，所述第一并联电路中的所述第一电流源I1的出端连接所述接地控制NMOS管M2的栅端，所述第一电流源I1的入端连接输入电压端IN，所述耦合电容C1的一端连接所述输入电压端IN，另一端连接所述接地控制NMOS管M2的栅端，所述接地控制NMOS管M2的漏端连接所述电位平移节点VA，所述接地控制NMOS管M2的源端接地。
3.根据权利要求1所述的防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，所述第二并联电路中的所述第一齐纳二极管D1的负端和所述第九NMOS管的漏端均连接所述接地控制NMOS管M2的栅端，所述接地控制NMOS管M2的源端和所述第一齐纳二极管D1的正端均接地，所述接地控制NMOS管M2的漏端连接所述电位平移节点VA，所述接地控制NMOS管M2的源端接地。
4.根据权利要求1所述的防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，所述高边控制信号ON在其逻辑高时，高边NMOS管M1开启，所述高边控制信号ON在其逻辑低时，高边NMOS管M1断开。
5.根据权利要求1所述的防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，所述Buck电路使能信号EN在其逻辑高时，Buck电路使能，所述Buck电路使能信号EN在其逻辑低时，Buck电路关断。
6.根据权利要求1所述的防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，所述耦合电容C1利用第九NMOS管M9上电期间断开时的等效阻抗直接将输入电压Vin耦合至所述接地控制NMOS管M2的栅端，使所述接地控制NMOS管M2导通，所述电位平移节点VA的电压被拉至地。
7.根据权利要求1所述的防止Buck电路上电穿通的高边管控制信号电位平移改进电路，其特征在于，所述第一齐纳二极管D1反向稳压阈值不大于6V，能够保护所述接地控制NMOS管M2的栅源电压以防止其被上升的耦合电压击穿。
CN202010363956.3A 2020-04-30 2020-04-30 防止Buck电路上电穿通的高边管控制信号电位平移改进电路 Active CN113595389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010363956.3A CN113595389B (zh) 2020-04-30 2020-04-30 防止Buck电路上电穿通的高边管控制信号电位平移改进电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010363956.3A CN113595389B (zh) 2020-04-30 2020-04-30 防止Buck电路上电穿通的高边管控制信号电位平移改进电路

Publications (2)

Publication Number Publication Date
CN113595389A CN113595389A (zh) 2021-11-02
CN113595389B true CN113595389B (zh) 2023-04-11

Family

ID=78237337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010363956.3A Active CN113595389B (zh) 2020-04-30 2020-04-30 防止Buck电路上电穿通的高边管控制信号电位平移改进电路

Country Status (1)

Country Link
CN (1) CN113595389B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022776A (zh) * 2014-06-27 2014-09-03 东南大学 一种半桥驱动电路中的自举二极管仿真电路
CN108494234A (zh) * 2018-04-09 2018-09-04 电子科技大学 适用于GaN高速栅驱动电路的浮动电源轨
CN109039029A (zh) * 2018-08-15 2018-12-18 电子科技大学 一种适用于GaN功率器件栅驱动电路的自举充电电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598916B2 (en) * 2010-06-18 2013-12-03 Freescale Semiconductor, Inc. Circuit having gate drivers having a level shifter
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
CN102904565B (zh) * 2012-10-09 2014-05-28 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN110149050B (zh) * 2019-06-21 2024-04-02 珠海一微半导体股份有限公司 一种基于dmos管的电平转移电路及芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022776A (zh) * 2014-06-27 2014-09-03 东南大学 一种半桥驱动电路中的自举二极管仿真电路
CN108494234A (zh) * 2018-04-09 2018-09-04 电子科技大学 适用于GaN高速栅驱动电路的浮动电源轨
CN109039029A (zh) * 2018-08-15 2018-12-18 电子科技大学 一种适用于GaN功率器件栅驱动电路的自举充电电路

Also Published As

Publication number Publication date
CN113595389A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
CN109039029B (zh) 一种适用于GaN功率器件栅驱动电路的自举充电电路
CN109004820B (zh) 适用于GaN功率器件高速栅驱动的开关自举充电电路
KR101387266B1 (ko) 레벨 쉬프트 디바이스
CN106664010B (zh) 内部电源电路及半导体装置
CN103856205A (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN112671393A (zh) 电平转换电路
CN116742920A (zh) 一种nmos功率开关管驱动电路及其控制方法
CN115765704A (zh) 功率mos管栅极驱动器及功率mos管栅极驱动系统
CN115276626A (zh) 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路
US20240088896A1 (en) Stress reduction on stacked transistor circuits
CN103269217A (zh) 输出缓冲器
CN113595389B (zh) 防止Buck电路上电穿通的高边管控制信号电位平移改进电路
US20230238959A1 (en) Stress reduction on stacked transistor circuits
CN113885644B (zh) 用于ldo防倒灌的衬底切换电路
CN114337339B (zh) 一种带有端口短路检测的整流桥驱动电路
CN102832812A (zh) 开关电路以及dc－dc 转换器
CN108829174A (zh) 线性稳压器电路
CN109787613B (zh) 一种输出级的驱动电路和电子设备
CN107039964A (zh) 一种电源反向保护电路
CN113433998B (zh) 一种功率驱动器
CN216649665U (zh) 一种高压全摆幅逻辑电路
CN116075012B (zh) 一种减小电压扰动的驱动电路
TWI543528B (zh) 雙向開關電路
CN214480548U (zh) 一种高压驱动电路
CN115865074B (zh) 电平转换电路、射频开关控制电路和射频前端模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant