CN116742920A - 一种nmos功率开关管驱动电路及其控制方法 - Google Patents

Abstract

本发明公开了一种NMOS功率开关管驱动电路及其控制方法，高压LDO模块的输入端连接输入信号Vout，高压LDO模块的输出端连接电压比较模块的一个输入端，电压比较模块的另一个输入端连接输入信号Vin，电压比较模块的输出端连接电源选择模块的控制端，电源选择模块的两个输入端分别连接输入信号Vin和安全电压Vldo，电源选择模块的输出端输出驱动电压Vdrive并连接驱动增强模块一的一个输入端和驱动增强模块二的输入端，驱动增强模块二和驱动增强模块一的控制端输入PWM信号，驱动增强模块一的另一个输入端连接输入信号Vout，驱动增强模块二和驱动增强模块一的输出端输出Gate_NMOS信号。本发明在升压电源管理芯片中，能够在低输入电压条件下也获得高效率，亦可用于降压电源管理芯片中的NMOS功率开关管驱动。

Description

一种NMOS功率开关管驱动电路及其控制方法

技术领域

本发明涉及一种驱动电路及其控制方法，特别是一种NMOS功率开关管驱动电路及其控制方法，属于集成电路技术领域。

背景技术

随着微电子技术的飞速发展，开关电源芯片已被广泛用于消费电子、汽车和通信等领域。出于低成本、高集成度和高效率的考虑，电源管理芯片将开关管集成在芯片内。相对于P型MOSFET，N型MOSFET具有更高的载流子迁移率，在导通电阻相同的情况下需要的芯片面积更小，因此目前的开关电源大多采用N型MOSFET作为功率管。为实现更高的效率，电源管理芯片的驱动电路应该具有足够大的驱动能力，保证功率管的快速导通和关断，避免中间态导致的能量损耗。在功率管导通后，驱动电路要提供足够高的驱动电压，使MOSFET的栅极电压足够高，将功率管偏置在深线性区。

现有的技术驱动电路如图6所示。驱动电路电源一般来自输入Vin，MOS管11和12、13和14、15和16、17和18构成多级Buffer，在考虑电路匹配的情况下选取尽可能小的MOS管沟道长度值，通过按比例增加Buffer的面积逐渐提高后级Buffer的通流能力，从而整个提高电路的驱动能力。该结构采用输入电压供电，能够良好工作的输入电压范围较窄。但是若输入电压过低，则驱动NMOS栅极电压很低，NMOS的导通阻抗很高，芯片的效率将会很差。在宽输入电压范围的BOOST电源管理芯片中，芯片往往需要工作在较低的输入电压条件下，现有的技术不再能够满足要求。

发明内容

本发明所要解决的技术问题是提供一种NMOS功率开关管驱动电路及其控制方法，在升压电源管理芯片中能够在低输入电压条件下也获得高效率。

为解决上述技术问题，本发明采用的技术方案为：

一种NMOS功率开关管驱动电路，包含高压LDO模块、电压比较模块、电源选择模块、驱动增强模块一和驱动增强模块二，高压LDO模块的输入端连接输入信号Vout，高压LDO模块的输出端输出安全电压Vldo并连接电压比较模块的一个输入端，电压比较模块的另一个输入端连接输入信号Vin，电压比较模块的输出端连接电源选择模块的控制端，电源选择模块的一个输入端连接输入信号Vin，电源选择模块的另一个输入端连接安全电压Vldo，电源选择模块的输出端输出驱动电压Vdrive并连接驱动增强模块一的一个输入端和驱动增强模块二的输入端，驱动增强模块二和驱动增强模块一的控制端输入PWM信号，驱动增强模块一的另一个输入端连接输入信号Vout，驱动增强模块二和驱动增强模块一的输出端输出Gate_NMOS信号。

进一步地，所述电压比较模块包含第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电流源，第一NMOS管的漏极连接电流源的输出端、第二NMOS管的栅极和第三NMOS管的栅极，第二NMOS管的漏极连接第一PMOS管的漏极和第二PMOS管的栅极，第三NMOS管的漏极连接第二PMOS管的漏极、第三PMOS管的栅极和第四NMOS管的栅极，第四NMOS管的漏极连接第三PMOS管的漏极并连接比较结果Vin_H，电流源的输入端、第一PMOS管的源极和第三PMOS管的源极连接输入信号Vin，第二PMOS管的源极连接安全电压Vldo，第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极和第四NMOS管的源极接地。

进一步地，所述高压LDO模块可由Vin供电替代，通过自举或电荷泵方式产生合适的驱动电压。

进一步地，所述电源选择模块包含Level_shift模块、第一功率PMOS管、第二功率PMOS管、第四PMOS管和第五NMOS管，Level_shift模块的第一电源输入端连接输入信号Vin，Level_shift模块的第二电源输入端连接驱动电压Vdrive、第一功率PMOS管的源极、第二功率PMOS管的源极和第四PMOS管的源极，Level_shift模块的信号输入端连接比较结果Vin_H，Level_shift模块的输出端输出信号Vin_H_LS并连接第一功率PMOS管的栅极、第四PMOS管的栅极和第五NMOS管的栅极，第一功率PMOS管的漏极连接输入信号Vin，第二功率PMOS管的漏极连接安全电压Vldo，第四PMOS管的漏极和第五NMOS管的漏极相连输出信号Vin_HB_LS并且连接第二功率PMOS管的栅极，Level_shift模块的接地端和第五NMOS管的源极接地。

进一步地，所述驱动增强模块一包含第五PMOS管、第六PMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第一电阻，第五PMOS管的栅极连接PWM信号和第六NMOS管的栅极，第五PMOS管的源极连接驱动电压Vdrive和第六PMOS管的源极，第五PMOS管的漏极连接第六NMOS管的漏极、第六PMOS管的栅极和第七NMOS管的栅极，第六PMOS管的漏极连接第七NMOS管的漏极和第八NMOS管的栅极，第八NMOS管的漏极连接输入信号Vout，第八NMOS管的源极连接第一电阻一端并且输出Gate_NMOS信号，第六NMOS管的源极、第七NMOS管的源极和第一电阻的另一端接地。

进一步地，所述驱动增强模块二包含第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，第七PMOS管、第八PMOS管、第九PMOS管和第十PMOS管的源极连接驱动电压Vdrive，第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管的源极接地，第七PMOS管的栅极连接PWM信号和第九NMOS管的栅极，第七PMOS管的漏极连接第九NMOS管的漏极、第八PMOS管的栅极和第十NMOS管的栅极，第八PMOS管的漏极连接第十NMOS管的漏极、第九PMOS管的栅极和第十一NMOS管的栅极，第九PMOS管的漏极连接第十一NMOS管的漏极、第十PMOS管的栅极和第十二NMOS管的栅极，第十PMOS管的漏极连接第十二NMOS管的漏极并输出Gate_NMOS信号。

一种NMOS功率开关管驱动电路的控制方法，包含以下步骤：

S1、在Gate_NMOS信号电压较低时，主要驱动电流由驱动增强模块一提供；

S2 、高压LDO模块将输入信号Vout降压至驱动NMOS管栅极的安全电压Vldo；

S3、通过电压比较模块比较输入信号Vin和安全电压Vldo电压值；

S4、若输入信号Vin的电压值高于安全电压Vldo的电压值，则比较结果Vin_H为高电平，电源选择模块选通驱动电压Vdrive=Vin给驱动增强模块一和驱动增强模块二供电；

S5、若输入信号Vin的电压值低于安全电压Vldo的电压值，则比较结果Vin_H为低电平，电源选择模块选通驱动电压Vdrive=Vldo给驱动增强模块一和驱动增强模块二供电；

S6、随着Gate_NMOS信号电压的升高，驱动增强模块一中的源跟随器关断，此时驱动电流主要由驱动增强模块二提供；

S7、驱动增强模块二利用最后一级Buffer的电流将Gate_NMOS信号电压驱动到驱动电压Vdrive的电压值。

本发明与现有技术相比，具有以下优点和效果：

1、本发明提供了一种用于宽输入升压开关电源NMOS功率管的驱动电路及其控制方法，在升压电源管理芯片中，能够在低输入电压条件下也获得高效率；该电路能够给NMOS提供足够的栅极电压和驱动能力，减小NMOS管的开关损耗和导通损耗，提高电源管理芯片的效率；

2、本发明相对于现有的驱动电路，通过电压比较模块和电源选择模块，驱动增强模块二电源来自Vin和Vldo中的高电压，可以为升压电源的NMOS功率管提供更高的驱动电压，保证了NMOS管导通阶段的驱动电压不小于Vldo，在低输入电压的应用中，减小了NMOS功率管的导通损耗；

3、由于LDO的驱动能力有限，本发明的驱动增强模块一的电源来自开关电源功率级输出Vout，由于Vout外接有大电容，具有很强的驱动能力，在NMOS功率管栅极电压很低时，可以为其提供更大的驱动电流，缩短了开关管从闭合到导通的时间，减小了NMOS功率管的开关损耗。

附图说明

图1是本发明的一种NMOS功率开关管驱动电路的示意图。

图2是本发明的电压比较模块的电路图。

图3是本发明的电源选择模块的电路图。

图4是本发明的驱动增强模块一的电路图。

图5是本发明的驱动增强模块二的电路图。

图6是现有技术的NMOS驱动电路的电路图。

具体实施方式

为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。

如图1所示，本发明的一种NMOS功率开关管驱动电路，主要应用于升压开关电源，尤其是宽输入电压范围的升压开关电源，能够有效降低开关电源的导通损耗和开关损耗。本发明的一种NMOS功率开关管驱动电路包含高压LDO模块201、电压比较模块202、电源选择模块203、驱动增强模块一204和驱动增强模块二205，高压LDO模块201的输入端连接输入信号Vout，高压LDO模块201的输出端输出安全电压Vldo并连接电压比较模块202的一个输入端，电压比较模块202的另一个输入端连接输入信号Vin，电压比较模块202的输出端连接电源选择模块203的控制端，电源选择模块203的一个输入端连接输入信号Vin，电源选择模块203的另一个输入端连接安全电压Vldo，电源选择模块203的输出端输出驱动电压Vdrive并连接驱动增强模块一204的一个输入端和驱动增强模块二205的输入端，驱动增强模块二205和驱动增强模块一204的控制端输入PWM信号，驱动增强模块一204的另一个输入端连接输入信号Vout，驱动增强模块二205和驱动增强模块一204的输出端输出Gate_NMOS信号。

高压LDO模块201产生合适的驱动电压。在其他实施实例中也可由Vin供电，通过自举或电荷泵等方式产生合适的驱动电压。此模块主要用于生成NMOS功率管导通时的最低驱动电压，此电压应根据NMOS功率管的栅极耐压来选择，并留有一定的电压裕度，避免因为高压LDO等的瞬态响应导致驱动电压高于NMOS功率管的栅极耐压。

如图2所示，电压比较模块202包含第一NMOS管32、第二NMOS管34、第三NMOS管36、第四NMOS管38、第一PMOS管33、第二PMOS管35、第三PMOS管37和电流源31，第一NMOS管32的漏极连接电流源31的输出端、第二NMOS管34的栅极和第三NMOS管36的栅极，第二NMOS管34的漏极连接第一PMOS管33的漏极和第二PMOS管35的栅极，第三NMOS管36的漏极连接第二PMOS管35的漏极、第三PMOS管37的栅极和第四NMOS管38的栅极，第四NMOS管38的漏极连接第三PMOS管37的漏极并连接比较结果Vin_H，电流源31的输入端、第一PMOS管33的源极和第三PMOS管37的源极连接输入信号Vin，第二PMOS管35的源极连接安全电压Vldo，第一NMOS管32的源极、第二NMOS管34的源极、第三NMOS管36的源极和第四NMOS管38的源极接地。其中第一NMOS管32采用二极管接法，第一NMOS管32的漏极产生电流源偏置信号301，第一PMOS管33采用二极管接法，第一PMOS管33的漏极产生第二PMOS管37的栅极偏置信号302。比较结果Vin_H为输入信号Vin和安全电压Vldo的比较结果，若安全电压Vldo的电压值高于输入信号Vin的电压值，第二PMOS管35的栅源电压绝对值大于第一PMOS管33的栅源电压绝对值，第二PMOS管35的上拉能力高于第三NMOS管36的下拉能力，则信号303为高电平，比较结果Vin_H为低电平；反之若输入信号Vin的电压值高于安全电压Vldo的电压值，比较结果Vin_H为高电平。

其中，电流源31由升压开关电源内部电流镜产生。

如图3所示，电源选择模块203包含Level_shift模块41、第一功率PMOS管42、第二功率PMOS管43、第四PMOS管44和第五NMOS管45，Level_shift模块41的第一电源输入端连接输入信号Vin，Level_shift模块41的第二电源输入端连接驱动电压Vdrive、第一功率PMOS管42的源极、第二功率PMOS管43的源极和第四PMOS管44的源极，Level_shift模块41的信号输入端连接比较结果Vin_H，Level_shift模块41的输出端输出信号Vin_H_LS并连接第一功率PMOS管42的栅极、第四PMOS管44的栅极和第五NMOS管45的栅极，第一功率PMOS管42的漏极连接输入信号Vin，第二功率PMOS管43的漏极连接安全电压Vldo，第四PMOS管44的漏极和第五NMOS管45的漏极相连输出信号Vin_HB_LS并且连接第二功率PMOS管43的栅极，Level_shift模块41的接地端和第五NMOS管45的源极接地。Level_shift模块41的电源为输入信号Vin和驱动电压Vdrive，Level_shift模块41将输入的比较结果Vin_H转换为输出信号Vin_H_LS，第四PMOS管44的漏极和第五NMOS管45的漏极输出信号Vin_H_LS的相反信号Vin_HB_LS。若比较结果Vin_H为高电平，Vin_H_LS电平为Vdrive，第一功率PMOS管42关断，Vin_HB_LS电平为gnd，第二功率PMOS管43导通，Vdrive等于Vin；反之，比较结果Vin_H为低电平Vdrive等于Vldo。

如图4所示，驱动增强模块一204包含第五PMOS管51、第六PMOS管53、第六NMOS管52、第七NMOS管54、第八NMOS管55和第一电阻56，第五PMOS管51的栅极连接PWM信号和第六NMOS管52的栅极，第五PMOS管51的源极连接驱动电压Vdrive和第六PMOS管53的源极，第五PMOS管51的漏极连接第六NMOS管52的漏极、第六PMOS管53的栅极和第七NMOS管54的栅极，第六PMOS管53的漏极连接第七NMOS管54的漏极和第八NMOS管55的栅极，第八NMOS管55的漏极连接输入信号Vout，第八NMOS管55的源极连接第一电阻56一端并且输出Gate_NMOS信号，第六NMOS管52的源极、第七NMOS管54的源极和第一电阻56的另一端接地。NMOS55漏端接Vout（部分降压应用可能接Vin），源端接电阻56，利用第八NMOS管55的源端Gate_NMOS给NMOS功率管驱动。由于芯片内部无法集成大电容，LDO的驱动能力比较弱，而Vout端片外有大电容214，驱动能力较强。在NMOS功率管栅极电压较低时，通过第八NMOS管55和第一电阻56组成的源跟随器，使用Vout将NMOS功率管栅极电压驱动到Vdrive减去NMOS功率管Vth的电压，能够快速让NMOS功率管进入深三极管区，减小了开关电源工作时的开关损耗。

如图5所示，驱动增强模块二205包含第七PMOS管61、第八PMOS管63、第九PMOS管65、第十PMOS管67、第九NMOS管62、第十NMOS管64、第十一NMOS管66和第十二NMOS管68，第七PMOS管61、第八PMOS管63、第九PMOS管65和第十PMOS管67的源极连接驱动电压Vdrive，第九NMOS管62、第十NMOS管64、第十一NMOS管66和第十二NMOS管68的源极接地，第七PMOS管61的栅极连接PWM信号和第九NMOS管62的栅极，第七PMOS管61的漏极连接第九NMOS管62的漏极、第八PMOS管63的栅极和第十NMOS管64的栅极，第八PMOS管63的漏极连接第十NMOS管64的漏极、第九PMOS管65的栅极和第十一NMOS管66的栅极，第九PMOS管65的漏极连接第十一NMOS管66的漏极、第十PMOS管67的栅极和第十二NMOS管68的栅极，第十PMOS管67的漏极连接第十二NMOS管68的漏极并输出Gate_NMOS信号。驱动增强模块二205的主要作用是利用相对更高的电压Vdrive在NMOS功率管导通时为其栅极提供偏置，在驱动增强模块一204将NMOS功率管栅极驱动到一定电压而关断后，由驱动增强模块二205继续将NMOS功率管栅极驱动到Vdrive，由于Vdrive为Vin和Vldo中更高的电压，则NMOS功率管栅极会被偏置在更高的电压，减小了开关电源工作时的导通损耗。

本发明的NMOS功率开关管驱动电路的整体输入电压范围为1.8V～5.5V。本发明主要适用于宽输入升压开关电源NMOS功率管的驱动电路，也可用于低输入电压的降压开关电源应用。在降压开关电源应用中，高压LDO模块201由自举模块或开关电容模块代替，驱动增强模块一204的输入电源由Vout变为Vin。输入电压Vin足够高时Vdrive=Vin，输入电压较低时Vdrive变为由自举电路或开关电容电路提供的电压。本发明亦可应用于其他类型电源芯片节约功率管版图面积的应用场景。

一种NMOS功率开关管驱动电路的控制方法，包含以下步骤：

S1、在Gate_NMOS信号电压较低时，主要驱动电流由驱动增强模块一提供。

S2、高压LDO模块将输入信号Vout降压至驱动NMOS管栅极的安全电压Vldo。在考虑NMOS管栅极耐压并留一定裕度情况下选取尽可能高的Vldo值。

S3、通过电压比较模块比较输入信号Vin和安全电压Vldo电压值。

S4、若输入信号Vin的电压值高于安全电压Vldo的电压值，则比较结果Vin_H为高电平，电源选择模块选通驱动电压Vdrive=Vin给驱动增强模块一和驱动增强模块二供电。

S5、若输入信号Vin的电压值低于安全电压Vldo的电压值，则比较结果Vin_H为低电平，电源选择模块选通驱动电压Vdrive=Vldo给驱动增强模块一和驱动增强模块二供电。通过这种方式可以获得相对于现有驱动方式更高的Vdrive驱动电压，保证了驱动电压Vdrive不低于Vldo。

驱动增强模块一中的源跟随器由Vout供电，具有很强的驱动能力，可以快速将NMOS管栅极电压驱动到Vdrive减去源跟随器阈值电压的水平，减小开关电源工作时的开关损耗。

S6、随着Gate_NMOS信号电压的升高，驱动增强模块一中的源跟随器关断，此时驱动电流主要由驱动增强模块二提供。

S7、驱动增强模块二利用最后一级Buffer的电流将Gate_NMOS信号电压驱动到驱动电压Vdrive的电压值。

由于驱动电压Vdrive不低于Vldo，NMOS管在导通时工作在深三极管区，减小开关电源工作时的导通损耗。

本发明提供了一种用于宽输入升压开关电源NMOS功率管的驱动电路及其控制方法，在升压电源管理芯片中，能够在低输入电压条件下也获得高效率；该电路能够给NMOS提供足够的栅极电压和驱动能力，减小NMOS管的开关损耗和导通损耗，提高电源管理芯片的效率。本发明相对于现有的驱动电路，通过电压比较模块和电源选择模块，驱动增强模块二电源来自Vin和Vldo中的高电压，可以为升压电源的NMOS功率管提供更高的驱动电压，保证了NMOS管导通阶段的驱动电压不小于Vldo，在低输入电压的应用中，减小了NMOS功率管的导通损耗。由于LDO的驱动能力有限，本发明的驱动增强模块一的电源来自开关电源功率级输出Vout，由于Vout外接有大电容，具有很强的驱动能力，在NMOS功率管栅极电压很低时，可以为其提供更大的驱动电流，缩短了开关管从闭合到导通的时间，减小了NMOS功率管的开关损耗。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (7)

1.一种NMOS功率开关管驱动电路，其特征在于：包含高压LDO模块、电压比较模块、电源选择模块、驱动增强模块一和驱动增强模块二，高压LDO模块的输入端连接输入信号Vout，高压LDO模块的输出端输出安全电压Vldo并连接电压比较模块的一个输入端，电压比较模块的另一个输入端连接输入信号Vin，电压比较模块的输出端连接电源选择模块的控制端，电源选择模块的一个输入端连接输入信号Vin，电源选择模块的另一个输入端连接安全电压Vldo，电源选择模块的输出端输出驱动电压Vdrive并连接驱动增强模块一的一个输入端和驱动增强模块二的输入端，驱动增强模块二和驱动增强模块一的控制端输入PWM信号，驱动增强模块一的另一个输入端连接输入信号Vout，驱动增强模块二和驱动增强模块一的输出端输出Gate_NMOS信号。

2.根据权利要求1所述的一种NMOS功率开关管驱动电路，其特征在于：所述高压LDO模块可由Vin供电替代，通过自举或电荷泵方式产生合适的驱动电压。

3.根据权利要求1所述的一种NMOS功率开关管驱动电路，其特征在于：所述电压比较模块包含第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和电流源，第一NMOS管的漏极连接电流源的输出端、第二NMOS管的栅极和第三NMOS管的栅极，第二NMOS管的漏极连接第一PMOS管的漏极和第二PMOS管的栅极，第三NMOS管的漏极连接第二PMOS管的漏极、第三PMOS管的栅极和第四NMOS管的栅极，第四NMOS管的漏极连接第三PMOS管的漏极并连接比较结果Vin_H，电流源的输入端、第一PMOS管的源极和第三PMOS管的源极连接输入信号Vin，第二PMOS管的源极连接安全电压Vldo，第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极和第四NMOS管的源极接地。

4.根据权利要求1所述的一种NMOS功率开关管驱动电路，其特征在于：所述电源选择模块包含Level_shift模块、第一功率PMOS管、第二功率PMOS管、第四PMOS管和第五NMOS管，Level_shift模块的第一电源输入端连接输入信号Vin，Level_shift模块的第二电源输入端连接驱动电压Vdrive、第一功率PMOS管的源极、第二功率PMOS管的源极和第四PMOS管的源极，Level_shift模块的信号输入端连接比较结果Vin_H，Level_shift模块的输出端输出信号Vin_H_LS并连接第一功率PMOS管的栅极、第四PMOS管的栅极和第五NMOS管的栅极，第一功率PMOS管的漏极连接输入信号Vin，第二功率PMOS管的漏极连接安全电压Vldo，第四PMOS管的漏极和第五NMOS管的漏极相连输出信号Vin_HB_LS并且连接第二功率PMOS管的栅极，Level_shift模块的接地端和第五NMOS管的源极接地。

5.根据权利要求1所述的一种NMOS功率开关管驱动电路，其特征在于：所述驱动增强模块一包含第五PMOS管、第六PMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第一电阻，第五PMOS管的栅极连接PWM信号和第六NMOS管的栅极，第五PMOS管的源极连接驱动电压Vdrive和第六PMOS管的源极，第五PMOS管的漏极连接第六NMOS管的漏极、第六PMOS管的栅极和第七NMOS管的栅极，第六PMOS管的漏极连接第七NMOS管的漏极和第八NMOS管的栅极，第八NMOS管的漏极连接输入信号Vout，第八NMOS管的源极连接第一电阻一端并且输出Gate_NMOS信号，第六NMOS管的源极、第七NMOS管的源极和第一电阻的另一端接地。

6.根据权利要求1所述的一种NMOS功率开关管驱动电路，其特征在于：所述驱动增强模块二包含第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，第七PMOS管、第八PMOS管、第九PMOS管和第十PMOS管的源极连接驱动电压Vdrive，第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管的源极接地，第七PMOS管的栅极连接PWM信号和第九NMOS管的栅极，第七PMOS管的漏极连接第九NMOS管的漏极、第八PMOS管的栅极和第十NMOS管的栅极，第八PMOS管的漏极连接第十NMOS管的漏极、第九PMOS管的栅极和第十一NMOS管的栅极，第九PMOS管的漏极连接第十一NMOS管的漏极、第十PMOS管的栅极和第十二NMOS管的栅极，第十PMOS管的漏极连接第十二NMOS管的漏极并输出Gate_NMOS信号。

7.一种权利要求1-6任一项所述的NMOS功率开关管驱动电路的控制方法，其特征在于包含以下步骤：

S1、在Gate_NMOS信号电压较低时，主要驱动电流由驱动增强模块一提供；

S2 、高压LDO模块将输入信号Vout降压至驱动NMOS管栅极的安全电压Vldo；

S3、通过电压比较模块比较输入信号Vin和安全电压Vldo电压值；

S4、若输入信号Vin的电压值高于安全电压Vldo的电压值，则比较结果Vin_H为高电平，电源选择模块选通驱动电压Vdrive=Vin给驱动增强模块一和驱动增强模块二供电；

S5、若输入信号Vin的电压值低于安全电压Vldo的电压值，则比较结果Vin_H为低电平，电源选择模块选通驱动电压Vdrive=Vldo给驱动增强模块一和驱动增强模块二供电；

S6、随着Gate_NMOS信号电压的升高，驱动增强模块一中的源跟随器关断，此时驱动电流主要由驱动增强模块二提供；

S7、驱动增强模块二利用最后一级Buffer的电流将Gate_NMOS信号电压驱动到驱动电压Vdrive的电压值。