CN115765704A - 功率mos管栅极驱动器及功率mos管栅极驱动系统 - Google Patents

Abstract

本申请涉及电路技术领域，具体公开了一种功率MOS管栅极驱动器及功率MOS管栅极驱动系统，在第一直流电源和对功率MOS管栅极的驱动信号输出端之间设置上拉驱动级PMOS管和上拉驱动级NMOS管，在驱动信号输出端和地之间设置下拉驱动级NMOS管，利用栅极上拉预驱动电路对上拉驱动级PMOS管和上拉驱动级NMOS管进行预驱动控制以打开上拉驱动级PMOS管和上拉驱动级NMOS管，有效的增大了在功率MOS需要打开瞬间所能提供的电流大小，利用栅极下拉预驱动电路打开下拉驱动级NMOS管以将功率MOS管栅极进行快速下拉，无需大面积电路即可实现输出驱动信号的快速上升和下降，减小了开关损耗，提高了效率。

Description

功率MOS管栅极驱动器及功率MOS管栅极驱动系统

技术领域

本申请涉及电路技术领域，特别是涉及一种功率MOS管栅极驱动器及功率MOS管栅极驱动系统。

背景技术

功率MOS管广泛应用于电源，电机，汽车电子等设备中。对功率MOS管的栅极驱动器的电压需要设计在10V以上，才能让后级的功率MOS打开充分，更好的发挥功率MOS的性能。在应用上，栅极驱动器需要提供较快的上升下降时间，从而降低功率MOS管打开关闭时的开关损耗。但由于功率MOS管的栅极电容较大，并且受到功率MOS管漏极电容(也称米勒电容)的影响，在功率MOS管开通过程中存在米勒平台，使功率MOS管打开时间变长，损耗剧增。为解决米勒平台的问题，需要栅极驱动器具备提供大电流的能力，而当功率MOS管打开后，功率MOS管栅极并不需要吸收大电流，此时栅极驱动器只需要保持电压即可。因此，栅极驱动器被要求设计为能够将将逻辑信号转换为幅度10V以上的驱动信号的具备瞬间大电流驱动能力的模块。

图1为现有的栅极驱动器的结构示意图。

如图1所示，栅极驱动器主要由用于控制功率MOS管Q打开的栅极上拉电路和用于控制功率MOS管关闭的栅极下拉电路组成。栅极下拉电路通常采用NMOS管搭建即可。栅极上拉电路主要有两种设计方案，第一种是采用PMOS管搭建，但PMOS管提供大电流的能力较差，为实现提供瞬间大电流驱动能力，需要的面积成本较高；第二种是采用NMOS管搭建，但需要提供高于电源的电压才能保证轨到轨的输出范围(即输出范围与输入范围一致，以保证精确控制)，也需要较高的面积成本。

发明内容

本申请的目的是提供一种功率MOS管栅极驱动器及功率MOS管栅极驱动系统，通过在栅极上拉电路中采用PMOS管和NMOS管结合的方式实现栅极驱动，有效增大了在功率MOS管需要打开瞬间所能提供的电流的大小，无需铺设大面积电路，即可实现输出驱动信号的快速上升和下降，减小了开关损耗，提高了效率。

为解决上述技术问题，本申请提供一种功率MOS管栅极驱动器，包括：栅极上拉预驱动电路，栅极下拉预驱动电路，上拉驱动级PMOS管，上拉驱动级NMOS管和下拉驱动级NMOS管；

其中，所述栅极上拉预驱动电路的输入端与控制器的上拉信号输出端连接，所述栅极上拉预驱动电路的第一输出端与所述上拉驱动级PMOS管的栅极连接，所述栅极上拉预驱动电路的第二输出端与所述上拉驱动级NMOS管的栅极连接，所述上拉驱动级PMOS管的漏极、所述上拉驱动级NMOS管的漏极均连接第一直流电源；

所述栅极下拉预驱动电路的输入端与所述控制器的下拉信号输出端连接，所述栅极下拉预驱动电路的输出端与所述下拉驱动级NMOS管的栅极连接；

所述上拉驱动级PMOS管的源极、所述上拉驱动级NMOS管的源极和所述下拉驱动级NMOS管的漏极连接为对功率MOS管栅极的驱动信号输出端，所述下拉驱动级NMOS管的源极接地。

可选的，还包括信号非交叠处理模块；

所述信号非交叠处理模块的信号输入端与所述控制器的控制信号输出端连接，所述信号非交叠处理模块的第一输出端与所述栅极上拉预驱动电路的输入端连接，所述信号非交叠处理模块的第二输出端与所述栅极下拉预驱动电路的输入端连接。

可选的，所述信号非交叠处理模块的使能端与所述控制器的使能信号输出端连接。

可选的，所述栅极上拉预驱动电路具体包括：第一反相器，电平转换模块，PMOS管预驱动电路和第一NMOS管预驱动电路；

其中，第一反相器的输入端与所述控制器的上拉信号输出端连接，所述第一反相器的输出端与所述电平转换模块的输入端连接，所述电平转换模块的输出端与所述PMOS管预驱动电路的输入端以及所述第一NMOS管预驱动电路的输入端连接，所述PMOS管预驱动电路的输出端与所述上拉驱动级PMOS管的栅极连接，所述第一NMOS管预驱动电路的输出端与所述上拉驱动级NMOS管的栅极连接；

所述电平转换模块用于将上拉控制信号转换为幅度变化为浮地电压值到第一直流电源电压值的上拉预驱动信号；

所述浮地电压值根据所述第一直流电源电压值和所述上拉驱动级PMOS管的参数确定。

可选的，所述第一NMOS管预驱动电路具体包括：第二反相器，第一电容，第一二极管，第一PMOS管和第一电阻；

其中，所述第二反相器的输入端与所述电平转换模块的输出端连接，所述第二反相器的输出端与所述第一电容的第一端连接，所述第二反相器的电源引脚连接第二直流电源，所述第二反相器的接地引脚连接浮地信号源，所述第一二极管的阳极、所述第一PMOS管的栅极连接所述第一直流电源，所述第一电容的第二端、所述第一二极管的阴极与所述第一PMOS管的漏极连接，所述第一PMOS管的漏极、所述第一电阻的第一端与所述上拉驱动级NMOS管的栅极连接，所述第一电阻的第二端接地。

可选的，所述第一NMOS管预驱动电路还包括：第二PMOS管和第二二极管；

其中，所述第二PMOS管的漏极与所述第一直流电源连接，所述第二PMOS管的栅极与所述电平转换模块的输出端连接，所述第二PMOS管的源极与所述第二二极管的阳极连接，所述第二二极管的阴极与所述第一PMOS管的源极连接。

可选的，所述第一NMOS管预驱动电路还包括：第一NMOS管；

其中，所述第一NMOS管的栅极与所述第一反相器的输出端连接，所述第一NMOS管的漏极与所述第一PMOS管的源极连接，所述第一NMOS管的源极接地。

可选的，所述PMOS管预驱动电路具体为第三缓冲器；

其中，所述第三缓冲器的输入端与所述电平转换模块的输出端连接，所述第三缓冲器的输出端与所述上拉驱动级PMOS管的栅极连接，所述第三缓冲器的电源引脚与所述第一直流电源连接，所述第三缓冲器的接地引脚与浮地信号源连接。

可选的，所述栅极下拉预驱动电路具体为第四缓冲器；

所述第四缓冲器的输入端与所述下拉信号输出端连接，所述第四缓冲器的输出端与所述下拉驱动级NMOS管的栅极连接。

为解决上述技术问题，本申请还提供一种功率MOS管栅极驱动系统，包括上述任意一项所述的功率MOS管栅极驱动器，还包括控制器；

其中，所述控制器的上拉信号输出端与所述功率MOS管栅极驱动器的栅极上拉预驱动电路的输入端连接，所述控制器的下拉信号输出端与所述栅极下拉预驱动电路的输入端连接。

本申请所提供的功率MOS管栅极驱动器，在第一直流电源和对功率MOS管栅极的驱动信号输出端之间设置上拉驱动级PMOS管和上拉驱动级NMOS管，在驱动信号输出端和地之间设置下拉驱动级NMOS管，利用栅极上拉预驱动电路对上拉驱动级PMOS管和上拉驱动级NMOS管进行预驱动控制以打开上拉驱动级PMOS管和上拉驱动级NMOS管，有效的增大了在功率MOS需要打开瞬间所能提供的电流大小，利用栅极下拉预驱动电路打开下拉驱动级NMOS管以将功率MOS管栅极进行快速下拉，无需大面积电路即可实现输出驱动信号的快速上升和下降，减小了开关损耗，提高了效率。

本申请还提供了一种功率MOS管栅极驱动系统，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的栅极驱动器的结构示意图；

图2为本申请实施例提供的一种功率MOS管栅极驱动器的结构示意图；

图3为本申请实施例提供的一种功率MOS管栅极驱动器的电路图；

其中，201为栅极上拉预驱动电路，202为栅极下拉预驱动电路，203为信号非交叠处理模块。

具体实施方式

本申请的核心是提供一种功率MOS管栅极驱动器及功率MOS管栅极驱动系统，通过在栅极上拉电路中采用PMOS管和NMOS管结合的方式实现栅极驱动，有效增大了在功率MOS管需要打开瞬间所能提供的电流的大小，无需铺设大面积电路，即可实现输出驱动信号的快速上升和下降，减小了开关损耗，提高了效率。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

实施例一

图2为本申请实施例提供的一种功率MOS管栅极驱动器的结构示意图。

如图2所示，本申请实施例提供的功率MOS管栅极驱动器包括：栅极上拉预驱动电路201，栅极下拉预驱动电路202，上拉驱动级PMOS管M1，上拉驱动级NMOS管M2和下拉驱动级NMOS管M3；

其中，栅极上拉预驱动电路201的输入端与控制器的上拉信号输出端连接，栅极上拉预驱动电路201的第一输出端与上拉驱动级PMOS管M1的栅极连接，栅极上拉预驱动电路201的第二输出端与上拉驱动级NMOS管M2的栅极连接，上拉驱动级PMOS管M1的漏极、上拉驱动级NMOS管M2的漏极均连接第一直流电源VBB；

栅极下拉预驱动电路202的输入端与控制器的下拉信号输出端连接，栅极下拉预驱动电路202的输出端与下拉驱动级NMOS管M3的栅极连接；

上拉驱动级PMOS管M1的源极、上拉驱动级NMOS管M2的源极和下拉驱动级NMOS管M3的漏极连接为对功率MOS管栅极的驱动信号输出端OUT，下拉驱动级NMOS管M3的源极接地。

在具体实施中，本申请实施例提供的功率MOS管栅极驱动器，在第一直流电源VBB和对功率MOS管栅极的驱动信号输出端OUT之间设置上拉驱动级PMOS管M1和上拉驱动级NMOS管M2，在驱动信号输出端OUT和地之间设置下拉驱动级NMOS管M3。

栅极上拉预驱动电路201需包括对上拉驱动级PMOS管M1的PMOS管预驱动电路以及对上拉驱动级NMOS管M2的第一NMOS管M6预驱动电路。在需要打开功率MOS管(例如图1所示的功率MOS管Q)时，控制器输出上拉控制信号，栅极上拉预驱动电路201的PMOS管预驱动电路将上拉控制信号分别转换为对上拉驱动级PMOS管M1的预驱动信号HS_PG，栅极上拉预驱动电路201的第一NMOS管M6预驱动电路对上拉驱动级NMOS管M2的预驱动信号HS_NG，使上拉驱动级PMOS管M1和上拉驱动级NMOS管M2均打开后，对驱动信号输出端OUT提供的驱动电流为上拉驱动级PMOS管M1源极电流I_P和上拉驱动级NMOS管M2源极电流I_N之和，相较于现有技术中仅采用PMOS管搭建上拉驱动电路或仅采用NMOS管搭建上拉驱动电路，无需较大面积电路(主要为较大的电容)即可提供使功率MOS管快速开启的大电流。

栅极下拉预驱动电路202设计为对下拉驱动级NMOS管M3的第二NMOS管预驱动电路。在需要关断功率MOS管时，控制器输出下拉控制信号，第二NMOS管预驱动电路将下拉控制信号转换为对下拉驱动级NMOS管M3的预驱动信号LS_NG，使下拉驱动级NMOS管M3打开后，将驱动信号输出端OUT电压快速拉到地，实现对功率MOS管的快速关断。

其中，上拉控制信号和下拉控制信号即控制器输出的逻辑电平信号，具体可以设计为高电平有效、低电平无效。

此外，在电源设计上，为供应本申请实施例提供的功率MOS管栅极驱动器，需要提供第一直流电源VBB、第二直流电源AVDD以及浮地信号源FGND。其中，第一直流电源VBB作为提供元器件导通所需大电流的电源。第二直流电源AVDD为电路中反相器等元件提供逻辑电源。浮地信号源FGND用于为PMOS管的预驱动电路提供浮地信号，浮地信号源FGND的浮地电压值浮地电压值根据第一直流电源VBB电压值和上拉驱动级PMOS管M1的参数确定，例如，若采用5V栅压的PMOS管，则浮地电压值设计为VBB-5V。

实施例二

在实际应用中，若栅极上拉预驱动电路201中的MOS管与栅极下拉预驱动电路202中的MOS管同时导通，会导致电路产生较大电流而损坏元件。为避免该问题，需要对上拉控制信号和下拉控制信号做非交叠处理。具体可以在控制器中设计对上拉控制信号和下拉控制信号做非交叠处理，也可以通过硬件实现。

则在上述实施例的基础上，如图2所示，本申请实施例提供的功率MOS管栅极驱动器还可以包括信号非交叠处理模块203；

信号非交叠处理模块203的信号输入端与控制器的控制信号输出端连接，信号非交叠处理模块203的第一输出端与栅极上拉预驱动电路201的输入端连接，信号非交叠处理模块203的第二输出端与栅极下拉预驱动电路202的输入端连接。

在具体实施中，为方便控制，由控制器的一个控制信号输出端来提供上拉控制信号及下拉控制信号。例如可以设计为对信号非交叠处理模块203的信号输入端输入高电平信号为上拉控制信号，对信号非交叠处理模块203的信号输入端输入低电平信号为下拉控制信号。

为增加驱动能力，如图2所示，本申请实施例提供的功率MOS管栅极驱动器还可以包括第一缓冲器B1，第一缓冲器B1的输入端与控制器的控制信号输出端连接，第一缓冲器B1的输出端与信号非交叠处理模块203的信号输入端连接，第一缓冲器B1的电源引脚与第一直流电源VBB连接，第一缓冲器B1的接地引脚接地。

进一步的，为实现对功率MOS管的完全关断，可以采用关断信号非交叠处理模块203的方式，则在本申请实施例提供的功率MOS管栅极驱动器中，还可以设计信号非交叠处理模块203的使能端与控制器的使能信号输出端连接。

具体的，可以由控制器的使能信号输出端输出高电平信号使能信号非交叠处理模块203，控制器的使能信号输出端输出低电平信号关断信号非交叠处理模块203。

实施例三

图3为本申请实施例提供的一种功率MOS管栅极驱动器的电路图。

在上述实施例的基础上，为实现栅极上拉预驱动电路201输出预驱动信号HS_PG及预驱动信号HS_NG，在本申请实施例提供的功率MOS管栅极驱动器中，如图3所示，栅极上拉预驱动电路201具体包括：第一反相器N1，电平转换模块U1，PMOS管预驱动电路和第一NMOS管M6预驱动电路；

其中，第一反相器N1的输入端与控制器的上拉信号输出端连接，第一反相器N1的输出端与电平转换模块U1的输入端连接，电平转换模块U1的输出端与PMOS管预驱动电路的输入端以及第一NMOS管M6预驱动电路的输入端连接，PMOS管预驱动电路的输出端与上拉驱动级PMOS管M1的栅极连接，第一NMOS管M6预驱动电路的输出端与上拉驱动级NMOS管M2的栅极连接；

电平转换模块U1用于将上拉控制信号转换为幅度变化为浮地电压值到第一直流电源VBB电压值的上拉预驱动信号；

浮地电压值根据第一直流电源VBB电压值和上拉驱动级PMOS管M1的参数确定。

在具体实施中，第一反相器N1的电源引脚连接第二直流电源AVDD，第一反相器N1的接地引脚接地。电平转换模块U1用于将上拉控制信号转换为幅度变化为浮地电压值到第一直流电源VBB电压值的上拉预驱动信号HS_IN_AFT。其中，浮地电压值的设计可以参考本申请实施例一。

为增强驱动能力，栅极上拉预驱动电路201还可以包括第二缓冲器B2，第二缓冲器B2的输入端与电平转换模块U1的输出端连接，第二缓冲器B2的输出端与PMOS管预驱动电路的输入端以及第一NMOS管M6预驱动电路的输入端连接，第二缓冲器B2的电源引脚连接第一直流电源VBB，第二缓冲器B2的接地引脚连接浮地信号源FGND。

第二缓冲器B2输出信号HS_INN_AFT，输入PMOS管预驱动电路及第一NMOS管M6预驱动电路，以分别转换为驱动信号HS_PG及预驱动信号HS_NG。

则如图3所示，PMOS管预驱动电路可以直接采用一个第三缓冲器B3搭建，用于增强驱动能力，第三缓冲器B3的输入端与电平转换模块U1的输出端连接，第三缓冲器B3的输出端与上拉驱动级PMOS管M1的栅极连接，第三缓冲器B3的电源引脚与第一直流电源VBB连接，第三缓冲器B3的接地引脚与浮地信号源FGND连接。PMOS管预驱动电路在上拉控制信号为高电平时开启，此时能够提供的上拉电流为上拉驱动级PMOS管M1源极电流I_P。

进一步的，第一NMOS管M6预驱动电路具体可以包括：第二反相器N2，第一电容C1，第一二极管D1，第一PMOS管M4和第一电阻R1；

其中，第二反相器N2的输入端与电平转换模块U1的输出端连接，第二反相器N2的输出端与第一电容C1的第一端连接，第二反相器N2的电源引脚连接第二直流电源AVDD，第二反相器N2的接地引脚连接浮地信号源FGND，第一二极管D1的阳极、第一PMOS管M4的栅极连接第一直流电源VBB，第一电容C1的第二端、第一二极管D1的阴极与第一PMOS管M4的漏极连接，第一PMOS管M4的漏极、第一电阻R1的第一端与上拉驱动级NMOS管M2的栅极连接，第一电阻R1的第二端接地。

利用自举电路搭建第一NMOS管M6预驱动电路，在第二反相器N2的输出HS_INP从浮地FGND变VBB切换的短暂时间内起作用，假设HS_INP的电压变化为△V，由于第一电容C1的存在，此时会将上拉驱动级NMOS管M2的栅极电压上拉到VBB+△V的电位，使上拉驱动级NMOS管M2在短时间内打开，并接近电源轨，此时能够提供的上拉电流为上拉驱动级NMOS管M2的源极电流I_N。

基于此，在上拉控制信号转换为高电平的瞬间，栅极上拉预驱动电路201对驱动信号输出端OUT能够提供的电流为I_P+I_N，这能够让由于功率MOS管开启后由米勒电容引起的米勒平台期缩短。

可选的，如图3所示，栅极下拉预驱动电路202可以直接采用一个第四缓冲器B4搭建；第四缓冲器B4的输入端与下拉信号输出端连接，第四缓冲器B4的输出端与下拉驱动级NMOS管M3的栅极连接。第四缓冲器B4的电源引脚连接第二直流电源AVDD，第四缓冲器B4的接地引脚接地。当下拉控制信号转换为高电平的瞬间，经过第四缓冲器B4增强驱动后的预驱动信号LS_NG使下拉驱动级NMOS管M3开启，实现对功率MOS管的快速关断。

实施例四

在上述实施例的基础上，由于仅采用自举电路将上拉驱动级NMOS管M2的栅极电压从0上拉到VBB+△V的电位，需采用较大的第一电容C1。为进一步缩小所需占用的面积，在本申请实施例提供的功率MOS管栅极驱动器中，如图3所示，第一NMOS管M6预驱动电路还包括：第二PMOS管M5和第二二极管D2；

其中，第二PMOS管M5的漏极与第一直流电源VBB连接，第二PMOS管M5的栅极与电平转换模块U1的输出端连接，第二PMOS管M5的源极与第二二极管D2的阳极连接，第二二极管D2的阴极与第一PMOS管M4的源极连接。

在具体实施中，以第二PMOS管M5和第二二极管D2构成第一NMOS管M6预驱动上拉电路，以第二反相器N2、第一电容C1、第一二极管D1和第一PMOS管M4构成第二NMOS管预驱动上拉电路，以实现对上拉驱动级NMOS管M2的栅极电压逐级拉高。其中，第一二极管D1用于保证第一PMOS管M4的漏极电压HS_BST不低于VBB-V_D的同时，在高于VBB时不会反灌到第一直流电源VBB。第二二极管D2用于在上拉驱动级NMOS管M2的栅极电压HS_NG超过VBB时避免其反灌到第一直流电源VBB。

应用本申请实施例提供的功率MOS管栅极驱动器，在上拉控制信号跳高的瞬间，第二PMOS管M5导通，将上拉驱动级NMOS管M2的栅极电压从0拉高到VBB-V_D，V_D即二极管的压降(通常为0.7V)。则此时，第二NMOS管预驱动上拉电路只需将上拉驱动级NMOS管M2的栅极电压从VBB-V_D拉高到VBB+△V即可，这极大缩小了所需第一电容C1的大小，从而进一步降低了功率MOS管栅极驱动器的面积成本。

当上拉驱动级NMOS管M2的栅极电压高于VBB-V_D2时，第一NMOS管M6预驱动上拉电路不再起作用，第一PMOS管M4的漏极电压HS_BST电压充到VBB+△V后，功率MOS管快速开通，此时如果第二反相器N2的输出电压HS_INP不再变化，则上拉驱动级NMOS管M2的栅极电压会通过第一电阻R1缓慢放电，放电速度取决于上拉驱动级NMOS管M2栅极的寄生电容以及第一电阻R1的阻值大小，直到上拉驱动级NMOS管M2的栅极电压降至VBB-V_D，此时由第一NMOS管M6预驱动上拉电路维持上拉驱动级NMOS管M2的栅极电压，上拉驱动级NMOS管M2关断，驱动信号输出端OUT输出电流变为I_P，此时只需要将输出电平维持在电源轨VBB即可。

进一步的，第一NMOS管M6预驱动电路还可以包括：第一NMOS管M6；第一NMOS管M6的栅极与第一反相器N1的输出端连接，第一NMOS管M6的漏极与第一PMOS管M4的源极连接，第一NMOS管M6的源极接地。当上拉控制信号由高电平转为低电平时，第一NMOS管M6导通并快速将第一NMOS管M6预驱动电路的电流释放，降低第一NMOS管M6预驱动电路的电路损耗。

实施例五

上文详述了功率MOS管栅极驱动器对应的各个实施例，在此基础上，本申请还公开了与上述功率MOS管栅极驱动器对应的功率MOS管栅极驱动系统。

本申请实施例提供的功率MOS管栅极驱动系统，可以包括上述任意一项实施例提供的功率MOS管栅极驱动器，还包括控制器；

其中，控制器的上拉信号输出端与功率MOS管栅极驱动器的栅极上拉预驱动电路的输入端连接，控制器的下拉信号输出端与栅极下拉预驱动电路的输入端连接。

由于功率MOS管栅极驱动系统部分的实施例与功率MOS管栅极驱动器部分的实施例相互对应，因此功率MOS管栅极驱动系统部分的实施例请参见功率MOS管栅极驱动器部分的实施例的描述，这里暂不赘述。

以上对本申请所提供的一种功率MOS管栅极驱动器及功率MOS管栅极驱动系统进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的功率MOS管栅极驱动系统而言，由于其与实施例公开的功率MOS管栅极驱动器相对应，所以描述的比较简单，相关之处参见功率MOS管栅极驱动器部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种功率MOS管栅极驱动器，其特征在于，包括：栅极上拉预驱动电路，栅极下拉预驱动电路，上拉驱动级PMOS管，上拉驱动级NMOS管和下拉驱动级NMOS管；

其中，所述栅极上拉预驱动电路的输入端与控制器的上拉信号输出端连接，所述栅极上拉预驱动电路的第一输出端与所述上拉驱动级PMOS管的栅极连接，所述栅极上拉预驱动电路的第二输出端与所述上拉驱动级NMOS管的栅极连接，所述上拉驱动级PMOS管的漏极、所述上拉驱动级NMOS管的漏极均连接第一直流电源；

所述栅极下拉预驱动电路的输入端与所述控制器的下拉信号输出端连接，所述栅极下拉预驱动电路的输出端与所述下拉驱动级NMOS管的栅极连接；

所述上拉驱动级PMOS管的源极、所述上拉驱动级NMOS管的源极和所述下拉驱动级NMOS管的漏极连接为对功率MOS管栅极的驱动信号输出端，所述下拉驱动级NMOS管的源极接地。

2.根据权利要求1所述的功率MOS管栅极驱动器，其特征在于，还包括信号非交叠处理模块；

所述信号非交叠处理模块的信号输入端与所述控制器的控制信号输出端连接，所述信号非交叠处理模块的第一输出端与所述栅极上拉预驱动电路的输入端连接，所述信号非交叠处理模块的第二输出端与所述栅极下拉预驱动电路的输入端连接。

3.根据权利要求2所述的功率MOS管栅极驱动器，其特征在于，所述信号非交叠处理模块的使能端与所述控制器的使能信号输出端连接。

4.根据权利要求1所述的功率MOS管栅极驱动器，其特征在于，所述栅极上拉预驱动电路具体包括：第一反相器，电平转换模块，PMOS管预驱动电路和第一NMOS管预驱动电路；

其中，第一反相器的输入端与所述控制器的上拉信号输出端连接，所述第一反相器的输出端与所述电平转换模块的输入端连接，所述电平转换模块的输出端与所述PMOS管预驱动电路的输入端以及所述第一NMOS管预驱动电路的输入端连接，所述PMOS管预驱动电路的输出端与所述上拉驱动级PMOS管的栅极连接，所述第一NMOS管预驱动电路的输出端与所述上拉驱动级NMOS管的栅极连接；

所述电平转换模块用于将上拉控制信号转换为幅度变化为浮地电压值到第一直流电源电压值的上拉预驱动信号；

所述浮地电压值根据所述第一直流电源电压值和所述上拉驱动级PMOS管的参数确定。

5.根据权利要求4所述的功率MOS管栅极驱动器，其特征在于，所述第一NMOS管预驱动电路具体包括：第二反相器，第一电容，第一二极管，第一PMOS管和第一电阻；

其中，所述第二反相器的输入端与所述电平转换模块的输出端连接，所述第二反相器的输出端与所述第一电容的第一端连接，所述第二反相器的电源引脚连接第二直流电源，所述第二反相器的接地引脚连接浮地信号源，所述第一二极管的阳极、所述第一PMOS管的栅极连接所述第一直流电源，所述第一电容的第二端、所述第一二极管的阴极与所述第一PMOS管的漏极连接，所述第一PMOS管的漏极、所述第一电阻的第一端与所述上拉驱动级NMOS管的栅极连接，所述第一电阻的第二端接地。

6.根据权利要求5所述的功率MOS管栅极驱动器，其特征在于，所述第一NMOS管预驱动电路还包括：第二PMOS管和第二二极管；

其中，所述第二PMOS管的漏极与所述第一直流电源连接，所述第二PMOS管的栅极与所述电平转换模块的输出端连接，所述第二PMOS管的源极与所述第二二极管的阳极连接，所述第二二极管的阴极与所述第一PMOS管的源极连接。

7.根据权利要求5所述的功率MOS管栅极驱动器，其特征在于，所述第一NMOS管预驱动电路还包括：第一NMOS管；

其中，所述第一NMOS管的栅极与所述第一反相器的输出端连接，所述第一NMOS管的漏极与所述第一PMOS管的源极连接，所述第一NMOS管的源极接地。

8.根据权利要求4所述的功率MOS管栅极驱动器，其特征在于，所述PMOS管预驱动电路具体为第三缓冲器；

其中，所述第三缓冲器的输入端与所述电平转换模块的输出端连接，所述第三缓冲器的输出端与所述上拉驱动级PMOS管的栅极连接，所述第三缓冲器的电源引脚与所述第一直流电源连接，所述第三缓冲器的接地引脚与浮地信号源连接。

9.根据权利要求1所述的功率MOS管栅极驱动器，其特征在于，所述栅极下拉预驱动电路具体为第四缓冲器；

所述第四缓冲器的输入端与所述下拉信号输出端连接，所述第四缓冲器的输出端与所述下拉驱动级NMOS管的栅极连接。

10.一种功率MOS管栅极驱动系统，其特征在于，包括权利要求1至9任意一项所述的功率MOS管栅极驱动器，还包括控制器；

其中，所述控制器的上拉信号输出端与所述功率MOS管栅极驱动器的栅极上拉预驱动电路的输入端连接，所述控制器的下拉信号输出端与所述栅极下拉预驱动电路的输入端连接。

Images