CN113594239A - 一种具有网格结构的双极功率晶体管 - Google Patents
一种具有网格结构的双极功率晶体管 Download PDFInfo
- Publication number
- CN113594239A CN113594239A CN202110818413.0A CN202110818413A CN113594239A CN 113594239 A CN113594239 A CN 113594239A CN 202110818413 A CN202110818413 A CN 202110818413A CN 113594239 A CN113594239 A CN 113594239A
- Authority
- CN
- China
- Prior art keywords
- emitter
- base
- region
- strip
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 229
- 239000002019 doping agent Substances 0.000 claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 56
- 230000015556 catabolic process Effects 0.000 claims abstract description 32
- 230000001965 increasing effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000009826 distribution Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- 238000000206 photolithography Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 238000013021 overheating Methods 0.000 claims description 8
- 239000010953 base metal Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 5
- 239000006227 byproduct Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 5
- 230000006872 improvement Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 description 13
- 230000009286 beneficial effect Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种具有网格结构的双极功率晶体管，包括：具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极‑集电极p‑n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接；增加二次击穿耐性，降低基极‑发射极饱和电压值，安全工作区域显著扩大。
Description
技术领域
本发明涉及半导体领域，更具体地说，本发明涉及一种具有网格结构的双极功率晶体管。
背景技术
目前功率晶体管的最重要特征之一就是安全工作区(SOA)为了增加晶体管二次击穿的耐性，必须将发射极电流均匀地分布在整个晶体区域上；已知的具有梳状结构的功率双极晶体管，其中发射极梳齿之间的距离可变，从外围的最小值到中心最大值依次增大；存在以下问题：电流密度在整个晶体区域的分布不均匀；在发射极-基极p-n结位移模式不同的条件下，晶体管的外围区域起作用，外围区域位于沿发射极梳齿和跨过发射极梳齿；由于沿齿的电压降，电流沿发射极梳齿的长度分布不均匀：晶体的面积增加，降低了生产的经济指标和合格晶体的成品率；已知设计中，发射极周长与基极面积之比和发射极面积与基极面积之比不是最佳的；在大信号模式下，使用收缩电阻器会导致电流增益(h21E)降低；在特定的条件下，可能导致该区域的局部过热，并可能出现二次击穿；因此，有必要提出一种具有网格结构的双极功率晶体管，以至少部分地解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为至少部分地解决上述问题，本发明提供了一种具有网格结构的双极功率晶体管，包括：
本发明提供了一种具有网格结构的双极功率晶体管，包括：
具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极-集电极p-n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接。
优选的，基极区域包括：导电类型为P型的两部分，分别由包含两种掺杂剂含量的半导体材料组成，第三掺杂杂质剂量高于第四掺杂杂质剂量，第三掺杂杂质剂量形成的第四电阻阻值小于第四掺杂杂质剂量形成的第三电阻阻值；基极区域高掺杂的第三掺杂杂质区域在发射极区域边缘和基极区域欧姆接触之间形成；集电极区域欧姆接触和发射极区域欧姆接触通过电介质材料掩模中的窗口形成；电极区域通过金属母线连接，金属母线包括带状金属母线；带状金属母线包括：发射极带状金属母线、基极金属总母线以及发射极金属总母线；基极的带状金属母线宽度选择包括：带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比。
优选的，发射极区域以连续网格的形式制成，连续网格包括：具有多个规则几何形状的窗格，欧姆接触位于每个窗格中心部，通过介电材料掩模窗口形成并通过带状金属母线与基极的金属总母线连接，与发射极区域的欧姆接触是通过电介质材料掩模中的窗口，在离最近的基极欧姆接触点距离相等的地方形成，并通过带状金属母线与发射极的金属总母线连接，发射极总母线位于基极金属总母线的对面；
连续网格结构包括：在具有电子导电性的N型衬底中，形成低电阻N+区域和高电阻N区域，高电阻层厚度dN＝160μm,电阻率为90Ohm.cm，使用标准氧化方法，经过两次光刻，离子注入掺杂和扩散，形成了一个空穴导电性的基极区域，该区域包括掺杂浓度不同的两部分：具有第三掺杂第四电阻和第四掺杂第三电阻的基极区域；其在掺杂浓度较低基极区的基极-集电极p-n结深度为23μm至26μm；集电极区域的金属欧姆接触形成于晶体的背面，在集电极低阻型区域N+区。
优选的，基极区域多个单个的基极元件包括：多种几何形状的单元元件，形成可重复的网格结构，几何形状包括：圆形、正方形、八边形或几何对称形状；
发射极区域的连续网格形状结构包括：一组相互相等的正八边形，正八边形在两个相互垂直的方向上通过方形跳线连接，正八边形边长等于最近的窗格之间的距离；形成有与基极区域的欧姆接触的窗格形状为具有相同边长的正八边形形状；
发射极和基极是由对称的单个元件构成；在正八边形的中心形成与发射极和基极区的离散欧姆接触；在每个八边形中，从接触点到发射极边缘的区域分别发挥单元电阻器作用，在发射极栅格扩展部分作为发射极电阻器，在每个窗格作为基极电阻器；
由多个单个的八边形形状形成的发射极的周长总是大于由长矩形齿形成的梳形形状的周长。
优选的，发射极和基极的单个元件彼此之间被电阻增大的区域隔开，完全排除发射极和基极的相邻单个元件之间的电流流动；发射极和基极的所有单个元件分别通过带状金属母线连接到位于晶体相对两端的发射极和基极的金属总母线；
采用的发射极和基极的金属总母线线的布置，位于离发射极的金属总母线不同距离处的发射极单个元件的发射极-基极p-n结的偏压值的偏差等于沿发射极和基极带状金属总线的电压降值；集电极的金属接触在晶片背面形成；
发射极区域的每个单个元件中的电流在四个离散的段中的四个方向上对称地流动；相邻分立元件的电流不重叠，被基极区域的较深且重掺杂的部分隔开，排出局部过热热量；
欧姆接触和发射极边缘之间的电阻器形状为梯形，其宽边是发射极的边缘；电阻器的电阻从接触点到发射极边缘逐渐减小。
优选的，金属母线：用于通过带状金属母线宽度均衡发射极和基极所有单个元件的电位；消除高阻压电阻、基极-发射极的饱和电压和基极-发射极的输入电压，并且降低输入电阻，改善晶体管的频率特性；沿发射极带状金属母线的电压降V1可用以下公式计算：
V1＝(I1/n)*((n+1)/2)*ρ*(L1/(W1*h1)) 公式(1)
其中：
I1表示单个带状金属母线所流动的发射极电流部分，
n表示被单个带状金属母线所连接的单个发射极元件的数量，
ρ表示带状金属母线的金属材料的电阻率，
L1，W1，h1分别表示发射极带状金属母线的长度、宽度与厚度。
通过选择带状金属母线的宽度，使发射极和基极所有单个元件的电位均衡；排除额外的面积，采用浮动发射极；消除高阻压电阻、基极-发射极的饱和电压、基极-发射极的输入电压和降低输入电阻。
优选的，发射极区域包括：通过使用光刻和磷杂质离子注入与扩散在具有较低掺杂浓度的基极区部分以连续网格的形式形成电子导电类型的N型发射极区，发射极-基极p-n结的深度为11μm至14μm；未由上述发射极杂质进行掺杂的基极区具有正八边形的形状，形成用于与基极区域欧姆接触窗口格；
沿基极带状金属母线的电压降V2可用以下公式计算：
V2＝(I2/n)*((n+1)/2)*ρ*(L2/(W2*h2)) 公式(2)
其中：I2表示单个带状金属母线所流动的基极电流部分，n表示被单个带状金属母线所连接的单个基极元件的数量，ρ表示带状金属母线的金属材料的电阻率，L2，W2，h2分别表示基极带状金属母线的长度、宽度与厚度；
在形成发射极区之后，晶体的平面被氧化硅的介电掩模保护，其中通过光刻和氧化硅蚀刻形成基极区和发射极区的欧姆接触；
通过金属淀积，光刻然后进行等离子体金属刻蚀的方法形成发射极与基极带状金属母线，这些金属母线将分离的基极欧姆接触区连接到有金属总母线的基极区域，以及将分离的发射极欧姆接触区连接到有金属总母线的发射极区域。
优选的，沿着发射极的带状金属母线位于晶体管相对边缘的发射极单个元件，当沿发射极和基极的带状金属母线的电压降值相等时，在对发射极-基极p-n结的偏电压作用上会处于相同条件，其公式如下：
I1/I2＝W1/W2 公式(3)
其中，I1表示单个带状金属母线所流动的发射极电流部分，I2表示单个带状金属母线所流动的基极电流部分，基于公式(1)和公式(2)得出的结果为：V1＝V2.且L2＝L1，h2＝h1；根据计算比例，设定基极的带状金属母线宽度，使带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比。
优选的，晶体管结构的发射极网格具有周期性的组态，发射极带状金属母线的数量等于基极带状金属母线的数量，计算发射极最大电流值Iemax与基极最大电流值Ibmax之比，公式如下：
Iemax/Ibmax＝W1/W2 公式(4)
其中：Iemax表示发射极最大电流值，Ibmax表示基极最大电流值，W1表示发射极带状金属母线的宽度，W2表示基极带状金属母线的宽度；
在晶体管的极限工作模式中，沿着发射极和基极的带状金属母线的电压降通过公式(4)选择发射极和基极之间的宽度比例来弥补。
所述优选的任一项所述的一种具有网格结构的双极功率晶体管的应用，包括：
应用应用一种具有网格结构的双极功率晶体管的硅基功率双极晶体管及集成电路、金属绝缘体半导体场效应功率器件、化合物半导体功率器件和或功率集成电路，应用方法步骤如下：
步骤一，根据器件和或集成电路的功率、击穿电压、开关频率、关断电流、特征频率，建立产品应用需要的器件模型，并创建器件和或集成电路及模型的数据库；
步骤二，根据器件和或集成电路的模型确定所需采用的材料与器件类别以及相应的工艺流程；所述采用的材料与器件包括：硅基或化合物半导体材料、金属氧化物半导体场效应(DMOS)功率器件、绝缘栅双极型晶体管和或电子迁移率晶体管(HEMT)；
步骤三，对基于器件模型设计生产的器件进行全功率与频率范围的参数测试，确定器件的需改进环节；需改进环节包括：低击穿电压的击穿电场分布和或电流密度的分布；
步骤四，根据器件和或集成电路的的需改进环节以及薄弱环节，改进器件的总体或局部结构及相应的工艺流程；包括：对于低击穿电压，采用所述一种具有网格结构的双极功率晶体管，设计新的器件结构，来改变击穿电压的场强分布；
步骤五，将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库。
相比现有技术，本发明至少包括以下有益效果：
可以在不增加晶体尺寸的情况下获得一种具有扩展安全工作区域的器件，增加其二次击穿耐性，降低基极-发射极饱和电压值；具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极-集电极p-n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接；由具有不同掺杂剂含量的部分组成包括相同导电类型的集电极和发射极区域，以及相反导电类基极区域，通过电介质材料掩模中的窗口形成与基极和发射极区域的欧姆接触，在发射极区域的边缘和与该基极区域的欧姆接触之间形成的基极区域部分具有高掺杂含量；使用所提出的具有连续性网格形状发射极的功率双极晶体管的设计，允许在比原型较小的晶体管上达到更低的基极-发射极结的电压饱和值，与原型的集电极-发射极电压饱和值相比，获得高于原型的极限电流值和最大耗散电流值，这样就可以生产出与原型相比安全工作区域显著扩大的器件，在较小尺寸的晶体管上获得了比原型低的基极-发射极饱和电压与功率密度大大增加的器件。
本发明所述的一种具有网格结构的双极功率晶体管，本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明所述的一种具有网格结构的双极功率晶体管网状结构晶体管的俯视图。
图2为本发明所述的一种具有网格结构的双极功率晶体管网状结构晶体管在标记A处的横截面图。
图3为本发明所述的一种具有网格结构的双极功率晶体管网状结构晶体管在标记B处的横截面图。
图4为本发明所述的一种具有网格结构的双极功率晶体管的应用步骤图。
图5为本发明所述的一种具有网格结构的双极功率晶体管的新型功率双极晶体管和原型晶体管的技术参数的比较。
具体实施方式
下面结合附图以及实施例对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
如图1-3所示，本发明提供了一种具有网格结构的双极功率晶体管，包括：
具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极-集电极p-n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接。
上述技术方案的工作原理：由具有不同掺杂剂含量的部分组成包括相同导电类型的集电极和发射极区域，以及相反导电类基极区域，通过电介质材料掩模中的窗口形成与基极和发射极区域的欧姆接触，在发射极区域的边缘和与该基极区域的欧姆接触之间形成的基极区域部分具有高掺杂含量；具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极-集电极p-n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接；使用所提出的具有连续性网格形状发射极的功率双极晶体管的设计，允许在比原型较小的晶体管上达到更低的基极-发射极结的电压饱和值，与原型的集电极-发射极电压饱和值相比，获得高于原型的极限电流值和最大耗散电流值，这样就可以生产出与原型相比安全工作区域显著扩大的器件，在较小尺寸的晶体管上获得了比原型低的基极-发射极饱和电压与功率密度大大增加的器件。
上述技术方案的有益效果：可以在不增加晶体尺寸的情况下获得一种具有扩展安全工作区域的器件，增加其二次击穿耐性，降低基极-发射极饱和电压值；具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极-集电极p-n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接；由具有不同掺杂剂含量的部分组成包括相同导电类型的集电极和发射极区域，以及相反导电类基极区域，通过电介质材料掩模中的窗口形成与基极和发射极区域的欧姆接触，在发射极区域的边缘和与该基极区域的欧姆接触之间形成的基极区域部分具有高掺杂含量；使用所提出的具有连续性网格形状发射极的功率双极晶体管的设计，允许在比原型较小的晶体管上达到更低的基极-发射极结的电压饱和值，与原型的集电极-发射极电压饱和值相比，获得高于原型的极限电流值和最大耗散电流值，这样就可以生产出与原型相比安全工作区域显著扩大的器件，在较小尺寸的晶体管上获得了比原型低的基极-发射极饱和电压与功率密度大大增加的器件。
在一个实施例中，包括：
基极区域包括：导电类型为P型的两部分，分别由包含两种掺杂剂含量的半导体材料组成，第三掺杂杂质剂量高于第四掺杂杂质剂量，第三掺杂杂质剂量形成的第四电阻阻值小于第四掺杂杂质剂量形成的第三电阻阻值；基极区域高掺杂的第三掺杂杂质区域在发射极区域边缘和基极区域欧姆接触之间形成；集电极区域欧姆接触和发射极区域欧姆接触通过电介质材料掩模中的窗口形成；电极区域通过金属母线连接，金属母线包括带状金属母线；带状金属母线包括：发射极带状金属母线、基极金属总母线以及发射极金属总母线；基极的带状金属母线宽度选择包括：带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比。
上述技术方案的工作原理：不同掺杂剂含量的两部分电阻不同，掺杂杂质剂量高的部分为低电阻部分，掺杂杂质剂量低的部分为高电阻部分；通过介电材料掩模窗口在每个窗格中心形成与集电极区域欧姆接触并通过带状金属母线与基极的金属总母线连接，与发射极区域的欧姆接触是通过电介质材料掩模中的窗口，离最附近的集电极欧姆接触点的距离相等的地方形成，并通过带状金属母线与发射极的金属总母线连接，发射极总母线位于基极金属总母线的对面；发射极的带状金属母线宽度与带状基极的母线宽度之比等于发射极最大电流与基极最大电流之比。
上述技术方案的有益效果：基极区域包括：导电类型为P型的两部分，分别由包含两种掺杂剂含量的半导体材料组成，第三掺杂杂质剂量高于第四掺杂杂质剂量，第三掺杂杂质剂量形成的第四电阻阻值小于第四掺杂杂质剂量形成的第三电阻阻值，不同掺杂剂含量的两部分可以形成不同电阻，具有更丰富、优越的电性能；基极区域高掺杂的第三掺杂杂质区域在发射极区域边缘和基极区域欧姆接触之间形成；集电极区域欧姆接触和发射极区域欧姆接触通过电介质材料掩模中的窗口形成；电极区域通过金属母线连接，金属母线包括带状金属母线；带状金属母线包括：发射极带状金属母线、基极金属总母线以及发射极金属总母线；基极的带状金属母线宽度选择包括：带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比，这种结构可以使电流比例更适合性能提高。
在一个实施例中，包括：
发射极区域以连续网格的形式制成，连续网格包括：具有多个规则几何形状的窗格，欧姆接触位于每个窗格中心部，通过介电材料掩模窗口形成并通过带状金属母线与基极的金属总母线连接，与发射极区域的欧姆接触是通过电介质材料掩模中的窗口，在离最近的基极欧姆接触点距离相等的地方形成，并通过带状金属母线与发射极的金属总母线连接，发射极总母线位于基极金属总母线的对面；
连续网格结构包括：在具有电子导电性的N型衬底中，形成低电阻N+区域和高电阻N区域，高电阻层厚度dN＝160μm,电阻率为90Ohm.cm，使用标准氧化方法，经过两次光刻，离子注入掺杂和扩散，形成了一个空穴导电性的基极区域，该区域包括掺杂浓度不同的两部分：具有第三掺杂第四电阻和第四掺杂第三电阻的基极区域；其在掺杂浓度较低基极区的基极-集电极p-n结深度为23μm至26μm；集电极区域的金属欧姆接触形成于晶体的背面，在集电极低阻型区域N+区。
上述技术方案的工作原理：发射极区域以连续网格的形式制成，连续网格具有多个规则几何形状的窗格，其单边长度等于最接近的在两个相互垂直的方向上窗格之间的距离；连续网格结构包括：在具有电子导电性的N型衬底中，形成低电阻(N+)和高电阻(N)区域，使用标准氧化方法，经过两次光刻，离子注入掺杂和扩散，形成了一个空穴导电性的基极区域，该区域包括掺杂浓度不同的两部分：具有第三掺杂第四电阻和第四掺杂第三电阻的基极区域；集电极区域的金属欧姆接触形成于晶体的背面，在集电极低阻型区域N+区；网状结构功率晶体管生产流程的主要步骤如下：在具有电子导电性的N型衬底中，形成低电阻(N+)和高电阻(N)区域，高电阻层厚度dN＝160μm,电阻率为90Ohm.cm，使用标准氧化方法，经过两次光刻，离子注入掺杂和扩散，形成了一个空穴导电性的基极区域，该区域由掺杂浓度不同的两部分：高掺杂(低阻)基区与低掺杂(高阻)基区所组成，其在掺杂浓度较低基极区的基极-集电极p-n结深度为xjp＝23至26μm；对于硅器件而言，P型硅的掺杂浓度范围：1E13–1E18/cm3，N型硅的掺杂浓度范围：1E13–1E19/cm3；欧姆接触位于每个窗格中心部，通过介电材料掩模窗口形成并通过带状金属母线与基极的金属总母线连接，与发射极区域的欧姆接触是通过电介质材料掩模中的窗口，在离最近的基极欧姆接触点距离相等的地方形成，并通过带状金属母线与发射极的金属总母线连接，发射极总母线位于基极金属总母线的对面。
上述技术方案的有益效果：通过将发射极区域以连续网格的形式制成，网状结构功率晶体管生产流程的主要步骤如下：在具有电子导电性的N型衬底中，形成低电阻(N+)和高电阻(N)区域，高电阻层厚度dN＝160μm,电阻率为90Ohm.cm，使用标准氧化方法，经过两次光刻，离子注入掺杂和扩散，形成了一个空穴导电性的基极区域，该区域由掺杂浓度不同的两部分：高掺杂(低阻)基区与低掺杂(高阻)基区所组成，其在掺杂浓度较低基极区的基极-集电极p-n结深度为xjp＝23至26μm；网格具有多个规则几何形状的窗格，其单边长度等于最接近的在两个相互垂直的方向上窗格之间的距离；欧姆接触位于每个窗格中心部，通过介电材料掩模窗口形成并通过带状金属母线与基极的金属总母线连接，与发射极区域的欧姆接触是通过电介质材料掩模中的窗口，在离最近的基极欧姆接触点距离相等的地方形成，并通过带状金属母线与发射极的金属总母线连接，发射极总母线位于基极金属总母线的对面。
在一个实施例中，包括：
基极区域多个单个的基极元件包括：多种几何形状的单元元件，形成可重复的网格结构，几何形状包括：圆形、正方形、八边形或几何对称形状；
发射极区域的连续网格形状结构包括：一组相互相等的正八边形，正八边形在两个相互垂直的方向上通过方形跳线连接，正八边形边长等于最近的窗格之间的距离；形成有与基极区域的欧姆接触的窗格形状为具有相同边长的正八边形形状；
发射极和基极是由对称的单个元件构成；在正八边形的中心形成与发射极和基极区的离散欧姆接触；在每个八边形中，从接触点到发射极边缘的区域分别发挥单元电阻器作用，在发射极栅格扩展部分作为发射极电阻器，在每个窗格作为基极电阻器；
由多个单个的八边形形状形成的发射极的周长总是大于由长矩形齿形成的梳形形状的周长。
上述技术方案的工作原理：发射极和基极的所有单个元件均采用正八边形的形式；与每个单个元件的欧姆接触在其中心部分形成；从欧姆接触到单个元件边缘的发射极区域的一部分是一个附加的分布式发射极电阻器；基极区域由具有不同掺杂剂含量的两个部分组成；与窗格中每个单个元件的欧姆接触在其中心部分形成，且掺杂剂含量高；从欧姆接触到发射极边缘的基极单个元件的一部分是一个附加的分布式基极电阻器；该电阻器的电阻值由发射极边缘到具有不同掺杂浓度的基极部分之间的界面的距离所控制；当网格的单元具有规则八边形的形状时，可以实现电流的最对称分布；
图5表格展示了本发明所提出的功率双极晶体管和原型晶体管的技术参数的比较；由图5表格通过简单的计算容易得出本发明所提出的具有连续性网格形状发射极的功率双极晶体管比原型的具有梳状结构的晶体管尺寸缩小了24％而功率密度增加了将近40％；本发明所提出的晶体管结构，通过新型的网格状晶体管结构，器件性能的显著改善与生产成本的大幅度降低。
上述技术方案的有益效果：当网格的单元具有规则八边形的形状时，可以实现电流的最对称分布；发射极和基极是由对称的单个元件构成；由于发射极栅格的狭窄部分的存在，在这种设计中排除了相邻元素彼此之间的影响；发射极和基极是由对称的单个元件构成；在正八边形的中心形成与发射极和基极区的离散欧姆接触；在每个八边形中，从接触点到发射极边缘的区域分别发挥单元电阻器作用，在发射极栅格扩展部分作为发射极电阻器，在每个窗格作为基极电阻器；可以解决在具有梳状发射极结构中，由于电流沿齿的流动而使沿齿的电压降低；本发明所提出的晶体管结构，通过新型的网格状晶体管结构,与目前最好的相近器件相比，可至少增加功率密度近40％并减少晶体管尺寸约24％，器件性能显著改善与生产成本大幅度降低。
在一个实施例中，包括：
发射极和基极的单个元件彼此之间被电阻增大的区域隔开，完全排除发射极和基极的相邻单个元件之间的电流流动；发射极和基极的所有单个元件分别通过带状金属母线连接到位于晶体相对两端的发射极和基极的金属总母线；
采用的发射极和基极的金属总母线线的布置，位于离发射极的金属总母线不同距离处的发射极单个元件的发射极-基极p-n结的偏压值的偏差等于沿发射极和基极带状金属总线的电压降值；集电极的金属接触在晶片背面形成；
发射极区域的每个单个元件中的电流在四个离散的段中的四个方向上对称地流动；相邻分立元件的电流不重叠，被基极区域的较深且重掺杂的部分隔开，排出局部过热热量；
欧姆接触和发射极边缘之间的电阻器形状为梯形，其宽边是发射极的边缘；电阻器的电阻从接触点到发射极边缘逐渐减小。
上述技术方案的工作原理：通过发射极和基极的单个元件彼此之间被电阻增大的区域隔开，完全排除发射极和基极的相邻单个元件之间的电流流动；发射极和基极的所有单个元件分别通过带状金属母线连接到位于晶体相对两端的发射极和基极的金属总母线；
采用的发射极和基极的金属总母线线的布置，位于离发射极的金属总母线不同距离处的发射极单个元件的发射极-基极p-n结的偏压值的偏差会等于沿发射极和基极带状金属总线的电压降值；集电极的金属接触在晶片背面形成；
发射极区域的每个单个元件中的电流主要在四个离散的段中在四个方向上对称地流动；相邻分立元件的电流不重叠，被基极区域的较深且重掺杂的部分隔开，排出局部过热热量；
欧姆接触和发射极边缘之间的电阻器形状为梯形，其宽边是发射极的边缘；电阻器的电阻从接触点到发射极边缘逐渐减小；均衡每个单个元件面积中的热量分布；
在发射极的每个单个元件中由于电流从窄欧姆接触到发射极边缘的径向流动而被均衡，而分布式电阻器的电阻由于其扩张，越靠近发射极的边缘越减小；因此，在所提出的功率双极晶体管设计中，晶体管结构的所有单个元件在发射极-基极p-n结的偏电压方面处于相同条件，从而确保了电流密度在晶体管工作区域上的均匀分布并减少了二次击穿的可能性，即扩大了功率器件的安全工作区；发射极面积与基极面积之比大于0.5；发射极区域的每个单个元件中的电流主要在四个离散的段中在四个方向上对称地流动；相邻分立元件的电流不重叠，因为它们被基极区域的较深且重掺杂的部分隔开，从而排除了局部过热的可能性；电极区域的金属欧姆接触形成于晶体的背面，即在集电极低阻型区域(N+区)；
上述技术方案的有益效果：发射极和基极的单个元件彼此之间被电阻增大的区域隔开，完全排除发射极和基极的相邻单个元件之间的电流流动；发射极和基极的所有单个元件分别通过带状金属母线连接到位于晶体相对两端的发射极和基极的金属总母线；采用的发射极和基极的金属总母线线的布置，位于离发射极的金属总母线不同距离处的发射极单个元件的发射极-基极p-n结的偏压值的偏差会等于沿发射极和基极带状金属总线的电压降值；集电极的金属接触在晶片背面形成；发射极区域的每个单个元件中的电流主要在四个离散的段中在四个方向上对称地流动；相邻分立元件的电流不重叠，被基极区域的较深且重掺杂的部分隔开，排出局部过热热量；欧姆接触和发射极边缘之间的电阻器形状为梯形，其宽边是发射极的边缘；电阻器的电阻从接触点到发射极边缘逐渐减小；均衡每个单个元件面积中的热量分布；
在发射极的每个单个元件中由于电流从窄欧姆接触到发射极边缘的径向流动而被均衡，而分布式电阻器的电阻由于其扩张，越靠近发射极的边缘越减小；因此，在所提出的功率双极晶体管设计中，晶体管结构的所有单个元件在发射极-基极p-n结的偏电压方面处于相同条件，从而确保了电流密度在晶体管工作区域上的均匀分布并减少了二次击穿的可能性，即扩大了功率器件的安全工作区；发射极面积与基极面积之比大于0.5；发射极区域的每个单个元件中的电流主要在四个离散的段中在四个方向上对称地流动；相邻分立元件的电流不重叠，因为它们被基极区域的较深且重掺杂的部分隔开，从而排除了局部过热的可能性；电极区域的金属欧姆接触形成于晶体的背面，即在集电极低阻型区域(N+区)；发射极面积与基极面积之比大于0.5，优于现有附加“浮动”发射极已知设计中不超过0.4的比例。
在一个实施例中，包括：
金属母线：用于通过带状金属母线宽度均衡发射极和基极所有单个元件的电位；消除高阻压电阻、基极-发射极的饱和电压和基极-发射极的输入电压，并且降低输入电阻，改善晶体管的频率特性；沿发射极带状金属母线的电压降V1可用以下公式计算：
V1＝(I1/n)*((n+1)/2)*ρ*(L1/(W1*h1))公式(1)
其中：I1表示单个带状金属母线所流动的发射极电流部分，n表示被单个带状金属母线所连接的单个发射极元件的数量，ρ表示带状金属母线的金属材料的电阻率，L1，W1，h1分别表示发射极带状金属母线的长度、宽度与厚度；
通过选择带状金属母线的宽度，使发射极和基极所有单个元件的电位均衡；排除额外的面积，采用浮动发射极；消除高阻压电阻、基极-发射极的饱和电压、基极-发射极的输入电压和降低输入电阻。
上述技术方案的工作原理：通过选择带状金属母线的宽度，均衡发射极和基极所有单个元件的电位；消除高阻压电阻、基极-发射极的饱和电压和基极-发射极的输入电压，并且降低输入电阻，改善晶体管的频率特性；还包括：减小晶体管的尺寸，排除额外的面积，采用浮动发射极，并且使发射极面积与基极面积之比增加；沿发射极带状金属母线的电压降V1可用以下公式计算：
V1＝(I1/n)*((n+1)/2)*ρ*(L1/(W1*h1)) 公式(1)
其中：
I1表示单个带状金属母线所流动的发射极电流部分，
n表示被单个带状金属母线所连接的单个发射极元件的数量，
ρ表示带状金属母线的金属材料的电阻率，
L1，W1，h1分别表示发射极带状金属母线的长度、宽度与厚度。
通过选择带状金属母线的宽度，使发射极和基极所有单个元件的电位均衡；排除额外的面积，采用浮动发射极；消除高阻压电阻、基极-发射极的饱和电压、基极-发射极的输入电压和降低输入电阻，改善晶体管的频率特性。
上述技术方案的有益效果：选择带状金属母线的宽度，可以均衡发射极和基极所有单个元件的电位；消除高阻压电阻、基极-发射极的饱和电压和基极-发射极的输入电压，并且降低输入电阻，改善晶体管的频率特性；减小晶体管的尺寸，排除额外的面积，采用浮动发射极，并且使发射极面积与基极面积之比增加；沿发射极带状金属母线的电压降计算后，通过选择带状金属母线的宽度，使发射极和基极所有单个元件的电位均衡；排除额外的面积，采用浮动发射极；消除高阻压电阻、基极-发射极的饱和电压、基极-发射极的输入电压和降低输入电阻，改善晶体管的频率特性；并可以使发射极和基极所有单个元件的电位均衡。
在一个实施例中，包括：
发射极区域包括：通过使用光刻和磷杂质离子注入与扩散在具有较低掺杂浓度的基极区部分以连续网格的形式形成电子导电类型的N型发射极区，发射极-基极p-n结的深度为11μm至14μm；未由上述发射极杂质进行掺杂的基极区具有正八边形的形状，形成用于与基极区域欧姆接触窗口格；
沿基极带状金属母线的电压降V2可用以下公式计算：
V2＝(I2/n)*((n+1)/2)*ρ*(L2/(W2*h2)) 公式(2)
其中：I2表示单个带状金属母线所流动的基极电流部分，n表示被单个带状金属母线所连接的单个基极元件的数量，ρ表示带状金属母线的金属材料的电阻率，L2，W2，h2分别表示基极带状金属母线的长度、宽度与厚度；
在形成发射极区之后，晶体的平面被氧化硅的介电掩模保护，其中通过光刻和氧化硅蚀刻形成基极区和发射极区的欧姆接触；
通过金属淀积，光刻然后进行等离子体金属刻蚀的方法形成发射极与基极带状金属母线，这些金属母线将分离的基极欧姆接触区连接到有金属总母线的基极区域，以及将分离的发射极欧姆接触区连接到有金属总母线的发射极区域。
上述技术方案的工作原理：发射极区域包括：通过使用光刻和磷杂质离子注入与扩散在具有较低掺杂浓度的基极区部分以连续网格的形式形成电子导电类型的N型发射极区，发射极-基极p-n结的深度xjn＝11μm至14μm；未由上述发射极杂质进行掺杂的基极区具有正八边形的形状，形成用于与基极区域欧姆接触窗口格；
沿基极带状金属母线的电压降V2可用以下公式计算：
V2＝(I2/n)*((n+1)/2)*ρ*(L2/(W2*h2)) 公式(2)
其中：
I2表示单个带状金属母线所流动的基极电流部分，
n表示被单个带状金属母线所连接的单个基极元件的数量，
ρ表示带状金属母线的金属材料的电阻率，
L2，W2，h2分别表示基极带状金属母线的长度、宽度与厚度；
在形成发射极区之后，晶体的平面被氧化硅的介电掩模保护，其中通过光刻和氧化硅蚀刻形成基极区和发射极区的欧姆接触；
通过金属淀积，光刻然后进行等离子体金属刻蚀的方法形成发射极与基极带状金属母线，这些金属母线将分离的基极欧姆接触区连接到有金属总母线的基极区域，以及将分离的发射极欧姆接触区连接到有金属总母线的发射极区域。
上述技术方案的有益效果：使用光刻和磷杂质离子注入与扩散在具有较低掺杂浓度的基极区部分以连续网格的形式形成电子导电类型的N型发射极区，发射极-基极p-n结的深度xjn＝11μm至14μm；未由上述发射极杂质进行掺杂的基极区具有正八边形的形状，形成用于与基极区域欧姆接触窗口格；沿基极带状金属母线的电压降可用公式计算；在形成发射极区之后，晶体的平面被氧化硅的介电掩模保护，其中通过光刻和氧化硅蚀刻形成基极区和发射极区的欧姆接触；通过金属淀积，光刻然后进行等离子体金属刻蚀的方法形成发射极与基极带状金属母线，这些金属母线将分离的基极欧姆接触区连接到有金属总母线的基极区域，以及将分离的发射极欧姆接触区连接到有金属总母线的发射极区域。
在一个实施例中，包括：
沿着发射极的带状金属母线位于晶体管相对边缘的发射极单个元件，当沿发射极和基极的带状金属母线的电压降值相等时，在对发射极-基极p-n结的偏电压作用上会处于相同条件，其公式如下：
I1/I2＝W1/W2 公式(3)
其中，I1表示单个带状金属母线所流动的发射极电流部分，I2表示单个带状金属母线所流动的基极电流部分，基于公式(1)和公式(2)得出的结果为：V1＝V2.且L2＝L1，h2＝h1；根据计算比例，设定基极的带状金属母线宽度，使带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比。
上述技术方案的工作原理：通过沿着发射极的带状金属母线位于晶体管相对边缘的发射极单个元件，当沿发射极和基极的带状金属母线的电压降值相等时，在对发射极-基极p-n结的偏电压作用上会处于相同条件，其公式：I1/I2＝W1/W2公式(3)其中，基于公式(1)和公式(2)得出的结果为：V1＝V2.且L2＝L1，h2＝h1；使用所提出的具有连续性网格形状发射极的功率双极晶体管的设计，在比原型较小的晶体管上达到更低的基极-发射极结的电压饱和值，与原型的集电极-发射极电压饱和值相比，获得高于原型的极限电流值和最大耗散电流值，生产出与原型相比安全工作区域显著扩大的器件，在较小尺寸的晶体管上获得了比原型低的基极-发射极饱和电压与功率密度大大增加的器件。
上述技术方案的有益效果：可以沿着发射极的带状金属母线位于晶体管相对边缘的发射极单个元件，当沿发射极和基极的带状金属母线的电压降值相等时，在对发射极-基极p-n结的偏电压作用上会处于相同条件，使用所提出的具有连续性网格形状发射极的功率双极晶体管的设计，在比原型较小的晶体管上达到更低的基极-发射极结的电压饱和值，与原型的集电极-发射极电压饱和值相比，获得高于原型的极限电流值和最大耗散电流值，生产出与原型相比安全工作区域显著扩大的器件，在较小尺寸的晶体管上获得了比原型低的基极-发射极饱和电压与功率密度大大增加的器件；使用所提出的具有连续性网格形状发射极的功率双极晶体管的设计，允许在比原型较小的晶体管上达到更低的基极-发射极结的电压饱和值，与原型的集电极-发射极电压饱和值相比，获得高于原型的极限电流值和最大耗散电流值，这样就可以生产出与原型相比安全工作区域显著扩大的器件，在较小尺寸的晶体管上获得了比原型低的基极-发射极饱和电压与功率密度大大增加的器件。
在一个实施例中，包括：
晶体管结构的发射极网格具有周期性的组态，发射极带状金属母线的数量等于基极带状金属母线的数量，计算发射极最大电流值Iemax与基极最大电流值Ibmax之比，公式如下：
Iemax/Ibmax＝W1/W2 公式(4)
其中：Iemax表示发射极最大电流值，Ibmax表示基极最大电流值，W1表示发射极带状金属母线的宽度，W2表示基极带状金属母线的宽度；
在晶体管的极限工作模式中，沿着发射极和基极的带状金属母线的电压降通过公式(4)选择发射极和基极之间的宽度比例来弥补。
上述技术方案的工作原理：通过晶体管结构的发射极网格具有周期性的组态，发射极带状金属母线的数量等于基极带状金属母线的数量，计算发射极最大电流值Iemax与基极最大电流值Ibmax之比，公式：Iemax/Ibmax＝W1/W2公式(4)其中：Iemax表示发射极最大电流值，Ibmax表示基极最大电流值，W1-发射极带状金属母线的宽度，W2-基极带状金属母线的宽度；在提出的设计中晶体管的极限工作模式中，沿着发射极和基极的带状金属母线的电压降可通过公式(4)选择发射极和基极之间的宽度比例来弥补。
上述技术方案的有益效果：通过晶体管结构的发射极网格具有周期性的组态，发射极带状金属母线的数量等于基极带状金属母线的数量，计算发射极最大电流值Iemax与基极最大电流值Ibmax之比，Iemax表示发射极最大电流值，Ibmax表示基极最大电流值，W1-发射极带状金属母线的宽度，W2-基极带状金属母线的宽度；在提出的设计中晶体管的极限工作模式中，沿着发射极和基极的带状金属母线的电压降可通过公式(4)选择发射极和基极之间的宽度比例来弥补；通过量化计算可以补充沿着发射极和基极的带状金属母线的电压降，使其更加准确。
如图4所示，本发明提供了一种具有网格结构的双极功率晶体管的应用，包括：
应用所述实施例的任一项所述的一种具有网格结构的双极功率晶体管的硅基功率双极晶体管及集成电路、金属绝缘体半导体场效应功率器件、化合物半导体功率器件和或功率集成电路，应用方法步骤如下：
步骤一，根据器件和或集成电路的功率、击穿电压、开关频率、关断电流、特征频率，建立产品应用需要的器件模型，并创建器件和或集成电路及模型的数据库；
步骤二，根据器件和或集成电路的模型确定所需采用的材料与器件类别以及相应的工艺流程；所述采用的材料与器件包括：硅基或化合物半导体材料、金属氧化物半导体场效应(DMOS)功率器件、绝缘栅双极型晶体管和或电子迁移率晶体管(HEMT)；
步骤三，对基于器件模型设计生产的器件进行全功率与频率范围的参数测试，确定器件的需改进环节；需改进环节包括：低击穿电压的击穿电场分布和或电流密度的分布；
步骤四，根据器件和或集成电路的的需改进环节以及薄弱环节，改进器件的总体或局部结构及相应的工艺流程；包括：对于低击穿电压，采用所述一种具有网格结构的双极功率晶体管，设计新的器件结构，来改变击穿电压的场强分布；
步骤五，将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库。
上述技术方案的工作原理：根据器件和或集成电路的功率、击穿电压、开关频率、关断电流、特征频率，建立产品应用需要的器件模型，并创建器件和或集成电路及模型的数据库；根据器件和或集成电路的模型确定所需采用的材料与器件类别以及相应的工艺流程；包括：采用硅基或化合物半导体材料、金属氧化物半导体场效应(DMOS)功率器件、绝缘栅双极型晶体管和或电子迁移率晶体管(HEMT)；对基于器件模型设计生产的器件进行全功率与频率范围的参数测试，确定器件的需改进环节；需改进环节包括：低击穿电压的击穿电场分布和或电流密度的分布；根据器件和或集成电路的的需改进环节以及薄弱环节，改进器件的总体或局部结构及相应的工艺流程；包括：对于低击穿电压，采用所述一种具有网格结构的双极功率晶体管，设计新的器件结构，来改变击穿电压的场强分布；将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库。
上述技术方案的有益效果：根据器件和或集成电路的功率、击穿电压、开关频率、关断电流、特征频率，建立产品应用需要的器件模型，并创建器件和或集成电路及模型的数据库；根据器件和或集成电路的模型确定所需采用的材料与器件类别以及相应的工艺流程；包括：采用硅基或化合物半导体材料、金属氧化物半导体场效应(DMOS)功率器件、绝缘栅双极型晶体管和或电子迁移率晶体管(HEMT)；对基于器件模型设计生产的器件进行全功率与频率范围的参数测试，确定器件的需改进环节；需改进环节包括：低击穿电压的击穿电场分布和或电流密度的分布；根据器件和或集成电路的的需改进环节以及薄弱环节，改进器件的总体或局部结构及相应的工艺流程；包括：对于低击穿电压，采用所述一种具有网格结构的双极功率晶体管，设计新的器件结构，来改变击穿电压的场强分布；将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库；从而达到增强器件性能的效果。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方其中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节与这里示出与描述的图例。
Claims (10)
1.一种具有网格结构的双极功率晶体管，其特征在于，包括：
具有第一掺杂第二电阻和第二掺杂第一电阻的N型第一导电类集电极区域；具有网格式结构的N型第一导电类发射极区域；具有第三掺杂第四电阻和第四掺杂第三电阻的P型相反导电类基极区域；发射极区域覆盖连接基极区域多个单个的基极元件，集电极区域通过基极-集电极p-n结与基极区域相连接；第一掺杂杂质剂含量高于第二掺杂杂质剂含量，第三掺杂杂质剂含量高于第四掺杂杂质剂含量，第一电阻阻值大于第二电阻阻值，第三电阻阻值大于第四电阻阻值；集电极区域、基极区域和发射极区域分别通过欧姆接触和金属母线相连接。
2.根据权利要求1所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
基极区域包括：导电类型为P型的两部分，分别由包含两种掺杂剂含量的半导体材料组成，第三掺杂杂质剂量高于第四掺杂杂质剂量，第三掺杂杂质剂量形成的第四电阻阻值小于第四掺杂杂质剂量形成的第三电阻阻值；基极区域高掺杂的第三掺杂杂质区域在发射极区域边缘和基极区域欧姆接触之间形成；集电极区域欧姆接触和发射极区域欧姆接触通过电介质材料掩模中的窗口形成；电极区域通过金属母线连接，金属母线包括带状金属母线；带状金属母线包括：发射极带状金属母线、基极金属总母线以及发射极金属总母线；基极的带状金属母线宽度选择包括：带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比。
3.根据权利要求2所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
发射极区域以连续网格的形式制成，连续网格包括：具有多个规则几何形状的窗格，欧姆接触位于每个窗格中心部，通过介电材料掩模窗口形成并通过带状金属母线与基极的金属总母线连接，与发射极区域的欧姆接触是通过电介质材料掩模中的窗口，在离最近的基极欧姆接触点距离相等的地方形成，并通过带状金属母线与发射极的金属总母线连接，发射极总母线位于基极金属总母线的对面；
连续网格结构包括：在具有电子导电性的N型衬底中，形成低电阻N+区域和高电阻N区域，高电阻层厚度dN＝160μm,电阻率为90Ohm.cm，使用标准氧化方法，经过两次光刻，离子注入掺杂和扩散，形成了一个空穴导电性的基极区域，该区域包括掺杂浓度不同的两部分：具有第三掺杂第四电阻和第四掺杂第三电阻的基极区域；其在掺杂浓度较低基极区的基极-集电极p-n结深度为23μm至26μm；集电极区域的金属欧姆接触形成于晶体的背面，在集电极低阻型区域N+区。
4.根据权利要求3所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
基极区域多个单个的基极元件包括：多种几何形状的单元元件，形成可重复的网格结构，几何形状包括：圆形、正方形、八边形或几何对称形状；
发射极区域的连续网格形状结构包括：一组相互相等的正八边形，正八边形在两个相互垂直的方向上通过方形跳线连接，正八边形边长等于最近的窗格之间的距离；形成有与基极区域的欧姆接触的窗格形状为具有相同边长的正八边形形状；
发射极和基极是由对称的单个元件构成；在正八边形的中心形成与发射极和基极区的离散欧姆接触；在每个八边形中，从接触点到发射极边缘的区域分别发挥单元电阻器作用，在发射极栅格扩展部分作为发射极电阻器，在每个窗格作为基极电阻器；
由多个单个的八边形形状形成的发射极的周长总是大于由长矩形齿形成的梳形形状的周长。
5.根据权利要求4所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
发射极和基极的单个元件彼此之间被电阻增大的区域隔开，完全排除发射极和基极的相邻单个元件之间的电流流动；发射极和基极的所有单个元件分别通过带状金属母线连接到位于晶体相对两端的发射极和基极的金属总母线；
采用的发射极和基极的金属总母线线的布置，位于离发射极的金属总母线不同距离处的发射极单个元件的发射极-基极p-n结的偏压值的偏差等于沿发射极和基极带状金属总线的电压降值；集电极的金属接触在晶片背面形成；
发射极区域的每个单个元件中的电流在四个离散的段中的四个方向上对称地流动；相邻分立元件的电流不重叠，被基极区域的较深且重掺杂的部分隔开，排出局部过热热量；
欧姆接触和发射极边缘之间的电阻器形状为梯形，其宽边是发射极的边缘；电阻器的电阻从接触点到发射极边缘逐渐减小。
6.根据权利要求4所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
金属母线：用于通过带状金属母线宽度均衡发射极和基极所有单个元件的电位；消除高阻压电阻、基极-发射极的饱和电压和基极-发射极的输入电压，并且降低输入电阻，改善晶体管的频率特性；沿发射极带状金属母线的电压降V1可用以下公式计算：
V1＝(I1/n)*((n+1)/2)*ρ*(L1/(W1*h1)) 公式(1)
其中：I1表示单个带状金属母线所流动的发射极电流部分，n表示被单个带状金属母线所连接的单个发射极元件的数量，ρ表示带状金属母线的金属材料的电阻率，L1，W1，h1分别表示发射极带状金属母线的长度、宽度与厚度；
通过选择带状金属母线的宽度，使发射极和基极所有单个元件的电位均衡；排除额外的面积，采用浮动发射极；消除高阻压电阻、基极-发射极的饱和电压、基极-发射极的输入电压和降低输入电阻。
7.根据权利要求6所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
发射极区域包括：通过使用光刻和磷杂质离子注入与扩散在具有较低掺杂浓度的基极区部分以连续网格的形式形成电子导电类型的N型发射极区，发射极-基极p-n结的深度为11μm至14μm；未由上述发射极杂质进行掺杂的基极区具有正八边形的形状，形成用于与基极区域欧姆接触窗口格；
沿基极带状金属母线的电压降V2可用以下公式计算：
V2＝(I2/n)*((n+1)/2)*ρ*(L2/(W2*h2)) 公式(2)
其中：I2表示单个带状金属母线所流动的基极电流部分，n表示被单个带状金属母线所连接的单个基极元件的数量，ρ表示带状金属母线的金属材料的电阻率，L2，W2，h2分别表示基极带状金属母线的长度、宽度与厚度；
在形成发射极区之后，晶体的平面被氧化硅的介电掩模保护，其中通过光刻和氧化硅蚀刻形成基极区和发射极区的欧姆接触；
通过金属淀积，光刻然后进行等离子体金属刻蚀的方法形成发射极与基极带状金属母线，这些金属母线将分离的基极欧姆接触区连接到有金属总母线的基极区域，以及将分离的发射极欧姆接触区连接到有金属总母线的发射极区域。
8.根据权利要求7所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
沿着发射极的带状金属母线位于晶体管相对边缘的发射极单个元件，当沿发射极和基极的带状金属母线的电压降值相等时，在对发射极-基极p-n结的偏电压作用上会处于相同条件，其公式如下：
I1/I2＝W1/W2 公式(3)
其中，I1表示单个带状金属母线所流动的发射极电流部分，I2表示单个带状金属母线所流动的基极电流部分，基于公式(1)和公式(2)得出的结果为：V1＝V2.且L2＝L1，h2＝h1；根据计算比例，设定基极的带状金属母线宽度，使带状发射极的母线宽度与基极带状金属母线宽度之比等于发射极最大电流与基极最大电流之比。
9.根据权利要求1所述的一种具有网格结构的双极功率晶体管，其特征在于，包括：
晶体管结构的发射极网格具有周期性的组态，发射极带状金属母线的数量等于基极带状金属母线的数量，计算发射极最大电流值Iemax与基极最大电流值Ibmax之比，公式如下：
Iemax/Ibmax＝W1/W2 公式(4)
其中：Iemax表示发射极最大电流值，Ibmax表示基极最大电流值，W1表示发射极带状金属母线的宽度，W2表示基极带状金属母线的宽度；
在晶体管的极限工作模式中，沿着发射极和基极的带状金属母线的电压降通过公式(4)选择发射极和基极之间的宽度比例来弥补。
10.一种具有网格结构的双极功率晶体管应用方法，其特征在于，包括：
应用权利要求1-9任一项所述的一种具有网格结构的双极功率晶体管的硅基功率双极晶体管及集成电路、金属绝缘体半导体场效应功率器件、化合物半导体功率器件和或功率集成电路，应用方法步骤如下：
步骤一，根据器件和或集成电路的功率、击穿电压、开关频率、关断电流、特征频率，建立产品应用需要的器件模型，并创建器件和或集成电路及模型的数据库；
步骤二，根据器件和或集成电路的模型确定所需采用的材料与器件类别以及相应的工艺流程；所述采用的材料与器件包括：硅基或化合物半导体材料、金属氧化物半导体场效应(DMOS)功率器件、绝缘栅双极型晶体管和或电子迁移率晶体管(HEMT)；
步骤三，对基于器件模型设计生产的器件进行全功率与频率范围的参数测试，确定器件的需改进环节；需改进环节包括：低击穿电压的击穿电场分布和或电流密度的分布；
步骤四，根据器件和或集成电路的的需改进环节以及薄弱环节，改进器件的总体或局部结构及相应的工艺流程；包括：对于低击穿电压，采用所述一种具有网格结构的双极功率晶体管，设计新的器件结构，来改变击穿电压的场强分布；
步骤五，将器件改进后的测试与分析结果反馈至器件模型，建立新的数据库。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110818413.0A CN113594239B (zh) | 2021-07-20 | 2021-07-20 | 一种具有网格结构的双极功率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110818413.0A CN113594239B (zh) | 2021-07-20 | 2021-07-20 | 一种具有网格结构的双极功率晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113594239A true CN113594239A (zh) | 2021-11-02 |
| CN113594239B CN113594239B (zh) | 2022-09-27 |
Family
ID=78248493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110818413.0A Active CN113594239B (zh) | 2021-07-20 | 2021-07-20 | 一种具有网格结构的双极功率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594239B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818964A (ja) * | 1981-07-28 | 1983-02-03 | Fujitsu Ltd | 半導体装置 |
| EP0736909A2 (en) * | 1995-04-05 | 1996-10-09 | Fuji Electric Co. Ltd. | Insulated gate thyristor |
| US5889309A (en) * | 1996-11-07 | 1999-03-30 | Windbond Electronics, Corp. | Electrostatic discharge protection circuit |
| JP2912906B1 (ja) * | 1998-03-30 | 1999-06-28 | エヌティティエレクトロニクス株式会社 | 半導体装置 |
| JP2002334888A (ja) * | 2001-05-08 | 2002-11-22 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| CN1475033A (zh) * | 2000-09-21 | 2004-02-11 | 康涅克森特系统公司 | 一种用于改善对静电放电断电的保护的带有可变宽度金属条的二极管 |
| US20060157731A1 (en) * | 2002-04-29 | 2006-07-20 | Husher John D | Method of providing a CMOS output stage utilizing a buried power buss |
| CN101661953A (zh) * | 2008-08-26 | 2010-03-03 | 三洋电机株式会社 | 半导体装置 |
| CN201466028U (zh) * | 2009-09-04 | 2010-05-12 | 上海华虹Nec电子有限公司 | 网格阵列二极管 |
| EP2458639A1 (en) * | 2010-11-25 | 2012-05-30 | Nxp B.V. | Bipolar transistor with base trench contacts insulated from the emitter. |
| JP2012138459A (ja) * | 2010-12-27 | 2012-07-19 | Honda Motor Co Ltd | パワー半導体モジュール、及びその製造方法 |
| US20170125295A1 (en) * | 2015-10-30 | 2017-05-04 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| TW202005050A (zh) * | 2018-04-17 | 2020-01-16 | 新加坡商西拉娜亞洲私人有限公司 | 覆瓦狀側向雙極型接面電晶體 |
| CN111106043A (zh) * | 2019-12-23 | 2020-05-05 | 珠海格力电器股份有限公司 | 功率半导体器件元胞结构、其制备方法及功率半导体器件 |
| CN111448665A (zh) * | 2017-12-07 | 2020-07-24 | 高通股份有限公司 | 针对rf应用的异质结双极晶体管中的发射极-基极网格结构 |
-
2021
- 2021-07-20 CN CN202110818413.0A patent/CN113594239B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818964A (ja) * | 1981-07-28 | 1983-02-03 | Fujitsu Ltd | 半導体装置 |
| EP0736909A2 (en) * | 1995-04-05 | 1996-10-09 | Fuji Electric Co. Ltd. | Insulated gate thyristor |
| US5889309A (en) * | 1996-11-07 | 1999-03-30 | Windbond Electronics, Corp. | Electrostatic discharge protection circuit |
| JP2912906B1 (ja) * | 1998-03-30 | 1999-06-28 | エヌティティエレクトロニクス株式会社 | 半導体装置 |
| CN1475033A (zh) * | 2000-09-21 | 2004-02-11 | 康涅克森特系统公司 | 一种用于改善对静电放电断电的保护的带有可变宽度金属条的二极管 |
| JP2002334888A (ja) * | 2001-05-08 | 2002-11-22 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| US20060157731A1 (en) * | 2002-04-29 | 2006-07-20 | Husher John D | Method of providing a CMOS output stage utilizing a buried power buss |
| CN101661953A (zh) * | 2008-08-26 | 2010-03-03 | 三洋电机株式会社 | 半导体装置 |
| CN201466028U (zh) * | 2009-09-04 | 2010-05-12 | 上海华虹Nec电子有限公司 | 网格阵列二极管 |
| EP2458639A1 (en) * | 2010-11-25 | 2012-05-30 | Nxp B.V. | Bipolar transistor with base trench contacts insulated from the emitter. |
| JP2012138459A (ja) * | 2010-12-27 | 2012-07-19 | Honda Motor Co Ltd | パワー半導体モジュール、及びその製造方法 |
| US20170125295A1 (en) * | 2015-10-30 | 2017-05-04 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| CN111448665A (zh) * | 2017-12-07 | 2020-07-24 | 高通股份有限公司 | 针对rf应用的异质结双极晶体管中的发射极-基极网格结构 |
| TW202005050A (zh) * | 2018-04-17 | 2020-01-16 | 新加坡商西拉娜亞洲私人有限公司 | 覆瓦狀側向雙極型接面電晶體 |
| CN111106043A (zh) * | 2019-12-23 | 2020-05-05 | 珠海格力电器股份有限公司 | 功率半导体器件元胞结构、其制备方法及功率半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113594239B (zh) | 2022-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361302B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| JP6477912B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP3207615B2 (ja) | 半導体装置 | |
| EP0561267B1 (en) | Insulated gate semiconductor device and method of fabricating same | |
| CN215377412U (zh) | 功率半导体器件 | |
| US9905668B2 (en) | Bipolar junction transistors and methods of fabrication | |
| US9780003B2 (en) | Bipolar junction transistor formed on fin structures | |
| JP2014236171A (ja) | 半導体装置およびその製造方法 | |
| US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| CN216980573U (zh) | 一种半导体场效应管及电子设备 | |
| SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
| US9029210B2 (en) | GaN vertical superjunction device structures and fabrication methods | |
| JP3644697B2 (ja) | 電力ｍｏｓ装置用集積構造電流感知抵抗 | |
| JPH0332234B2 (zh) | ||
| JP7127389B2 (ja) | 炭化珪素半導体装置 | |
| CN113594239B (zh) | 一种具有网格结构的双极功率晶体管 | |
| JP5585646B2 (ja) | ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタの設計方法、ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法 | |
| JP6771433B2 (ja) | 半導体装置 | |
| CN217239468U (zh) | Mosfet装置和电子装置 | |
| JP4052463B2 (ja) | 高耐圧ショットキーダイオード | |
| CN111584623A (zh) | 一种双极结型晶体管器件及其制造方法、电子产品 | |
| CN117438463A (zh) | 一种适用于并联应用的集成sbd二极管的vdmosfet及其制备方法 | |
| JP2020205309A (ja) | 半導体装置及びその製造方法 | |
| CN113330578A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220905 Address after: 518000 room 210, 2nd floor, building A3, Hangcheng innovation and entrepreneurship Park, 159 Hangcheng Avenue, Sanwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province Applicant after: Hongda Xinyuan (Shenzhen) Semiconductor Co.,Ltd. Applicant after: Jinxin Electronics Manufacturing (Shanxi) Co.,Ltd. Applicant after: Jinxin Advanced Technology Research Institute (Shanxi) Co.,Ltd. Address before: 518000 room 210, 2nd floor, building A3, Hangcheng innovation and entrepreneurship Park, 159 Hangcheng Avenue, Sanwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: Hongda Xinyuan (Shenzhen) Semiconductor Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |